JP3224554B2 - スケジュール制御装置 - Google Patents
スケジュール制御装置Info
- Publication number
- JP3224554B2 JP3224554B2 JP03641091A JP3641091A JP3224554B2 JP 3224554 B2 JP3224554 B2 JP 3224554B2 JP 03641091 A JP03641091 A JP 03641091A JP 3641091 A JP3641091 A JP 3641091A JP 3224554 B2 JP3224554 B2 JP 3224554B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- control
- difference data
- reference time
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electric Clocks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、時刻に対応した制御指
令を出力するスケジュール制御装置に関する。
令を出力するスケジュール制御装置に関する。
【０００２】
【従来の技術】従来より、基準時間に基づいたスケジュ
ールに従って、各種機器等を制御する場合においては、
全ての機器に対するオン／オフ制御の時刻を、例えば２
４時間タイマを用いてそれぞれの機器毎に個別に設定し
ていた。
ールに従って、各種機器等を制御する場合においては、
全ての機器に対するオン／オフ制御の時刻を、例えば２
４時間タイマを用いてそれぞれの機器毎に個別に設定し
ていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たように、全ての機器に対して個別にタイマ（制御時
間）を設定するのは、スケジュールに従って制御する機
器等が多くなってくると、作業の開始時間、デパートの
開店時間等スケジュールの基準となる時間に変更が生じ
ても、個々の機器毎に設定したタイマを容易に変更する
ことができないという問題点を有していた。また、変更
したときに、中には誤った時刻を設定されたものがでて
くるという問題点も有していた。
たように、全ての機器に対して個別にタイマ（制御時
間）を設定するのは、スケジュールに従って制御する機
器等が多くなってくると、作業の開始時間、デパートの
開店時間等スケジュールの基準となる時間に変更が生じ
ても、個々の機器毎に設定したタイマを容易に変更する
ことができないという問題点を有していた。また、変更
したときに、中には誤った時刻を設定されたものがでて
くるという問題点も有していた。
【０００４】本発明の目的は、設定された基準時刻に連
動して自動的に複数の制御時刻が設定されてスケジュー
ル制御ができるスケジュール制御装置を提供することに
ある。
動して自動的に複数の制御時刻が設定されてスケジュー
ル制御ができるスケジュール制御装置を提供することに
ある。
【０００５】
【課題を解決するための手段】図１は、本発明のブロッ
ク図である。現在時刻計時手段１１は、現在時刻を計時
する。同手段は、例えば発振器、分周器等を備えた計時
回路等から成る。
ク図である。現在時刻計時手段１１は、現在時刻を計時
する。同手段は、例えば発振器、分周器等を備えた計時
回路等から成る。
【０００６】基準時刻設定手段１２は、前記現在時刻計
時手段（１１）が計時する現在時刻とは独立した任意の
基準時刻を設定する。同手段は、例えば入力装置、ラッ
チ回路等から成る。時間差データ記憶手段１３は、基準
時刻設定手段１２により設定される基準時刻との時間差
データを複数個記憶する。同手段は、例えばＲＡＭ（ラ
ンダム・アクセス・メモリ）等から成る。
時手段（１１）が計時する現在時刻とは独立した任意の
基準時刻を設定する。同手段は、例えば入力装置、ラッ
チ回路等から成る。時間差データ記憶手段１３は、基準
時刻設定手段１２により設定される基準時刻との時間差
データを複数個記憶する。同手段は、例えばＲＡＭ（ラ
ンダム・アクセス・メモリ）等から成る。
【０００７】制御時刻演算手段１４は、時間差データ記
憶手段１３により記憶された複数の時間差データと基準
時刻設定手段１２により設定された基準時刻とから演算
により複数の制御時刻を算出する。同手段は、例えばマ
イクロプロセッサ等から成る。
憶手段１３により記憶された複数の時間差データと基準
時刻設定手段１２により設定された基準時刻とから演算
により複数の制御時刻を算出する。同手段は、例えばマ
イクロプロセッサ等から成る。
【０００８】制御指令送出手段１５は、計時手段１１に
より計時される現在時刻が制御時刻演算手段１４により
算出された制御時刻となったとき制御指令を送出する。
同手段は、例えば比較器等を備えた制御信号出力回路等
から成る。
より計時される現在時刻が制御時刻演算手段１４により
算出された制御時刻となったとき制御指令を送出する。
同手段は、例えば比較器等を備えた制御信号出力回路等
から成る。
【０００９】
【作用】本発明では、基準時刻設定手段１２により、任
意の基準時刻が設定される。すると、制御時刻演算手段
１４により、時間差データ記憶手段１３に記憶されてい
る複数の時間差データと上記基準時刻設定手段１２によ
り設定された基準時刻とから複数の制御時刻が算出され
る。そして、現在時刻計時手段１１により計時される現
在時刻が、上記算出された制御時刻となると、制御指令
送出手段１５により制御指令が送出される。
意の基準時刻が設定される。すると、制御時刻演算手段
１４により、時間差データ記憶手段１３に記憶されてい
る複数の時間差データと上記基準時刻設定手段１２によ
り設定された基準時刻とから複数の制御時刻が算出され
る。そして、現在時刻計時手段１１により計時される現
在時刻が、上記算出された制御時刻となると、制御指令
送出手段１５により制御指令が送出される。
【００１０】このように、基準時刻を設定（変更）する
と、複数の制御時刻が自動的に設定（変更）され、その
制御時刻になると制御指令が送出される。これにより、
基準時刻の設定のみで複数の機器等のスケジュール制御
を行うことができる。
と、複数の制御時刻が自動的に設定（変更）され、その
制御時刻になると制御指令が送出される。これにより、
基準時刻の設定のみで複数の機器等のスケジュール制御
を行うことができる。
【００１１】
【実施例】以下、図面を参照しながら本発明の実施例に
ついて詳細に述べる。本発明では、基準時刻に対して、
制御すべき時刻との間の時間差データを記憶していると
ころに大きな特徴がある。
ついて詳細に述べる。本発明では、基準時刻に対して、
制御すべき時刻との間の時間差データを記憶していると
ころに大きな特徴がある。
【００１２】図２は、本発明の実施例の構成図である。
スケジュール制御装置２０は、マイクロプロセッサ等か
らなるＣＰＵ２１と、そのＣＰＵ２１に接続されたＲＯ
Ｍ（リード・オンリ・メモリ）２２、ＲＡＭ（ランダム
・アクセス・メモリ）２３、入力部２４、計時部２５、
及び制御出力部２６から成っている。
スケジュール制御装置２０は、マイクロプロセッサ等か
らなるＣＰＵ２１と、そのＣＰＵ２１に接続されたＲＯ
Ｍ（リード・オンリ・メモリ）２２、ＲＡＭ（ランダム
・アクセス・メモリ）２３、入力部２４、計時部２５、
及び制御出力部２６から成っている。
【００１３】ＲＯＭ２２には、システム・プログラムが
格納されており、ＣＰＵ２１は、ＲＯＭ２２から、その
プログラムを順次読み出して処理を実行し、システム全
体を制御している。
格納されており、ＣＰＵ２１は、ＲＯＭ２２から、その
プログラムを順次読み出して処理を実行し、システム全
体を制御している。
【００１４】ＲＡＭ２３には、各種のデータが書き込ま
れるようになっており、これにより例えば各機器毎の基
準時間に対する後述する時間差データ等も予め記憶さ
れ、それらのデータは、処理に応じてＣＰＵ２１により
読み出され、使用される。
れるようになっており、これにより例えば各機器毎の基
準時間に対する後述する時間差データ等も予め記憶さ
れ、それらのデータは、処理に応じてＣＰＵ２１により
読み出され、使用される。
【００１５】入力部２４は、データ入力装置からなり、
特に図示しないがデータ入力用の複数のキーを備えてい
る。入力部２４から入力されたデータは、ＣＰＵ２１に
内蔵の特には図示しないラッチ回路等に一時的に保持さ
れ、或いは、ＲＡＭ２３の所定の記憶エリアに書き込ま
れる。
特に図示しないがデータ入力用の複数のキーを備えてい
る。入力部２４から入力されたデータは、ＣＰＵ２１に
内蔵の特には図示しないラッチ回路等に一時的に保持さ
れ、或いは、ＲＡＭ２３の所定の記憶エリアに書き込ま
れる。
【００１６】計時部２５は、特には図示しないクロック
を発生する発振器、そのクロック周波を分周する分周
器、得られた所定周波のパルスを発するタイミングジェ
ネレータ等の計時回路からなり、時計信号、タイミング
信号等を送出する。ＣＰＵ２１は、この時計信号により
現在時刻を計時し、また、タイミング信号によりシステ
ムを時系列に制御する。
を発生する発振器、そのクロック周波を分周する分周
器、得られた所定周波のパルスを発するタイミングジェ
ネレータ等の計時回路からなり、時計信号、タイミング
信号等を送出する。ＣＰＵ２１は、この時計信号により
現在時刻を計時し、また、タイミング信号によりシステ
ムを時系列に制御する。
【００１７】制御出力部２６は、特に図示しないが比較
器等を備えており、ＣＰＵ２１によりセットされる制御
時刻を時計時刻と比較して、その制御時刻となったなら
ば対応する出力ポート２７の出力信号ｋｉ（ｉ＝１〜
ｎ）を“Ｈ”レベル又は“Ｌ”レベルとして、出力ポー
トを介して外部に接続された制御盤２８のスイッチ等の
オン／オフ制御を行う。
器等を備えており、ＣＰＵ２１によりセットされる制御
時刻を時計時刻と比較して、その制御時刻となったなら
ば対応する出力ポート２７の出力信号ｋｉ（ｉ＝１〜
ｎ）を“Ｈ”レベル又は“Ｌ”レベルとして、出力ポー
トを介して外部に接続された制御盤２８のスイッチ等の
オン／オフ制御を行う。
【００１８】ここで、上記基準時刻と、各機器に対応す
る時間差データについて説明しておく。図３は、図２に
示す制御信号ｋｉのタイムチャートである。図３におい
て、Ｔ１は初めの（第１の）基準時刻、Ｔ２は後の（第
２の）基準時刻である。これらの基準時刻Ｔ１、Ｔ２は
任意に設定される。ｔｉ−１は第１の基準時刻Ｔ１に対
する時間差データであり、この時間差データｔｉ−１が
示す時間だけ第１の基準時刻Ｔ１より早い時刻Ｔ１´に
制御信号を出力するために設定されたものである。ま
た、ｔｉ−２は第２の基準時刻Ｔ２に対する時間差デー
タであり、この時間差データｔｉ−２が示す時間だけ第
２の基準時刻Ｔ２より遅い時刻Ｔ２´で制御信号を出力
するために設定されたものである。これらの時間差デー
タｔｉ−１、ｔｉ−２は、各機器毎に予め設定され、Ｒ
ＡＭ２３に記憶される。
る時間差データについて説明しておく。図３は、図２に
示す制御信号ｋｉのタイムチャートである。図３におい
て、Ｔ１は初めの（第１の）基準時刻、Ｔ２は後の（第
２の）基準時刻である。これらの基準時刻Ｔ１、Ｔ２は
任意に設定される。ｔｉ−１は第１の基準時刻Ｔ１に対
する時間差データであり、この時間差データｔｉ−１が
示す時間だけ第１の基準時刻Ｔ１より早い時刻Ｔ１´に
制御信号を出力するために設定されたものである。ま
た、ｔｉ−２は第２の基準時刻Ｔ２に対する時間差デー
タであり、この時間差データｔｉ−２が示す時間だけ第
２の基準時刻Ｔ２より遅い時刻Ｔ２´で制御信号を出力
するために設定されたものである。これらの時間差デー
タｔｉ−１、ｔｉ−２は、各機器毎に予め設定され、Ｒ
ＡＭ２３に記憶される。
【００１９】次に、上記構成の実施例について、ＣＰＵ
２１により行われる処理について、その動作を図４のフ
ローチャートを用いて説明する。なお、この処理は、特
には図示しないが、制御信号出力の対象となる各機器毎
に順次行われるものである。そして、これも特には図示
しない変数レジスタｔ１、ｔ２が使用される。なおま
た、この処理については、クロックの処理タイミング毎
に行うようにしてもよく、また、例えば０．１秒毎のタ
イマ割り込み等により処理するようにしてもよい。
２１により行われる処理について、その動作を図４のフ
ローチャートを用いて説明する。なお、この処理は、特
には図示しないが、制御信号出力の対象となる各機器毎
に順次行われるものである。そして、これも特には図示
しない変数レジスタｔ１、ｔ２が使用される。なおま
た、この処理については、クロックの処理タイミング毎
に行うようにしてもよく、また、例えば０．１秒毎のタ
イマ割り込み等により処理するようにしてもよい。
【００２０】図４において、先ず、現在時刻を読み込む
（ステップＳ４０１）。この現在時刻は、初期設定等で
現在時刻の設定が行われた後、図２の計時部２５による
時計信号により逐次時間データが累算されて得られ、い
わゆる日本標準時刻に準拠する実時刻に相当するもので
ある。
（ステップＳ４０１）。この現在時刻は、初期設定等で
現在時刻の設定が行われた後、図２の計時部２５による
時計信号により逐次時間データが累算されて得られ、い
わゆる日本標準時刻に準拠する実時刻に相当するもので
ある。
【００２１】次に、第１の基準時刻Ｔ１がＲＡＭ２３の
当該記憶エリアから読み出される。また、処理すべき機
器に対応する時間差データｔｉ−１がＲＡＭ２３から読
み出されて変数レジスタｔ１に代入される。然るのち、
「Ｔ１−ｔｉ−１」が演算され、第１の基準値Ｔ１に対
応する制御時刻（図３のＴ１´参照）が求められる。そ
して、求められた制御時刻と上記ステップＳ４０１で読
み出された現在時刻とが照合される（ステップＳ４０
２）。
当該記憶エリアから読み出される。また、処理すべき機
器に対応する時間差データｔｉ−１がＲＡＭ２３から読
み出されて変数レジスタｔ１に代入される。然るのち、
「Ｔ１−ｔｉ−１」が演算され、第１の基準値Ｔ１に対
応する制御時刻（図３のＴ１´参照）が求められる。そ
して、求められた制御時刻と上記ステップＳ４０１で読
み出された現在時刻とが照合される（ステップＳ４０
２）。
【００２２】そして、現在時刻が上記制御時刻Ｔ１´を
越えていなければ、制御出力をオフとする（ステップＳ
４０５）。この処理の繰り返しにより、現在時刻が第１
の基準時刻に対応する制御時刻Ｔ１´に達しないうち
は、制御出力はオフのままとなる。
越えていなければ、制御出力をオフとする（ステップＳ
４０５）。この処理の繰り返しにより、現在時刻が第１
の基準時刻に対応する制御時刻Ｔ１´に達しないうち
は、制御出力はオフのままとなる。
【００２３】つぎに、上記ステップＳ４０２で、現在時
刻が第１の基準時刻に対応する制御時刻Ｔ１´以上にな
ると、今度はまず、第２の基準時刻Ｔ２がＲＡＭ２３の
当該記憶エリアから読み出される。また、当該機器に対
応する時間差データｔｉ−２がＲＡＭ２３から読み出さ
れて変数レジスタｔ２に代入される。然るのち、「Ｔ２
＋ｔｉ−２」が演算され、第２の基準値Ｔ２に対応する
制御時刻（図３のＴ２´参照）が求められる。そして、
求められた制御時刻Ｔ２´と上記ステップＳ４０１で読
み出された現在時刻とが照合される（ステップＳ４０
３）。
刻が第１の基準時刻に対応する制御時刻Ｔ１´以上にな
ると、今度はまず、第２の基準時刻Ｔ２がＲＡＭ２３の
当該記憶エリアから読み出される。また、当該機器に対
応する時間差データｔｉ−２がＲＡＭ２３から読み出さ
れて変数レジスタｔ２に代入される。然るのち、「Ｔ２
＋ｔｉ−２」が演算され、第２の基準値Ｔ２に対応する
制御時刻（図３のＴ２´参照）が求められる。そして、
求められた制御時刻Ｔ２´と上記ステップＳ４０１で読
み出された現在時刻とが照合される（ステップＳ４０
３）。
【００２４】そして、現在時刻が上記の制御時刻Ｔ２´
を越えていなければ、制御出力がオンにされる（ステッ
プＳ４０４）。これにより、現在時刻が第１の基準時刻
に対応する制御時刻Ｔ１´に達すると、次に、現在時刻
が第２の基準時刻に対応する制御時刻Ｔ２´に達してい
ないことが確認されたうえで制御出力がオンとなること
により、予め設定された時間差データによる制御時刻Ｔ
１´にオン制御が開始される。
を越えていなければ、制御出力がオンにされる（ステッ
プＳ４０４）。これにより、現在時刻が第１の基準時刻
に対応する制御時刻Ｔ１´に達すると、次に、現在時刻
が第２の基準時刻に対応する制御時刻Ｔ２´に達してい
ないことが確認されたうえで制御出力がオンとなること
により、予め設定された時間差データによる制御時刻Ｔ
１´にオン制御が開始される。
【００２５】そして、以後常に現在時刻が制御時刻Ｔ１
´を越えていることがステップＳ４０２で確認されたう
えで、さらに、現在時刻が第２の基準時刻に対応する制
御時刻Ｔ２´を越えていないこともステップＳ４０３で
確認された後、ステップＳ４０４の処理が繰り返され
る。
´を越えていることがステップＳ４０２で確認されたう
えで、さらに、現在時刻が第２の基準時刻に対応する制
御時刻Ｔ２´を越えていないこともステップＳ４０３で
確認された後、ステップＳ４０４の処理が繰り返され
る。
【００２６】これにより、現在時刻が第２の基準時刻に
対応する制御時刻Ｔ２´に達しない間は制御出力はオン
のままとなる。次に、上記ステップＳ４０３で、現在時
刻が第２の基準時刻に対応する制御時刻Ｔ２´に達する
と、ステップＳ４０５に進み制御出力がオフとなる。
対応する制御時刻Ｔ２´に達しない間は制御出力はオン
のままとなる。次に、上記ステップＳ４０３で、現在時
刻が第２の基準時刻に対応する制御時刻Ｔ２´に達する
と、ステップＳ４０５に進み制御出力がオフとなる。
【００２７】これにより、予め設定された時間差データ
による制御時刻Ｔ２´になると、制御出力は、それまで
のオンから、オフに換わる。そして、以後常に現在時刻
が制御時刻Ｔ１´を越えていることがステップＳ４０２
で確認されたうえで、さらに、第２の基準時刻に対応す
る制御時刻Ｔ２´をも越えていることがステップＳ４０
３で確認された後、ステップＳ４０５の処理が繰り返さ
れる。
による制御時刻Ｔ２´になると、制御出力は、それまで
のオンから、オフに換わる。そして、以後常に現在時刻
が制御時刻Ｔ１´を越えていることがステップＳ４０２
で確認されたうえで、さらに、第２の基準時刻に対応す
る制御時刻Ｔ２´をも越えていることがステップＳ４０
３で確認された後、ステップＳ４０５の処理が繰り返さ
れる。
【００２８】これにより、現在時刻が第２の基準時刻に
対応する制御時刻Ｔ２´を越えると制御出力はオフのま
まとなる。上述のようにして、制御出力が行われるの
で、各機器に時間差データを割り当ててさえおけば、例
えば図５に示すように、大型量販店等の開店時刻や閉店
時刻に合わせて、各種の機器類を、作動時刻と停止時刻
をそれぞれ違えて設定することが容易にできる。そし
て、開店時刻や閉店時刻が変動しても、機器類の制御時
刻を設定し直す必要がない。
対応する制御時刻Ｔ２´を越えると制御出力はオフのま
まとなる。上述のようにして、制御出力が行われるの
で、各機器に時間差データを割り当ててさえおけば、例
えば図５に示すように、大型量販店等の開店時刻や閉店
時刻に合わせて、各種の機器類を、作動時刻と停止時刻
をそれぞれ違えて設定することが容易にできる。そし
て、開店時刻や閉店時刻が変動しても、機器類の制御時
刻を設定し直す必要がない。
【００２９】なお、上記本実施例において、外部に対す
る制御信号ｋｉの出力を制御盤２８に出力するようにし
ているが、勿論、制御盤２８を介せず、独立して設置さ
れている各機器を直接に制御するようにしてもよい。ま
た、出力信号ｋｉを、数ビット構成のシリアル信号とし
て送出し、オン／オフ以外の制御を行うことも可能であ
る。
る制御信号ｋｉの出力を制御盤２８に出力するようにし
ているが、勿論、制御盤２８を介せず、独立して設置さ
れている各機器を直接に制御するようにしてもよい。ま
た、出力信号ｋｉを、数ビット構成のシリアル信号とし
て送出し、オン／オフ以外の制御を行うことも可能であ
る。
【００３０】また、図３及び図５のタイムチャートで
は、オンの時刻を初めの基準時刻以前とし、オフの時刻
を後の基準時刻以後としているが、これに限ることな
く、制御の対象となる機器によっては、例えばオンの時
刻を初めの基準時刻以後としてもよく、またオフの時刻
を後の基準時刻より早い時刻になるようにしてもよい。
は、オンの時刻を初めの基準時刻以前とし、オフの時刻
を後の基準時刻以後としているが、これに限ることな
く、制御の対象となる機器によっては、例えばオンの時
刻を初めの基準時刻以後としてもよく、またオフの時刻
を後の基準時刻より早い時刻になるようにしてもよい。
【００３１】
【発明の効果】本発明によれば、現在時刻計時手段が計
時する現在時刻とは独立して設定された基準時刻に対し
て時間差データが連動して複数の制御時刻が自動的に設
定されるので、制御すべき機器が多くてもスケジュール
制御が容易にできる。また、基準時刻に変動があって
も、各機器の制御時刻を個々に設定し直す必要がなくス
ケジュール管理が容易となる。
時する現在時刻とは独立して設定された基準時刻に対し
て時間差データが連動して複数の制御時刻が自動的に設
定されるので、制御すべき機器が多くてもスケジュール
制御が容易にできる。また、基準時刻に変動があって
も、各機器の制御時刻を個々に設定し直す必要がなくス
ケジュール管理が容易となる。
【図１】本発明のブロック図である。
【図２】本発明の実施例の構成図である。
【図３】制御信号のタイムチャートである。
【図４】ＣＰＵによる処理動作のフローチャートであ
る。
る。
【図５】機器別の制御信号のタイムチャートである。
１１ 現在時刻計時手段 １２ 基準時刻設定手段 １３ 時間差データ記憶手段 １４ 制御時刻演算手段 １５ 制御指令送出手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−170877（ＪＰ，Ａ) 実開 昭63−132943（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G04G 15/00
Claims (1)
- 【請求項１】 現在時刻を計時する現在時刻計時手段
（１１）と、前記現在時刻計時手段（１１）が計時する現在時刻とは
独立した 任意の基準時刻を設定する基準時刻設定手段
（１２）と、 該基準時刻設定手段（１２）により設定される基準時刻
との時間差データを複数個記憶する時間差データ記憶手
段（１３）と、 該時間差データ記憶手段（１３）により記憶された複数
の時間差データと前記基準時刻設定手段（１２）により
設定された基準時刻とから演算により複数の制御時刻を
算出する制御時刻演算手段（１４）と、 前記計時手段（１１）により計時される現在時刻が前記
制御時刻演算手段（１４）により算出された制御時刻と
なったとき制御指令を送出する制御指令送出手段（１
５）と、 を具備することを特徴とするスケジュール制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03641091A JP3224554B2 (ja) | 1991-03-01 | 1991-03-01 | スケジュール制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03641091A JP3224554B2 (ja) | 1991-03-01 | 1991-03-01 | スケジュール制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04274796A JPH04274796A (ja) | 1992-09-30 |
| JP3224554B2 true JP3224554B2 (ja) | 2001-10-29 |
Family
ID=12469059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03641091A Expired - Fee Related JP3224554B2 (ja) | 1991-03-01 | 1991-03-01 | スケジュール制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3224554B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5799216B2 (ja) * | 2011-01-20 | 2015-10-21 | パナソニックＩｐマネジメント株式会社 | 資源マネジメントシステム |
-
1991
- 1991-03-01 JP JP03641091A patent/JP3224554B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04274796A (ja) | 1992-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6084441A (en) | Apparatus for and method of processing data | |
| US5912712A (en) | Time expansion of pulse width modulation sequences by clock dropping | |
| US6442704B1 (en) | Ring oscillator clock frequency measuring method, ring oscillator clock frequency measuring circuit, and microcomputer | |
| JP3224554B2 (ja) | スケジュール制御装置 | |
| US4306295A (en) | Arrangement for measuring the ratio between a number of events occurring after each other in a first and a second series of events | |
| JPH0262196B2 (ja) | ||
| EP0449305A2 (en) | Data processor for generating pulse signal in response to external clock | |
| EP0137304B1 (en) | Burst signal generator | |
| JPH0319996B2 (ja) | ||
| JPH09294219A (ja) | 水平同期信号周波数の測定装置 | |
| JPS58182924A (ja) | 信号発生回路 | |
| US5483648A (en) | Circuit for determining the arrival times of control signals supplied to microprocessors | |
| KR100192541B1 (ko) | 타이머 | |
| JP3034315B2 (ja) | パルス発生装置 | |
| JPH0516535Y2 (ja) | ||
| KR0121499Y1 (ko) | 설정테이블 방식을 적용한 클럭위상 보정장치 | |
| SU520565A1 (ru) | Программное задающее устройство | |
| JPH03295495A (ja) | タイマー装置 | |
| JPH0420296B2 (ja) | ||
| JP2553350B2 (ja) | パルスカウント回路 | |
| RU1827714C (ru) | Формирователь импульсной последовательности | |
| JP2595583Y2 (ja) | 半導体試験装置用遅延発生装置 | |
| JP2778596B2 (ja) | ショーケースの自己診断装置 | |
| JP2536020B2 (ja) | 平均ゲ―ト遅延自己検証回路 | |
| SU1517130A1 (ru) | Делитель частоты следовани импульсов с регулируемым коэффициентом делени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000620 |
|
| LAPS | Cancellation because of no payment of annual fees |