JP3034315B2 - パルス発生装置 - Google Patents
パルス発生装置Info
- Publication number
- JP3034315B2 JP3034315B2 JP3003945A JP394591A JP3034315B2 JP 3034315 B2 JP3034315 B2 JP 3034315B2 JP 3003945 A JP3003945 A JP 3003945A JP 394591 A JP394591 A JP 394591A JP 3034315 B2 JP3034315 B2 JP 3034315B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse generator
- pulses
- integer value
- arithmetic processing
- bit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、パルス発生装置に係
り、特に該パルス発生装置の外部に接続されるターゲッ
トカウンタの試験及びプリセットを行うための任意の個
数のパルスを発生するパルス発生装置に関する。
り、特に該パルス発生装置の外部に接続されるターゲッ
トカウンタの試験及びプリセットを行うための任意の個
数のパルスを発生するパルス発生装置に関する。
【０００３】
【従来の技術】パルス発生装置は、図４に示すように、
送出すべきパルス数を設定する設定スイッチ８と、この
設定スイッチ８により設定された設定値（パルス数）を
確認のため表示する表示器７と、カウンタ１１の計数値
を前記設定値と比較し、同数になった時ゲート回路１２
を閉じる比較器９と、ゲート回路１２に接続されるパル
ス発生回路１０とを備えて構成されていた。そして、こ
のパルス発生装置にはターゲットカウンタ１３が接続さ
れていた。
送出すべきパルス数を設定する設定スイッチ８と、この
設定スイッチ８により設定された設定値（パルス数）を
確認のため表示する表示器７と、カウンタ１１の計数値
を前記設定値と比較し、同数になった時ゲート回路１２
を閉じる比較器９と、ゲート回路１２に接続されるパル
ス発生回路１０とを備えて構成されていた。そして、こ
のパルス発生装置にはターゲットカウンタ１３が接続さ
れていた。
【０００４】この従来のパルス発生装置によると、カウ
ンタ１１が設定スイッチ８により設定された設定値と同
数のパルスを計数した時点で比較器９はゲート回路１２
を直ちに閉じパルス発生回路１０からのパルス出力を禁
止するようにしていた。
ンタ１１が設定スイッチ８により設定された設定値と同
数のパルスを計数した時点で比較器９はゲート回路１２
を直ちに閉じパルス発生回路１０からのパルス出力を禁
止するようにしていた。
【０００５】しかし、試験及びプリセットの対象となる
ターゲットカウンタ１３の動作が遅い場合、パルス発生
装置内部のカウンタ１１が早く計数出力を出すため、タ
ーゲットカウンタ１３が最終パルスを計数し終わらない
うちにゲート回路１２が閉じ、ターゲットカウンタ１３
の計数値が１つ少ないという問題が生じていた。
ターゲットカウンタ１３の動作が遅い場合、パルス発生
装置内部のカウンタ１１が早く計数出力を出すため、タ
ーゲットカウンタ１３が最終パルスを計数し終わらない
うちにゲート回路１２が閉じ、ターゲットカウンタ１３
の計数値が１つ少ないという問題が生じていた。
【０００６】
【発明が解決しようとする課題】上述の如く、従来のパ
ルス発生装置ではターゲットカウンタがパルス発生装置
内のカウンタより動作が遅いと、計数値が１つ少なくな
るという問題があった。
ルス発生装置ではターゲットカウンタがパルス発生装置
内のカウンタより動作が遅いと、計数値が１つ少なくな
るという問題があった。
【０００７】そこで、本発明はこの問題点に鑑みてなさ
れたもので、ターゲットカウンタに対して確実に最終パ
ルスが出力され、かつ安価なパルス発生装置を提供する
ことを目的とする。
れたもので、ターゲットカウンタに対して確実に最終パ
ルスが出力され、かつ安価なパルス発生装置を提供する
ことを目的とする。
【０００８】［発明の構成］
【０００９】
【課題を解決するための手段】発生しようとする所望の
Ｎ個のパルスに対応する整数値Ｎを入力する入力手段
と、前記入力手段から入力された整数値Ｎを特定の整数
値Ｍで割り、その商と余りを得る演算処理手段と、前記
演算処理手段の演算処理結果に基づき、前記特定の整数
値Ｍに対応するＭ個のパルスを形成するシリアルビット
パターンを前記商に対応する回数発生し、更に前記余り
に対応する数のパルスを形成するシリアルビットパター
ンを発生する信号発生手段とを具備したことを特徴とす
る。
Ｎ個のパルスに対応する整数値Ｎを入力する入力手段
と、前記入力手段から入力された整数値Ｎを特定の整数
値Ｍで割り、その商と余りを得る演算処理手段と、前記
演算処理手段の演算処理結果に基づき、前記特定の整数
値Ｍに対応するＭ個のパルスを形成するシリアルビット
パターンを前記商に対応する回数発生し、更に前記余り
に対応する数のパルスを形成するシリアルビットパター
ンを発生する信号発生手段とを具備したことを特徴とす
る。
【００１０】
【作用】本発明のパルス発生装置では、前記演算処理手
段は前記入力手段から入力された整数値Ｎを特定の整数
値Ｍで割り、その商と余りを得、前記信号発生手段は前
記演算処理手段の演算処理結果に基づき、前記特定の整
数値Ｍに対応するＭ個のパルスを形成するシリアルビッ
トパターンを前記商に対応する回数発生し、更に前記余
りに対応する数のパルスを形成するシリアルビットパタ
ーンを発生する。
段は前記入力手段から入力された整数値Ｎを特定の整数
値Ｍで割り、その商と余りを得、前記信号発生手段は前
記演算処理手段の演算処理結果に基づき、前記特定の整
数値Ｍに対応するＭ個のパルスを形成するシリアルビッ
トパターンを前記商に対応する回数発生し、更に前記余
りに対応する数のパルスを形成するシリアルビットパタ
ーンを発生する。
【００１１】
【実施例】以下、添付図面を参照して本発明の実施例に
ついて詳細に説明する。
ついて詳細に説明する。
【００１２】図１に本発明のパルス発生装置の一実施例
のブロック図を示す。
のブロック図を示す。
【００１３】図１のパルス発生装置において、１はキー
入力部、２は演算処理回路、３は表示器、４は第１の記
憶回路、５は第２の記憶回路、６はシリアル信号発生回
路、１３はターゲットカウンタである。
入力部、２は演算処理回路、３は表示器、４は第１の記
憶回路、５は第２の記憶回路、６はシリアル信号発生回
路、１３はターゲットカウンタである。
【００１４】以下、このパルス発生装置の動作を図２の
フローチャートを参照して説明する。
フローチャートを参照して説明する。
【００１５】なお、この実施例では演算処理回路２で演
算を行う際に用いる特定の整数値Ｍを５として説明を行
う。
算を行う際に用いる特定の整数値Ｍを５として説明を行
う。
【００１６】最初に、発生したいパルス数である整数値
（Ｎ）をキー入力部１から入力する（Ｓ（ステップ）
１）。これにより、演算処理回路２は表示器３に数値
（Ｎ）を表示する（Ｓ２）とともに、この数値（Ｎ）を
予め設定されている前記特定の整数値である５で割りそ
の商（ａ）と余り（ｂ）を予め第１の記憶回路４に記憶
されたプログラムデータに従って演算する（Ｓ３）。次
にこの結果を第２の記憶回路５に記憶するとともに、シ
リアル信号発生回路６は、図３に示す複数のシリアルビ
ットパターンの中から５個のパルスを形成するＷ５のビ
ットパタ−ンを商（ａ）に対応する回数、送出し（Ｓ
４、Ｓ５、Ｓ６）、更に余り（ｂ）に対応する数のパル
スを形成するシリアルビットパターンＷ１〜Ｗ４のうち
のいずれかを送出する（Ｓ８）。但し、余り（ｂ）が０
の場合は送出しない（Ｓ７）。
（Ｎ）をキー入力部１から入力する（Ｓ（ステップ）
１）。これにより、演算処理回路２は表示器３に数値
（Ｎ）を表示する（Ｓ２）とともに、この数値（Ｎ）を
予め設定されている前記特定の整数値である５で割りそ
の商（ａ）と余り（ｂ）を予め第１の記憶回路４に記憶
されたプログラムデータに従って演算する（Ｓ３）。次
にこの結果を第２の記憶回路５に記憶するとともに、シ
リアル信号発生回路６は、図３に示す複数のシリアルビ
ットパターンの中から５個のパルスを形成するＷ５のビ
ットパタ−ンを商（ａ）に対応する回数、送出し（Ｓ
４、Ｓ５、Ｓ６）、更に余り（ｂ）に対応する数のパル
スを形成するシリアルビットパターンＷ１〜Ｗ４のうち
のいずれかを送出する（Ｓ８）。但し、余り（ｂ）が０
の場合は送出しない（Ｓ７）。
【００１７】上述のフローチャートに示すように、例え
ば、整数値Ｎ＝１３であれば１３÷５＝２あまり３とな
る。これにより図３のシリアルビットパターン図からシ
リアル信号発生回路６は、Ｗ５のビットパタ−ンを２つ
送出し、更にＷ３のビットパタ−ンを１つ送出する。こ
のため、発生すべきパルスの最終パルスが細くならず、
希望するパルスを確実に最短時間で効率よく発生でき
る。
ば、整数値Ｎ＝１３であれば１３÷５＝２あまり３とな
る。これにより図３のシリアルビットパターン図からシ
リアル信号発生回路６は、Ｗ５のビットパタ−ンを２つ
送出し、更にＷ３のビットパタ−ンを１つ送出する。こ
のため、発生すべきパルスの最終パルスが細くならず、
希望するパルスを確実に最短時間で効率よく発生でき
る。
【００１８】なお、この実施例では、演算処理回路２に
予め設定しておく特定の整数値Ｍを５として説明した
が、勿論これに限られる訳ではない。この場合、予め設
定されている特定の整数値Ｍに対応するＭ個のパルスを
形成するシリアルビットパターンを用意しておけば同様
に行うことができる。
予め設定しておく特定の整数値Ｍを５として説明した
が、勿論これに限られる訳ではない。この場合、予め設
定されている特定の整数値Ｍに対応するＭ個のパルスを
形成するシリアルビットパターンを用意しておけば同様
に行うことができる。
【００１９】
【発明の効果】以上、説明したように、本発明のパルス
発生装置によれば、発生すべきパルスの最終パルスが確
実に出力されるため、試験対象となるターゲットカウン
タの動作が遅くても、確実な試験及びプリセットが行え
る。
発生装置によれば、発生すべきパルスの最終パルスが確
実に出力されるため、試験対象となるターゲットカウン
タの動作が遅くても、確実な試験及びプリセットが行え
る。
【００２０】また、簡単な構成なので安価にでき、最短
時間で効率よく任意の数のパルスが出力できるという利
点がある。
時間で効率よく任意の数のパルスが出力できるという利
点がある。
【図１】本発明のパルス発生装置の一実施例を示すブロ
ック図。
ック図。
【図２】図１に係る演算フローチャート。
【図３】図１に係るシリアルビットパターン図。
【図４】従来のパルス発生装置のブロック図。
１…キー入力部 ２…演算処理回路 ３…表示器 ４…第１の記憶回路 ５…第２の記憶回路 ６…シリアル信号発生回路 １３…ターゲットカウンタ
Claims (1)
- 【請求項１】 発生しようとする所望のＮ個のパルスに
対応する整数値Ｎを入力する入力手段と、前記入力手段
から入力された整数値Ｎを特定の整数値Ｍで割り、その
商と余りを得る演算処理手段と、前記演算処理手段の演
算処理結果に基づき、前記特定の整数値Ｍに対応するＭ
個のパルスを形成するシリアルビットパターンを前記商
に対応する回数発生し、更に前記余りに対応する数のパ
ルスを形成するシリアルビットパターンを発生する信号
発生手段とを具備したことを特徴とするパルス発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003945A JP3034315B2 (ja) | 1991-01-17 | 1991-01-17 | パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003945A JP3034315B2 (ja) | 1991-01-17 | 1991-01-17 | パルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04243314A JPH04243314A (ja) | 1992-08-31 |
| JP3034315B2 true JP3034315B2 (ja) | 2000-04-17 |
Family
ID=11571260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3003945A Expired - Fee Related JP3034315B2 (ja) | 1991-01-17 | 1991-01-17 | パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3034315B2 (ja) |
-
1991
- 1991-01-17 JP JP3003945A patent/JP3034315B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04243314A (ja) | 1992-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5390192A (en) | High-speed pattern generator | |
| KR830002485A (ko) | 다수의 고유입전류소자를 사용한 기구의 전력제어 | |
| JP3034315B2 (ja) | パルス発生装置 | |
| EP0076129A2 (en) | Circuit for generating pulse waveforms with variable duty cycles | |
| US3237171A (en) | Timing device | |
| JPS5857119B2 (ja) | 電子楽器のタッチレスポンス装置 | |
| JPH03261881A (ja) | 波形形成装置 | |
| SU1746393A1 (ru) | Устройство дл обучени операторов | |
| JP3224554B2 (ja) | スケジュール制御装置 | |
| SU834830A1 (ru) | Генератор пр моугольных импульсов | |
| JPH04265872A (ja) | Ｉｃテスターのタイミング発生回路 | |
| RU1786485C (ru) | Генератор псевдослучайных чисел | |
| JPH06308198A (ja) | 信号発生回路 | |
| SU501469A1 (ru) | Устройство дл получени серий импульсов | |
| JP2831031B2 (ja) | 周期発生器 | |
| JPS63228005A (ja) | 光学式座標検出装置 | |
| SU506903A1 (ru) | Устройство дл обучени и контрол работы оператора | |
| JPH11191080A (ja) | メモリ試験装置 | |
| SU888123A1 (ru) | Устройство дл контрол цифровых объектов | |
| SU477413A1 (ru) | Устройство дл формировани тестов | |
| KR0152946B1 (ko) | 다중 출력 타이머 | |
| JP2821363B2 (ja) | 半導体集積回路 | |
| JP2553350B2 (ja) | パルスカウント回路 | |
| JP2000305800A (ja) | ピリオド発生装置及びピリオド発生装置における制御方法 | |
| JPS60144040A (ja) | 誤り計数装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |