JPH06308198A - 信号発生回路 - Google Patents
信号発生回路Info
- Publication number
- JPH06308198A JPH06308198A JP5099986A JP9998693A JPH06308198A JP H06308198 A JPH06308198 A JP H06308198A JP 5099986 A JP5099986 A JP 5099986A JP 9998693 A JP9998693 A JP 9998693A JP H06308198 A JPH06308198 A JP H06308198A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- rom
- signal
- counter
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Abstract
(57)【要約】
【目的】 この発明の目的は、ＲＯＭを使用した信号発
生回路で、同期性を持つ信号を発生させる場合のハード
ウェア、ソフトウェアの簡略化と制御を容易にすること
にある。 【構成】 ＣＰＵ回路１からＲＯＭ４上に記憶してある
信号データのアドレスを出力し、ラッチ回路２で保持し
た上で、カウンタ回路３でＲＯＭ４のアドレスを計数す
る。このとき、ＲＯＭ４の出力の１部を制御データとし
て、カウンタ回路３のＬＯＡＤ、ＣＬＲを制御する。こ
れにより、ＣＰＵ回路１は、一度信号データのアドレス
を設定すれば、カウンタ回路３の動作を無視でき、これ
によってソフトウェアの負担をなくすことができる。ま
た、ハードウェアは、カウンタ回路の制御回路を必要と
しないため、簡略化を図ることができる。
生回路で、同期性を持つ信号を発生させる場合のハード
ウェア、ソフトウェアの簡略化と制御を容易にすること
にある。 【構成】 ＣＰＵ回路１からＲＯＭ４上に記憶してある
信号データのアドレスを出力し、ラッチ回路２で保持し
た上で、カウンタ回路３でＲＯＭ４のアドレスを計数す
る。このとき、ＲＯＭ４の出力の１部を制御データとし
て、カウンタ回路３のＬＯＡＤ、ＣＬＲを制御する。こ
れにより、ＣＰＵ回路１は、一度信号データのアドレス
を設定すれば、カウンタ回路３の動作を無視でき、これ
によってソフトウェアの負担をなくすことができる。ま
た、ハードウェアは、カウンタ回路の制御回路を必要と
しないため、簡略化を図ることができる。
Description
【０００１】
【産業上の利用分野】この発明は、例えばソナーシステ
ム試験用の信号発生器に利用され、ＲＯＭ出力によるシ
ーケンス制御回路を持つ信号発生回路に関する。
ム試験用の信号発生器に利用され、ＲＯＭ出力によるシ
ーケンス制御回路を持つ信号発生回路に関する。
【０００２】
【従来の技術】従来の信号発生回路のうち、まず、ソフ
トウェアに重点をおいた信号発生回路を図７に示す。こ
の回路は、何種類かの信号データを記憶しておくＲＯＭ
９と、このＲＯＭ９へのアドレスを計数するカウンタ回
路８と、このカウンタ回路８を通じてＲＯＭ９の信号発
生を制御するＣＰＵ回路７とを有している。
トウェアに重点をおいた信号発生回路を図７に示す。こ
の回路は、何種類かの信号データを記憶しておくＲＯＭ
９と、このＲＯＭ９へのアドレスを計数するカウンタ回
路８と、このカウンタ回路８を通じてＲＯＭ９の信号発
生を制御するＣＰＵ回路７とを有している。
【０００３】上記構成の信号発生回路では、ＣＰＵ回路
７は、ＲＯＭ９に記憶された信号データのうち、所望す
る信号データｍに対応するＲＯＭ９上での先頭アドレス
ｊを生成すると共に、カウンタ回路８のカウント動作を
制御する制御データｋを生成する。
７は、ＲＯＭ９に記憶された信号データのうち、所望す
る信号データｍに対応するＲＯＭ９上での先頭アドレス
ｊを生成すると共に、カウンタ回路８のカウント動作を
制御する制御データｋを生成する。
【０００４】カウンタ回路８は、制御データｋに従っ
て、先頭アドレスｊを初期値として設定した後、順に計
数出力することで、ＲＯＭ９へのアドレスｌを生成す
る。ＲＯＭ９はアドレスｌで指定された領域の内容を信
号データｍとして出力する。
て、先頭アドレスｊを初期値として設定した後、順に計
数出力することで、ＲＯＭ９へのアドレスｌを生成す
る。ＲＯＭ９はアドレスｌで指定された領域の内容を信
号データｍとして出力する。
【０００５】次に、ハードウェアに重点をおいた信号発
生回路を図８に示す。この回路は、何種類かの信号デー
タを記憶しておくＲＯＭ１３と、このＲＯＭ１３へのア
ドレスを計数するカウンタ回路１２と、このカウンタ回
路１２のカウント動作を制御するカウンタ制御回路１１
と、このカウンタ制御回路１１に対して所望する信号デ
ータをＲＯＭ１３に発生させるための制御データを与え
るＣＰＵ回路１０とを有している。
生回路を図８に示す。この回路は、何種類かの信号デー
タを記憶しておくＲＯＭ１３と、このＲＯＭ１３へのア
ドレスを計数するカウンタ回路１２と、このカウンタ回
路１２のカウント動作を制御するカウンタ制御回路１１
と、このカウンタ制御回路１１に対して所望する信号デ
ータをＲＯＭ１３に発生させるための制御データを与え
るＣＰＵ回路１０とを有している。
【０００６】上記構成の信号発生回路では、ＣＰＵ回路
１０は、ＲＯＭ９に記憶された信号データのうち、任意
の信号データｒの種類を制御データｎとしてカウンタ制
御回路１１に出力する。カウンタ制御回路１１は制御デ
ータｎに従い、ＲＯＭ１３から読み出す信号データｒの
先頭アドレスｏを生成すると共に、カウンタ回路１２の
制御データｐを生成する。
１０は、ＲＯＭ９に記憶された信号データのうち、任意
の信号データｒの種類を制御データｎとしてカウンタ制
御回路１１に出力する。カウンタ制御回路１１は制御デ
ータｎに従い、ＲＯＭ１３から読み出す信号データｒの
先頭アドレスｏを生成すると共に、カウンタ回路１２の
制御データｐを生成する。
【０００７】カウンタ回路１２は、制御データｐに従っ
て、先頭アドレスｏを初期値として設定した後、順に計
数出力することで、ＲＯＭ１３へのアドレスｑを生成す
る。ＲＯＭ１３は、アドレスｑで指定された領域の内容
を信号データｒとして出力する。
て、先頭アドレスｏを初期値として設定した後、順に計
数出力することで、ＲＯＭ１３へのアドレスｑを生成す
る。ＲＯＭ１３は、アドレスｑで指定された領域の内容
を信号データｒとして出力する。
【０００８】
【発明が解決しようとする課題】上記のような従来の信
号発生回路において、周期性を持つ信号を発生する場
合、ＲＯＭ上に１周期分の信号データを記憶しておき、
それを繰り返すようにカウンタ回路を制御する必要があ
る。
号発生回路において、周期性を持つ信号を発生する場
合、ＲＯＭ上に１周期分の信号データを記憶しておき、
それを繰り返すようにカウンタ回路を制御する必要があ
る。
【０００９】この周期性を持つ信号を図７の信号発生回
路で発生させる場合、ＣＰＵ回路７はカウンタ回路８に
対し、ＲＯＭ９上の信号データの先頭アドレスｊを設定
し、１周期分を計数させた後、また先頭アドレスｊに戻
るように再度カウンタ回路８を制御する。このように、
ＣＰＵ回路７は常にカウンタ回路８を制御する必要があ
るため、ソフトウェアの負担が大きくなるという問題が
ある。
路で発生させる場合、ＣＰＵ回路７はカウンタ回路８に
対し、ＲＯＭ９上の信号データの先頭アドレスｊを設定
し、１周期分を計数させた後、また先頭アドレスｊに戻
るように再度カウンタ回路８を制御する。このように、
ＣＰＵ回路７は常にカウンタ回路８を制御する必要があ
るため、ソフトウェアの負担が大きくなるという問題が
ある。
【００１０】次に、図８の信号発生回路で発生させる場
合、カウンタ回路１２が図７の回路におけるＣＰＵ回路
７の役割を果たすことになる。ここで異なるのは、カウ
ンタ制御回路１１がハードウェアであるため、信号１周
期分のカウント数を任意に設定できるようにしようとし
た場合、ハードウェアが複雑になるという問題がある。
合、カウンタ回路１２が図７の回路におけるＣＰＵ回路
７の役割を果たすことになる。ここで異なるのは、カウ
ンタ制御回路１１がハードウェアであるため、信号１周
期分のカウント数を任意に設定できるようにしようとし
た場合、ハードウェアが複雑になるという問題がある。
【００１１】以上述べたように、従来のＲＯＭを使用し
た信号発生回路では、周期性を持つ信号を任意の周波数
で発生させようとすると、ＣＰＵ回路におけるソフトウ
ェアの負担が重くなるか、あるいはハードウェアが複雑
になってしまう。
た信号発生回路では、周期性を持つ信号を任意の周波数
で発生させようとすると、ＣＰＵ回路におけるソフトウ
ェアの負担が重くなるか、あるいはハードウェアが複雑
になってしまう。
【００１２】この発明は上記の課題を解決するためにな
されたもので、ＣＰＵ回路のソフトウェアに負担をかけ
ることなく、構成簡易なハードウェアで周期性を持つ任
意の周波数の信号を発生させることのできる信号発生回
路を提供することを目的とする。
されたもので、ＣＰＵ回路のソフトウェアに負担をかけ
ることなく、構成簡易なハードウェアで周期性を持つ任
意の周波数の信号を発生させることのできる信号発生回
路を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
にこの発明の信号発生回路は、予め複数の信号データが
繰返し発生用の制御データと共に所定の領域に記憶され
るＲＯＭと、このＲＯＭに対して任意の信号データを発
生させるための先頭アドレスを生成するＣＰＵ回路と、
このＣＰＵ回路から出力される先頭アドレスを保持する
ラッチ回路と、このラッチ回路に保持された先頭アドレ
スを初期値として計数することでＲＯＭアドレスを生成
し、ＲＯＭに供給して信号データとそれに付随する制御
データを発生させるカウンタ回路と、ＲＯＭから出力さ
れる制御データに基づいてＲＯＭに同一信号データを繰
返し出力させるようにラッチ回路の保持アドレスをカウ
ンタ回路に設定するワンショット回路とを具備すること
を特徴とする。
にこの発明の信号発生回路は、予め複数の信号データが
繰返し発生用の制御データと共に所定の領域に記憶され
るＲＯＭと、このＲＯＭに対して任意の信号データを発
生させるための先頭アドレスを生成するＣＰＵ回路と、
このＣＰＵ回路から出力される先頭アドレスを保持する
ラッチ回路と、このラッチ回路に保持された先頭アドレ
スを初期値として計数することでＲＯＭアドレスを生成
し、ＲＯＭに供給して信号データとそれに付随する制御
データを発生させるカウンタ回路と、ＲＯＭから出力さ
れる制御データに基づいてＲＯＭに同一信号データを繰
返し出力させるようにラッチ回路の保持アドレスをカウ
ンタ回路に設定するワンショット回路とを具備すること
を特徴とする。
【００１４】
【実施例】以下、図１を参照してこの発明の実施例を詳
細に説明する。
細に説明する。
【００１５】図１はこの発明に係る信号発生回路の構成
を示すブロック図で、ＣＰＵ回路１はＲＯＭ４上の所望
データの先頭アドレスａを発生する。このアドレスａは
ラッチ回路２に供給される。このラッチ回路２はラッチ
クロック（ＣＬＫ）ｇのタイミングでアドレスａを保持
する。
を示すブロック図で、ＣＰＵ回路１はＲＯＭ４上の所望
データの先頭アドレスａを発生する。このアドレスａは
ラッチ回路２に供給される。このラッチ回路２はラッチ
クロック（ＣＬＫ）ｇのタイミングでアドレスａを保持
する。
【００１６】このラッチ回路２で保持されたアドレスｂ
はカウンタ回路３に読み込まれ、カウンタクロック（Ｃ
ＬＫ）ｈで計数される。カウンタ回路３の出力は、ＱA
〜ＱG で表されるＲＯＭアドレスｃとしてＲＯＭ４に供
給される。
はカウンタ回路３に読み込まれ、カウンタクロック（Ｃ
ＬＫ）ｈで計数される。カウンタ回路３の出力は、ＱA
〜ＱG で表されるＲＯＭアドレスｃとしてＲＯＭ４に供
給される。
【００１７】このＲＯＭ４は出力指示信号ＯＥｉのタイ
ミングで図２に示すデータを出力する。このうち、下位
８ビットは信号データｄとして使用し、上位８ビットの
うち２ビットをカウンタ回路３の制御データｅとして使
用する。他の６ビットは未使用であり、種々の信号デー
タあるいは制御データに利用可能である。
ミングで図２に示すデータを出力する。このうち、下位
８ビットは信号データｄとして使用し、上位８ビットの
うち２ビットをカウンタ回路３の制御データｅとして使
用する。他の６ビットは未使用であり、種々の信号デー
タあるいは制御データに利用可能である。
【００１８】上記制御データｅは、カウンタ回路３に対
し、先頭アドレスｂの読み込み（ＬＯＡＤ）と初期化
（ＣＬＲ）に使用するもので、ワンショット回路５でパ
ルス信号ｆに整形され、カウンタ回路３の次の出力を制
御する。
し、先頭アドレスｂの読み込み（ＬＯＡＤ）と初期化
（ＣＬＲ）に使用するもので、ワンショット回路５でパ
ルス信号ｆに整形され、カウンタ回路３の次の出力を制
御する。
【００１９】尚、上記ラッチＣＬＫｇは入力装置（図示
せず）に対するオペレータの入力指示によって発生され
る。また、上記カウンタＣＬＫｈはクロック発生回路
（図示せず）によって設定周期で発生され、ＯＥｉはカ
ウンタＣＬＫｈの位相をシフトすることにより生成され
る。図３に各部の出力タイミングの一例を示す。
せず）に対するオペレータの入力指示によって発生され
る。また、上記カウンタＣＬＫｈはクロック発生回路
（図示せず）によって設定周期で発生され、ＯＥｉはカ
ウンタＣＬＫｈの位相をシフトすることにより生成され
る。図３に各部の出力タイミングの一例を示す。
【００２０】図３から明らかなように、ＲＯＭ４上に記
憶された何種類かの信号データのうち、１種類を選択し
て、その先頭アドレスａをＣＰＵ回路１にて指定すれ
ば、カウンタ回路３にてＲＯＭ４のアドレスｃを計数し
て、順次信号データｄを出力するようになる。
憶された何種類かの信号データのうち、１種類を選択し
て、その先頭アドレスａをＣＰＵ回路１にて指定すれ
ば、カウンタ回路３にてＲＯＭ４のアドレスｃを計数し
て、順次信号データｄを出力するようになる。
【００２１】ここで、１周期分の最後のデータの制御デ
ータｅにＬＯＡＤを指定しておけば、カウンタ回路３は
保持してあるアドレスｂを読み込み、再び先頭アドレス
からＲＯＭ４のアドレスｃを計数し始めるようになる。
この動作により得られる出力例を図４に示す。
ータｅにＬＯＡＤを指定しておけば、カウンタ回路３は
保持してあるアドレスｂを読み込み、再び先頭アドレス
からＲＯＭ４のアドレスｃを計数し始めるようになる。
この動作により得られる出力例を図４に示す。
【００２２】次に、１周期分の信号データを出力した
後、カウンタ回路３を初期状態に戻す場合、最後のデー
タの制御データｅにＣＬＲを指定しておけば、カウンタ
回路３は初期状態となる。このときのアドレスの制御デ
ータｅにＣＬＲを指定しておけば、任意の信号データを
出力した後、一定値の信号データを出力させることがで
きる。この動作により得られる出力例を図５に示す。
後、カウンタ回路３を初期状態に戻す場合、最後のデー
タの制御データｅにＣＬＲを指定しておけば、カウンタ
回路３は初期状態となる。このときのアドレスの制御デ
ータｅにＣＬＲを指定しておけば、任意の信号データを
出力した後、一定値の信号データを出力させることがで
きる。この動作により得られる出力例を図５に示す。
【００２３】尚、図３及び図４はＲＯＭ４の出力の信号
データをＤ／Ａ変換した波形を示している。
データをＤ／Ａ変換した波形を示している。
【００２４】図６はこの発明に係る他の実施例の構成を
示すブロック図である。この信号発生回路は、図１に示
したワンショット回路５を一致回路６に変更したもの
で、他は図１の構成と同じである。この場合、一致回路
６で予め設定しておいた値と、ＲＯＭ４の出力とが一致
した場合に、一致出力ｆ´をカウンタ回路３に与えてカ
ウンタ回路を初期状態に戻すようにしている。
示すブロック図である。この信号発生回路は、図１に示
したワンショット回路５を一致回路６に変更したもの
で、他は図１の構成と同じである。この場合、一致回路
６で予め設定しておいた値と、ＲＯＭ４の出力とが一致
した場合に、一致出力ｆ´をカウンタ回路３に与えてカ
ウンタ回路を初期状態に戻すようにしている。
【００２５】以上説明したように、この発明による信号
発生回路は、ＣＰＵ回路１からの制御をＲＯＭ４上に記
憶した何種類かの信号データの先頭アドレスａを指定す
るようにしたため、ソフトウェアでは一度信号データを
選択すると、その後はカウンタ回路３の動作を無視する
ことができるようになり、負担が全くなくなるという効
果を有する。
発生回路は、ＣＰＵ回路１からの制御をＲＯＭ４上に記
憶した何種類かの信号データの先頭アドレスａを指定す
るようにしたため、ソフトウェアでは一度信号データを
選択すると、その後はカウンタ回路３の動作を無視する
ことができるようになり、負担が全くなくなるという効
果を有する。
【００２６】また、ＲＯＭ４の出力データをカウンタ回
路３の制御データとしたため、信号データ１周期分のカ
ウント数を任意に設定することができ、全く異なる周期
の信号データを、何種類でもＲＯＭ４上に記憶できると
いう効果を有する。
路３の制御データとしたため、信号データ１周期分のカ
ウント数を任意に設定することができ、全く異なる周期
の信号データを、何種類でもＲＯＭ４上に記憶できると
いう効果を有する。
【００２７】尚、この発明は上記実施例に限定されるも
のではなく、その他この発明の要旨を逸脱しない範囲で
種々変形しても同様に実施可能であることはいうまでも
ない。
のではなく、その他この発明の要旨を逸脱しない範囲で
種々変形しても同様に実施可能であることはいうまでも
ない。
【００２８】
【発明の効果】以上述べたようにこの発明によれば、Ｃ
ＰＵ回路のソフトウェアに負担をかけることなく、構成
簡易なハードウェアで周期性を持つ任意の周波数の信号
を発生させることのできる信号発生回路を提供すること
ができる。
ＰＵ回路のソフトウェアに負担をかけることなく、構成
簡易なハードウェアで周期性を持つ任意の周波数の信号
を発生させることのできる信号発生回路を提供すること
ができる。
【図１】この発明の一実施例による信号発生回路の構成
を示すブロック図である。
を示すブロック図である。
【図２】同実施例のＲＯＭ出力のデータフォーマットを
示す図である。
示す図である。
【図３】同実施例の各ブロックの出力タイミングを示す
タイミングチャートである。
タイミングチャートである。
【図４】同実施例の第１の信号発生例を示す図である。
【図５】同実施例の第２の信号発生例を示す図である。
【図６】この発明に係る他の実施例による信号発生回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図７】従来の信号発生回路のソフトウェアに重点をお
いた構成を示すブロック図である。
いた構成を示すブロック図である。
【図８】従来の信号発生回路のハードウェアに重点をお
いた構成を示すブロック図である。
いた構成を示すブロック図である。
１ ＣＰＵ回路 ２ ラッチ回路 ３ カウンタ回路 ４ ＲＯＭ ５ ワンショット回路 ６ 一致回路 ７ ＣＰＵ回路 ８ カウンタ回路 ９ ＲＯＭ １０ ＣＰＵ回路 １１ カウンタ制御回路 １２ カウンタ回路 １３ ＲＯＭ ａ アドレス ｂ ラッチ出力 ｃ アドレス ｄ 信号データ ｅ 制御データ ｆ ワンショット出力（パルス信号） ｆ´ 一致出力 ｇ ラッチＣＬＫ ｈ カウンタＣＬＫ ｉ ＯＥ ｊ アドレス ｋ 制御データ ｌ アドレス ｍ 信号データ ｎ 制御データ ｏ アドレス ｐ 制御データ ｑ アドレス ｒ 信号データ
Claims (2)
- 【請求項１】 予め複数の信号データが繰返し発生用の
制御データと共に所定の領域に記憶されるＲＯＭと、 このＲＯＭに対して任意の信号データを発生させるため
の先頭アドレスを生成するＣＰＵ回路と、 このＣＰＵ回路から出力される先頭アドレスを保持する
ラッチ回路と、 このラッチ回路に保持された先頭アドレスを初期値とし
て計数することでＲＯＭアドレスを生成し、前記ＲＯＭ
に供給して信号データとそれに付随する制御データを発
生させるカウンタ回路と、 前記ＲＯＭから出力される制御データに基づいて前記Ｒ
ＯＭに同一信号データを繰返し出力させるように前記ラ
ッチ回路の保持アドレスを前記カウンタ回路に設定する
ワンショット回路とを具備することを特徴とする信号発
生回路。 - 【請求項２】予め複数の信号データが繰返し発生用の制
御データと共に所定の領域に記憶されるＲＯＭと、 このＲＯＭに対して任意の信号データを発生させるため
の先頭アドレスを生成するＣＰＵ回路と、 このＣＰＵ回路から出力される先頭アドレスを保持する
ラッチ回路と、 このラッチ回路に保持された先頭アドレスを初期値とし
て計数することでＲＯＭアドレスを生成し、前記ＲＯＭ
に供給して信号データとそれに付随する制御データを発
生させるカウンタ回路と、 前記ＲＯＭから出力される制御データと予め登録される
データとを比較して両者が一致したときのみ前記カウン
タ回路を初期状態に設定する一致回路とを具備すること
を特徴とする信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5099986A JPH06308198A (ja) | 1993-04-27 | 1993-04-27 | 信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5099986A JPH06308198A (ja) | 1993-04-27 | 1993-04-27 | 信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06308198A true JPH06308198A (ja) | 1994-11-04 |
Family
ID=14261982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5099986A Withdrawn JPH06308198A (ja) | 1993-04-27 | 1993-04-27 | 信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06308198A (ja) |
-
1993
- 1993-04-27 JP JP5099986A patent/JPH06308198A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ambrosetti et al. | A fast, time averaging data acquisition system for the PC‐AT bus | |
| JPS63271180A (ja) | 集積回路用試験装置 | |
| JPH06308198A (ja) | 信号発生回路 | |
| KR960016809B1 (ko) | 트리거 마스킹 기능을 갖는 트리거 신호 발생 회로 | |
| JP3488315B2 (ja) | 波形発生装置 | |
| US4758738A (en) | Timing signal generating apparatus | |
| JPH08330914A (ja) | 波形発生器 | |
| JP3034315B2 (ja) | パルス発生装置 | |
| JP2561308B2 (ja) | データのスタック装置 | |
| JP2614897B2 (ja) | キー入力装置 | |
| JPH0718174Y2 (ja) | 任意波形発生器 | |
| JP2880019B2 (ja) | パターン発生装置 | |
| JP3125806B2 (ja) | パターン発生装置 | |
| JP2616082B2 (ja) | 半導体試験装置 | |
| JPH0580819A (ja) | シーケンス装置 | |
| SU1094022A1 (ru) | Цифровой регул тор | |
| JPH03106197A (ja) | タイマ装置 | |
| SU1443745A1 (ru) | Многоканальное устройство дл формировани импульсных последовательностей | |
| JP2883664B2 (ja) | アナログ・デジタル変換装置 | |
| JPH04251331A (ja) | 情報処理装置 | |
| JP2585519B2 (ja) | 楽音波形デ−タ発生装置 | |
| JPH06348491A (ja) | Ｄｏループ実行時のオーバヘッドを最小化するデータ処理装置 | |
| SU1140126A1 (ru) | Микропроцессор | |
| JPH03205030A (ja) | Ｍｒ装置用波形発生装置 | |
| JP2000275314A (ja) | 複数のパルス発生器を組み合わせたｎｍｒ用パルス発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |