JPS5857119B2 - 電子楽器のタッチレスポンス装置 - Google Patents
電子楽器のタッチレスポンス装置Info
- Publication number
- JPS5857119B2 JPS5857119B2 JP53041949A JP4194978A JPS5857119B2 JP S5857119 B2 JPS5857119 B2 JP S5857119B2 JP 53041949 A JP53041949 A JP 53041949A JP 4194978 A JP4194978 A JP 4194978A JP S5857119 B2 JPS5857119 B2 JP S5857119B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- touch
- flag
- counter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
この発明は電子楽器のタッチレスポンス装置に関する。
押鍵速度を検出し、この検出信号に応じて楽音信号の音
高(周波数)、音色(波形)、音量(振幅)等の楽音要
素を制御し、押鍵速度に対応した音高、音色音量の楽音
を得るタッチレスポンス装置は従来様々のものが提案さ
れており、押鍵速度をデジタル的に検出する装置の代表
的なものとしてキースイッチの接点時間差を利用したも
のがある。
高(周波数)、音色(波形)、音量(振幅)等の楽音要
素を制御し、押鍵速度に対応した音高、音色音量の楽音
を得るタッチレスポンス装置は従来様々のものが提案さ
れており、押鍵速度をデジタル的に検出する装置の代表
的なものとしてキースイッチの接点時間差を利用したも
のがある。
この接点時間差方式のタッチレスポンス装置は、鍵の押
下に伴ない順次オンする2個の接点を各キースイッチに
対応して設け、第1の接点がオンしてから第2の接点が
オンするまでの時間を所定のクロックを計数するカウン
タによって検出し、このカウンタの出力を押鍵速度を示
す信号とするものである。
下に伴ない順次オンする2個の接点を各キースイッチに
対応して設け、第1の接点がオンしてから第2の接点が
オンするまでの時間を所定のクロックを計数するカウン
タによって検出し、このカウンタの出力を押鍵速度を示
す信号とするものである。
この従来のタッチレスポンス装置の不都合な点は、キー
スイッチの接点時間差を検出するタッチレスポンス用カ
ウンタを各鍵毎に設けなげればならないという点である
。
スイッチの接点時間差を検出するタッチレスポンス用カ
ウンタを各鍵毎に設けなげればならないという点である
。
多くのカウンタを必要とすることは特に集積回路化した
場合チップ上の広いスペースを占めることになり好まし
くない。
場合チップ上の広いスペースを占めることになり好まし
くない。
また、複数の楽音発生チャンネルを設け、押圧した鍵の
音を上記複数のチャンネルのいずれかに順次割当てるこ
とにより複数の音を同時に発音できるようにした電子楽
器も提案されているが、この電子楽器においても上記タ
ッチレスポンス用カウンタは少なくとも各チャンネル毎
に設ける必要があり、集積回路上のカウンタの占めるス
ペースは依然として大きなものである。
音を上記複数のチャンネルのいずれかに順次割当てるこ
とにより複数の音を同時に発音できるようにした電子楽
器も提案されているが、この電子楽器においても上記タ
ッチレスポンス用カウンタは少なくとも各チャンネル毎
に設ける必要があり、集積回路上のカウンタの占めるス
ペースは依然として大きなものである。
この発明は上記集積回路上のスペースの問題を解決し、
低コストな電子楽器のタッチレスポンス装置を提供する
ことを目的とする。
低コストな電子楽器のタッチレスポンス装置を提供する
ことを目的とする。
この目的を達成するためこの発明では、各鍵毎あるいは
各楽音発生チャンネル毎にタッチレスポンス用カウンタ
を設けるという従来の回路構成とは全く異なる新規な回
路構成を採用する。
各楽音発生チャンネル毎にタッチレスポンス用カウンタ
を設けるという従来の回路構成とは全く異なる新規な回
路構成を採用する。
この発明に係わる回路構成では1個のタッチレスポンス
用カウンタによって全ての鍵の押鍵速度が検出される。
用カウンタによって全ての鍵の押鍵速度が検出される。
1個のタッチレスポンス用カウンタは所定周期のクロッ
クを計数し、一定時間間隔で連続的なデジタル値を出力
する。
クを計数し、一定時間間隔で連続的なデジタル値を出力
する。
このカウンタの出力デジタル値が全鍵に対して共通の時
間の流れを表わす。
間の流れを表わす。
今、ある鍵が押下されると、この鍵の押下開始時点にお
ける前記カウンタの出力デジタル値をサンプリングして
記憶する。
ける前記カウンタの出力デジタル値をサンプリングして
記憶する。
そして、この鍵の押下が完了すると、この時点における
前記カウンタの出力デジタル値と前記記憶されている押
下開始時点のデジタル値との差をとることにより当該鍵
の押下速度を検出する。
前記カウンタの出力デジタル値と前記記憶されている押
下開始時点のデジタル値との差をとることにより当該鍵
の押下速度を検出する。
このようにして、鍵が押下される毎にその鍵の押下開始
時における前記カウンタの出力デジタル値を順次サンプ
リング記憶するとともに、鍵の押下完了に伴い該押下完
了時の前記カウンタの出力デジタル値と前記記憶された
デジタル値のうちの同一の鍵に関するデジタル値との差
をそれぞれ算出して各押下鍵の押下速度に対応したタッ
チデータをそれぞれ形成し、このタッチデータに応じて
当該鍵に対応する楽音の音高、音色、音量等を制御する
ようにしている。
時における前記カウンタの出力デジタル値を順次サンプ
リング記憶するとともに、鍵の押下完了に伴い該押下完
了時の前記カウンタの出力デジタル値と前記記憶された
デジタル値のうちの同一の鍵に関するデジタル値との差
をそれぞれ算出して各押下鍵の押下速度に対応したタッ
チデータをそれぞれ形成し、このタッチデータに応じて
当該鍵に対応する楽音の音高、音色、音量等を制御する
ようにしている。
以下、この発明を添付図面を参照して詳細に説明する。
第1図はこの発明の電子楽器のタッチレスポンス装置の
一実施例を概略ブロック図で示したものである。
一実施例を概略ブロック図で示したものである。
キースイッチ群10は合鍵(図示せず)の押下に応じて
動作するキースイッチからなり、キーロジック20から
の信号に応じて各キースイッチのオン・オフを検出し、
合鍵の動作状態を示す信号をキーロジック20に送出す
る。
動作するキースイッチからなり、キーロジック20から
の信号に応じて各キースイッチのオン・オフを検出し、
合鍵の動作状態を示す信号をキーロジック20に送出す
る。
キーロジック20は所定周期のクロックを計数し、一定
時間間隔毎に連続的に変化するデジタル値を出力するタ
ッチカウンタ22(第3図)を具えており、キースイッ
チ群10からの信号に応じて鍵の状態に変化があったこ
とを検出すると1.実行ロジック30の中央演算制御部
31に割込要求信号IRを送出し、この割込みが受付け
られると鍵の状態の変化(鍵の押下開始、押下終了、離
鍵)に応じた処理要求を示すリクエストコードRe及び
状態の変化のあった鍵を示すキーコードKC及びタッチ
カウンタ22の出力デジタル値TCを順次データバス7
0を介して実行ロジック30のデータメモリ32に加え
、これらを所定の記憶位置に記憶させる。
時間間隔毎に連続的に変化するデジタル値を出力するタ
ッチカウンタ22(第3図)を具えており、キースイッ
チ群10からの信号に応じて鍵の状態に変化があったこ
とを検出すると1.実行ロジック30の中央演算制御部
31に割込要求信号IRを送出し、この割込みが受付け
られると鍵の状態の変化(鍵の押下開始、押下終了、離
鍵)に応じた処理要求を示すリクエストコードRe及び
状態の変化のあった鍵を示すキーコードKC及びタッチ
カウンタ22の出力デジタル値TCを順次データバス7
0を介して実行ロジック30のデータメモリ32に加え
、これらを所定の記憶位置に記憶させる。
実行ロジック30はキーロジック20から送られ、デー
タメモリ32に記憶されたリクエストコードRCに応じ
てプログラムメモリ33に記憶された所定のプログラム
に従い所定の論理演算処理を実行する。
タメモリ32に記憶されたリクエストコードRCに応じ
てプログラムメモリ33に記憶された所定のプログラム
に従い所定の論理演算処理を実行する。
キーロジック20から送られたリクエストコードRCが
鍵の押下開始を示すコード(以下これをプレクレームP
Cという)であるときにはこのリクエストコードRC及
びその押下開始された鍵を示すキーコードKC及びその
ときのタッチカウンタ220カウンタ値出力デジタル値
TCpをデータメモリ32に記憶するだけで特に論理演
算処理は行なわない。
鍵の押下開始を示すコード(以下これをプレクレームP
Cという)であるときにはこのリクエストコードRC及
びその押下開始された鍵を示すキーコードKC及びその
ときのタッチカウンタ220カウンタ値出力デジタル値
TCpをデータメモリ32に記憶するだけで特に論理演
算処理は行なわない。
キーロジック20から送られたリクエストコードRCが
鍵の押下終了、すなわち鍵が完全に押下されたことを示
すコード(以下これをニュークレームNCという)であ
るときには、まず空の発音チャンネルがあるかどうかを
検出し、空のチャンネルがあればこのチャンネルにその
鍵の発音を割当て、続いてデータメモリ32からその鍵
に対応する押下開始時のタッチカウンタ22のカウント
値TCPを探し、キーロジック20から送られた鍵の押
下終了時のタッチカウンタ22のカウント値TCNから
値TCpを減算し、その鍵の押下速度を示すタッチデー
タTDを算出する。
鍵の押下終了、すなわち鍵が完全に押下されたことを示
すコード(以下これをニュークレームNCという)であ
るときには、まず空の発音チャンネルがあるかどうかを
検出し、空のチャンネルがあればこのチャンネルにその
鍵の発音を割当て、続いてデータメモリ32からその鍵
に対応する押下開始時のタッチカウンタ22のカウント
値TCPを探し、キーロジック20から送られた鍵の押
下終了時のタッチカウンタ22のカウント値TCNから
値TCpを減算し、その鍵の押下速度を示すタッチデー
タTDを算出する。
そして発音の割当てられたチャンネルナンバCHN及び
タッチデータTD及びその鍵を示すキーコードKCはデ
ータバス70を介してトーンジェネレータ40に加えら
れる。
タッチデータTD及びその鍵を示すキーコードKCはデ
ータバス70を介してトーンジェネレータ40に加えら
れる。
トーンジェネレータ40は、指定された発音チャンネル
においてキーコードKCに対応しタッチデータTDに応
じて音高、音色音量等が制御された楽音信号を形成し、
これをサウンドシステム50に加え楽音として発音する
。
においてキーコードKCに対応しタッチデータTDに応
じて音高、音色音量等が制御された楽音信号を形成し、
これをサウンドシステム50に加え楽音として発音する
。
なお上記リクエストコードRCがニュークレームNCで
ある場合、空の発音チャンネルがないときには実行ロジ
ック30において論理演算処理は行なわれず、空の発音
チャンネルが生じるまでこの鍵の音は発音されない。
ある場合、空の発音チャンネルがないときには実行ロジ
ック30において論理演算処理は行なわれず、空の発音
チャンネルが生じるまでこの鍵の音は発音されない。
キーロジック20かも送られたリクエストコードRCが
鍵の離鍵を示すコード(以下これをニューレリースNR
という)であると、その鍵の発音が割当てられているチ
ャンネルナンバCHNをデ−タメモリ32から探しその
チャンネルのキーコードKCをクリアするとともにその
チャンネルナンバCHN及びキーコードKCをデータバ
ス70を介してトーンジェネレータ40に送出する。
鍵の離鍵を示すコード(以下これをニューレリースNR
という)であると、その鍵の発音が割当てられているチ
ャンネルナンバCHNをデ−タメモリ32から探しその
チャンネルのキーコードKCをクリアするとともにその
チャンネルナンバCHN及びキーコードKCをデータバ
ス70を介してトーンジェネレータ40に送出する。
トーンジェネレータ40はこれによりそのチャンネルに
割当てられている鍵の音を所定の減衰特性に従って減衰
させる。
割当てられている鍵の音を所定の減衰特性に従って減衰
させる。
次にこの実施例の要部の詳細な動作及び回路例について
説明する。
説明する。
第2図はキースイッチ群100回路例を示したものであ
る。
る。
各キースイッチKSは夫々2個の接点ml、m2を有し
ており、鍵(図示せず)が押下されるとまず接点m1が
オンし続いて接点m2がオンする。
ており、鍵(図示せず)が押下されるとまず接点m1が
オンし続いて接点m2がオンする。
この接点m1がオンしてから接点m2がオンするまでの
時間が鍵の押下速度として検出される。
時間が鍵の押下速度として検出される。
各キースイッチKSの接点ml。m2は夫々ダイオード
Dを介して各オクターブに対応する例ライン11,12
・・・・・・・・・・・・、In及び各音名に対応する
行ラインL1. L4 、 L2・・・・・・・・・・
・・L/、に接続され、キーマトリクス回路を形成する
。
Dを介して各オクターブに対応する例ライン11,12
・・・・・・・・・・・・、In及び各音名に対応する
行ラインL1. L4 、 L2・・・・・・・・・・
・・L/、に接続され、キーマトリクス回路を形成する
。
キースイッチ群10のキーマトリクス回路は第3図に示
すキーロジック20のキーカウンタ21によって駆動さ
れる。
すキーロジック20のキーカウンタ21によって駆動さ
れる。
キーカウンタ21は8ビツトのカウンタで、マスタクロ
ック発振回路MCから発生されるキークロックφを計数
して動作するようになっており、キーカウンタ21の出
力のうち上位4ビツトの信号をライン201を介してキ
ースイッチ群10のデコーダ11に送出する。
ック発振回路MCから発生されるキークロックφを計数
して動作するようになっており、キーカウンタ21の出
力のうち上位4ビツトの信号をライン201を介してキ
ースイッチ群10のデコーダ11に送出する。
デコーダ11はこの信号に応じて列ラインli (i=
1.2・・・・・・・・・・・・n)に順次信号を送る
。
1.2・・・・・・・・・・・・n)に順次信号を送る
。
このときこの列ラインliに接続されている接点m1又
はm2がオンしているとその接点m1又はm2の接続さ
れている行ラインLj 、Lj’ (j=1.2・・・
・・・・・・・・・N)に信号が生じる。
はm2がオンしているとその接点m1又はm2の接続さ
れている行ラインLj 、Lj’ (j=1.2・・・
・・・・・・・・・N)に信号が生じる。
すなわち行ラインLj及びLj′には接点m1及びm2
の動作状態(オン又はオフ)と示す信号が時分割で生じ
る。
の動作状態(オン又はオフ)と示す信号が時分割で生じ
る。
この行ラインLj及びLj′の時分割信号は信号M1及
びM2としてキーロジック20のパラレルシリアル変換
器23及び24に加えられる。
びM2としてキーロジック20のパラレルシリアル変換
器23及び24に加えられる。
パラレルシリアル変換器23及び24にはキーカウンタ
21の下位4ビツトの信号が加わるノア回路NRIの出
力がロード信号として加えられ、キークロックφが駆動
信号として加えられている。
21の下位4ビツトの信号が加わるノア回路NRIの出
力がロード信号として加えられ、キークロックφが駆動
信号として加えられている。
従ってパラレルシリアル変換器23及び24はキーカウ
ンタ21の下位4ビツトの信号が全て90 “どなった
ときキースイッチ群10からの信号M1及びM2を収込
み、これをキークロックφに応じてシリアルに変換し、
ライン202及び203を介してロジック25に加える
。
ンタ21の下位4ビツトの信号が全て90 “どなった
ときキースイッチ群10からの信号M1及びM2を収込
み、これをキークロックφに応じてシリアルに変換し、
ライン202及び203を介してロジック25に加える
。
またロジック25にはキーカウンタ21の上位4ビツト
の信号及び下位4ビツトの信号が夫々ライン201及び
204を介して加えられる。
の信号及び下位4ビツトの信号が夫々ライン201及び
204を介して加えられる。
このキーカウンタ21の上位4ビツトの信号は各オクタ
ーブを表わし、下位4ビツトの信号は各音名を表わすの
で、ライン201及び204の信号はライン202,2
03に生じる信号に対応するキーコードKCを表わす。
ーブを表わし、下位4ビツトの信号は各音名を表わすの
で、ライン201及び204の信号はライン202,2
03に生じる信号に対応するキーコードKCを表わす。
キーカウンタ21はキースイッチ群10の1回の走査を
終了し、オーバーフローするとキャリイ信号Ciを出力
し、再び0から計数を開始する。
終了し、オーバーフローするとキャリイ信号Ciを出力
し、再び0から計数を開始する。
このキーカウンタ21からのキャリイ信号Ciはタッチ
カウンタ22に加えられる。
カウンタ22に加えられる。
タッチカウンタ22は鍵の押下速度を検出するためのも
のであり、8ビツトのカウンタから槽底される。
のであり、8ビツトのカウンタから槽底される。
タッチカウンタ22はキーカウンタ21からのキャリイ
信号Ciを計数し、キーカウンタ21がオーバーフロー
する毎の一定時間間隔で連続的に変化するデジタル値T
Cを発生する。
信号Ciを計数し、キーカウンタ21がオーバーフロー
する毎の一定時間間隔で連続的に変化するデジタル値T
Cを発生する。
このタッチカウンタ22の出力TCはロジック25に加
えられる。
えられる。
またタッチカウンタ22の第4ビツトの出力信号と、こ
の信号をディレィフリップフロップDF2でキャリイ信
号Ciの1周期分だけ遅延させた信号は排他的論理和回
路ER2に加えられ、排他的論理和条件がとられて信号
RTIMとしてロジック25に加えられる。
の信号をディレィフリップフロップDF2でキャリイ信
号Ciの1周期分だけ遅延させた信号は排他的論理和回
路ER2に加えられ、排他的論理和条件がとられて信号
RTIMとしてロジック25に加えられる。
この信号RTIMはタッチカウンタ22の16カウント
毎に生じる信号であり、後に説明するように押鍵及び離
鍵のときのチャタリングを防止するためのタイミング信
号として用いられる。
毎に生じる信号であり、後に説明するように押鍵及び離
鍵のときのチャタリングを防止するためのタイミング信
号として用いられる。
またタッチカウンタ22の第8ビツトの出力信号と、こ
の信号をディレィフリップフロップDF1でキャリイ信
号Ciの1周期分だけ遅延させた信号は排他的論理和回
路ERIに加えられ、排他的論理和条件がとられて信号
LTIMとしてロジック25に加えられる。
の信号をディレィフリップフロップDF1でキャリイ信
号Ciの1周期分だけ遅延させた信号は排他的論理和回
路ERIに加えられ、排他的論理和条件がとられて信号
LTIMとしてロジック25に加えられる。
この信号LTIMはタッチカウンタ220128カウン
ト毎に生じる信号であり、後に説明するように鍵を非常
にゆっくり押下した場合(TCN−’rcp≧256と
なる場合)の処理のためのタイミング信号として用いら
れる。
ト毎に生じる信号であり、後に説明するように鍵を非常
にゆっくり押下した場合(TCN−’rcp≧256と
なる場合)の処理のためのタイミング信号として用いら
れる。
ロジック25はライン202及び203の信号に応じて
鍵の状態の変化を判断し、この鍵の状態の変化に応じて
リクエストコードRCを形成し、同時に状態の変化のあ
った鍵を示すキーコードKC及びその時点のタッチカウ
ンタ22の計数値TCを出力するもの宅ある。
鍵の状態の変化を判断し、この鍵の状態の変化に応じて
リクエストコードRCを形成し、同時に状態の変化のあ
った鍵を示すキーコードKC及びその時点のタッチカウ
ンタ22の計数値TCを出力するもの宅ある。
ロジック25にはキークロックφによって動作する25
6ビツトの3本のシフトレジスタ26 a 、26 b
t 26 cが接続されており、ロジック25から鍵
の状態の変化・を示す信号、ハーフフラッグセツ)H8
,オンフラッグセット0810ングフラツグセツトLS
が出力されると、これらの信号H8,O8,LSを夫々
256キ一クロツクパルス時間(キーロックφの256
個分)だけ遅延させ、信号ハーフフラッグHF、オンフ
ラッグOF、ロングフラッグLFとしてロジック25に
フィードバックする。
6ビツトの3本のシフトレジスタ26 a 、26 b
t 26 cが接続されており、ロジック25から鍵
の状態の変化・を示す信号、ハーフフラッグセツ)H8
,オンフラッグセット0810ングフラツグセツトLS
が出力されると、これらの信号H8,O8,LSを夫々
256キ一クロツクパルス時間(キーロックφの256
個分)だけ遅延させ、信号ハーフフラッグHF、オンフ
ラッグOF、ロングフラッグLFとしてロジック25に
フィードバックする。
ここでハーフフラッグセットH81オンフラツグセツト
0810ングフラツグセツトLSは夫々論理式 を満足したとき生じるものである。
0810ングフラツグセツトLSは夫々論理式 を満足したとき生じるものである。
すなわちハーフフラッグセットH8は、オンフラッグO
Fが立っていなくて(オンフラッグOFがゝO“で)、
キースイッチKSの接点m1がオンしたとき、オンフラ
ッグOFが立っていて(オンフラッグOFがゝ 1“で
)、キースイッチKSの接点ml。
Fが立っていなくて(オンフラッグOFがゝO“で)、
キースイッチKSの接点m1がオンしたとき、オンフラ
ッグOFが立っていて(オンフラッグOFがゝ 1“で
)、キースイッチKSの接点ml。
m2のいずれもがオフでタイミング信号RTIMが生じ
るタイミングのとき、又はロングフラッグLFが立って
いて、タイミング信号LTIMのタイミングのとき発生
し、オンフラッグOFが立っていなくて、キースイッチ
KSの接点m2がオンしたとき、又はオンフラッグOF
が立っていて、キースイッチKSの接点m1又はm2が
オンしているときに消え、ハーフフラッグHFが立って
いるということは鍵が押下中であるということ(キース
イッチKSの接点m1がオンしたが接点m2がまだオン
しない状態にあること)又は鍵が完全に離鍵されたこと
(キースイッチKSの接点m1及びm2がオフした状態
になったこと、又は鍵が非常にゆっくり押下されたため
キースイッチKSの接点m1及びm2がオンしたにもか
かわらず押下速度が検出できない状態にあることを示す
。
るタイミングのとき、又はロングフラッグLFが立って
いて、タイミング信号LTIMのタイミングのとき発生
し、オンフラッグOFが立っていなくて、キースイッチ
KSの接点m2がオンしたとき、又はオンフラッグOF
が立っていて、キースイッチKSの接点m1又はm2が
オンしているときに消え、ハーフフラッグHFが立って
いるということは鍵が押下中であるということ(キース
イッチKSの接点m1がオンしたが接点m2がまだオン
しない状態にあること)又は鍵が完全に離鍵されたこと
(キースイッチKSの接点m1及びm2がオフした状態
になったこと、又は鍵が非常にゆっくり押下されたため
キースイッチKSの接点m1及びm2がオンしたにもか
かわらず押下速度が検出できない状態にあることを示す
。
またオンフラッグセットO8はハーフフラッグHFが立
っていて、キースイッチKSの接点m2がオンしたとき
又はロングフラッグLFが立っていてタイミング信号L
TIMのタイミングになったとき発生し、ハーフフナラ
グHFが立っていてキースイッチKSの接点m1及びm
2がオフで、タイミング信号RTIMのタイミングのと
きに消え、オンフラッグOFが立っているということは
鍵が完全に押下されたこと(キースイッチKSの接点m
1及びm2がオンしたこと)又は鍵が非常にゆっくり押
下されキースイッチKSの接点m1がオンしてから接点
m2がオンするまでの間にタッチカウンタ22は128
力ウント以上をカウントし、タイミング信号LTIMの
タイミングが2回生じたことを示す。
っていて、キースイッチKSの接点m2がオンしたとき
又はロングフラッグLFが立っていてタイミング信号L
TIMのタイミングになったとき発生し、ハーフフナラ
グHFが立っていてキースイッチKSの接点m1及びm
2がオフで、タイミング信号RTIMのタイミングのと
きに消え、オンフラッグOFが立っているということは
鍵が完全に押下されたこと(キースイッチKSの接点m
1及びm2がオンしたこと)又は鍵が非常にゆっくり押
下されキースイッチKSの接点m1がオンしてから接点
m2がオンするまでの間にタッチカウンタ22は128
力ウント以上をカウントし、タイミング信号LTIMの
タイミングが2回生じたことを示す。
またロングフラッグセツ)LSはオンフラッグOFが立
っていす、ハーフフラッグHFが立っていて、キースイ
ッチKSの接点m2がオフで、タイミング信号LTIM
のタイミングのとき発生し、オンフラッグOFが立って
いす、ハーフフラッグHFが立っていて、キースイッチ
KSの接点m2がオンしたとき又はオンフラッグOF及
びハーフフラッグHFが立っていて、キースイッチKS
の接点m1及びm2がオフで、タイミング信号RTIM
のタイミングのとき消え、鍵が完全に押下されたにもか
かわらずロングフラッグLFが立っているということは
鍵の押下が非常にゆっくりでキースイッチKSの接点m
1がオンしてから接点m2がオンするまでの間にタッチ
カウンタ22は128力ウント以上をカウントしてしま
い鍵の押下速度を検出できないことを示す。
っていす、ハーフフラッグHFが立っていて、キースイ
ッチKSの接点m2がオフで、タイミング信号LTIM
のタイミングのとき発生し、オンフラッグOFが立って
いす、ハーフフラッグHFが立っていて、キースイッチ
KSの接点m2がオンしたとき又はオンフラッグOF及
びハーフフラッグHFが立っていて、キースイッチKS
の接点m1及びm2がオフで、タイミング信号RTIM
のタイミングのとき消え、鍵が完全に押下されたにもか
かわらずロングフラッグLFが立っているということは
鍵の押下が非常にゆっくりでキースイッチKSの接点m
1がオンしてから接点m2がオンするまでの間にタッチ
カウンタ22は128力ウント以上をカウントしてしま
い鍵の押下速度を検出できないことを示す。
ロジック25はこのハーフフラッグHF及びオンフラッ
グOF及び信号Ml、M2の論理条件をみることにより
鍵の状態の変化を判断し、この鍵の状態の変化に応じて
プレクレームPC1=ニークレームNC,ニューレリー
スNRなるリクエストコードRCを発生する。
グOF及び信号Ml、M2の論理条件をみることにより
鍵の状態の変化を判断し、この鍵の状態の変化に応じて
プレクレームPC1=ニークレームNC,ニューレリー
スNRなるリクエストコードRCを発生する。
このプレクレームPC、ニュークレームNC,ニューレ
リースNRの発生の条件を論理式で示すと のようになる。
リースNRの発生の条件を論理式で示すと のようになる。
すなわちプレクレームPCはオンフラッグOFが立って
いす、キースイッチKSの接点m1がオンしたとき発生
し、鍵の押下が開始された時点を示す。
いす、キースイッチKSの接点m1がオンしたとき発生
し、鍵の押下が開始された時点を示す。
またニュークレームNCはオンフラッグOFが立ってい
すハーフフラッグHFは立っていて、キースイッチKS
の接点m2がオンしたとき発生し、鍵が完全に押下され
た時点を示す。
すハーフフラッグHFは立っていて、キースイッチKS
の接点m2がオンしたとき発生し、鍵が完全に押下され
た時点を示す。
またニューレリースNRはオンフラッグOF及びハーフ
フラッグHFが立っていて、キースイッチKSの接点m
1及びm2がオフし、タイミング信号RTIMのタイミ
ングのとき発生し、鍵が完全に離鍵された時点を示す。
フラッグHFが立っていて、キースイッチKSの接点m
1及びm2がオフし、タイミング信号RTIMのタイミ
ングのとき発生し、鍵が完全に離鍵された時点を示す。
第4図g ”’−nは上記各信号の関係をタイミングチ
ャートで示したものである。
ャートで示したものである。
なおこのタイミングチャートは鍵が検出可能な通常の押
下速度で押下された場合を示す。
下速度で押下された場合を示す。
また第4図d=nに示す各信号は後述する第5図g =
1に示す信号及び第6図b−hに示す信号と同様にキ
ークロックφをタイムスロットとする時分割信号として
生じるのであるが図示を容易にするため連続した信号と
して示す。
1に示す信号及び第6図b−hに示す信号と同様にキ
ークロックφをタイムスロットとする時分割信号として
生じるのであるが図示を容易にするため連続した信号と
して示す。
第4図gはキーカウンタ21(第3図)から発生される
キャリイ信号Ciを示したもので、このキャリイ信号C
iの16周期毎に第4図すに示すタイミング信号RTI
Mが生じ、128周期毎に第4図gに示すタイミング信
号LTIMが生じる。
キャリイ信号Ciを示したもので、このキャリイ信号C
iの16周期毎に第4図すに示すタイミング信号RTI
Mが生じ、128周期毎に第4図gに示すタイミング信
号LTIMが生じる。
鍵が押下され、キースイッチKSの接点m1がオンにな
り、信号M1が立ち上ると、まず論理式(4)が成立し
、プレクレームPC(第4図1)が発生する。
り、信号M1が立ち上ると、まず論理式(4)が成立し
、プレクレームPC(第4図1)が発生する。
また信号M1の立上りで論理式(1)の第1項の条件が
成立し、ハーフフラッグセットH8(第4図f)が発生
し、このハーフフラッグセットH8の発生から256キ
一クロツクパルス時間経過してハーフフラッグHF(第
4図g)が立つ。
成立し、ハーフフラッグセットH8(第4図f)が発生
し、このハーフフラッグセットH8の発生から256キ
一クロツクパルス時間経過してハーフフラッグHF(第
4図g)が立つ。
鍵が更に押下され、キースイッチKSの接点m2がオン
になり、信号M2(第4図g)が立ち上ると論理式(2
)の第1項の条件が成立し、オンフラッグセットO8(
第4図h)が生じ、これに256キ一クロツクパルス時
間遅れてオンフラッグOF(第4図i)が立つ。
になり、信号M2(第4図g)が立ち上ると論理式(2
)の第1項の条件が成立し、オンフラッグセットO8(
第4図h)が生じ、これに256キ一クロツクパルス時
間遅れてオンフラッグOF(第4図i)が立つ。
またキースイッチKSの接点m2がオンし、信号M2が
立ち上ったとき、論理式(1)の第4項のうちの第1項
目の条件が成立し、ハーフフラッグセツ)H8が消え、
これに256キ一クロツクパルス時間遅延してノ・−フ
ッラッグHFが消える。
立ち上ったとき、論理式(1)の第4項のうちの第1項
目の条件が成立し、ハーフフラッグセツ)H8が消え、
これに256キ一クロツクパルス時間遅延してノ・−フ
ッラッグHFが消える。
このキースイッチKSの接点m2がオンしたときには論
理式(5)が成立し、ニュークレームNCが発生するな
おキースイッチKSの接点m1がオンし、ハーフフラッ
グHFが立ったがいまだ接点m2はオフでオンフラッグ
OFが立っていないときタイミング信号LTIMが生じ
ると、論理式(3)の第1項の条件が成立し、ロングフ
ラッグセットLS(第4図j)が発生し、これに256
キ一クロツクパルス時間遅延してロングフラッグLF(
第4図k)が立つ。
理式(5)が成立し、ニュークレームNCが発生するな
おキースイッチKSの接点m1がオンし、ハーフフラッ
グHFが立ったがいまだ接点m2はオフでオンフラッグ
OFが立っていないときタイミング信号LTIMが生じ
ると、論理式(3)の第1項の条件が成立し、ロングフ
ラッグセットLS(第4図j)が発生し、これに256
キ一クロツクパルス時間遅延してロングフラッグLF(
第4図k)が立つ。
しかし、キースイッチKSの接点m2がオンするまでに
次のタイミング信号LTIMが生じなげればキースイッ
チKSの接点m2がオンしたとき論理式(3)の第2項
のうちの第1項目の条件が成立し、ロングフラッグ七ソ
)LSは消え、続いて256キ一クロツクパルス時間遅
延してロングフラッグLFが消える。
次のタイミング信号LTIMが生じなげればキースイッ
チKSの接点m2がオンしたとき論理式(3)の第2項
のうちの第1項目の条件が成立し、ロングフラッグ七ソ
)LSは消え、続いて256キ一クロツクパルス時間遅
延してロングフラッグLFが消える。
もつともキースイッチKSの接点m2がオンするまでに
タイミング信号LTIMが生じなければロングフラッグ
セットLSは生じず、ロングフラッグLFは立たない。
タイミング信号LTIMが生じなければロングフラッグ
セットLSは生じず、ロングフラッグLFは立たない。
鍵の押圧が解決され、キースイッチKSの接点m2.m
lがオフになり、タイミング信号RTIMのタイミング
になると論理式(1)の第2項の条件が成立し、ハーフ
フラッグセットH8が発生し、これに256キ一クロソ
クパルス時間遅延してノ・−フッラッグHFが立つ。
lがオフになり、タイミング信号RTIMのタイミング
になると論理式(1)の第2項の条件が成立し、ハーフ
フラッグセットH8が発生し、これに256キ一クロソ
クパルス時間遅延してノ・−フッラッグHFが立つ。
そしてタイミング信号RTIMの次のタイミングになる
と論理式(2)の第3項の条件が成立し、オンフラッグ
セットO8が消え、これに256キ一クロツクパルス時
間遅延してオンフラッグOFが消える。
と論理式(2)の第3項の条件が成立し、オンフラッグ
セットO8が消え、これに256キ一クロツクパルス時
間遅延してオンフラッグOFが消える。
従ってこのタイミング信号RTIMのタイミングで論理
式(6)が成立し、ニューレリースNRを発生する。
式(6)が成立し、ニューレリースNRを発生する。
第5図は鍵を非常にゆっくり押下した場合の各信号の関
係をタイミングチャートで示したものである。
係をタイミングチャートで示したものである。
鍵が非常にゆっくり押圧され、プレクレームPCが発生
したときのタッチカウンタ22のカウント値TCpとニ
ュークレームNCが発生したときのタッチカウンタ22
0カウント値TCNとの差TCN−1TCPが値256
より大きくなるとカウンタ22のカウント値が一巡して
しまうため鍵の押下速度を検出することができなくなり
、タッチレスポンス効果を付与することができなくなる
。
したときのタッチカウンタ22のカウント値TCpとニ
ュークレームNCが発生したときのタッチカウンタ22
0カウント値TCNとの差TCN−1TCPが値256
より大きくなるとカウンタ22のカウント値が一巡して
しまうため鍵の押下速度を検出することができなくなり
、タッチレスポンス効果を付与することができなくなる
。
従ってこれを防止するためキースイッチKSの接点m1
がオンしてから接点m2がオンするまでの間にタイミン
グ信号LTIMが2個以上生じるとキースイッチKSの
接点m2がオンしてもニュークレームNCを生じさせな
いようにしている。
がオンしてから接点m2がオンするまでの間にタイミン
グ信号LTIMが2個以上生じるとキースイッチKSの
接点m2がオンしてもニュークレームNCを生じさせな
いようにしている。
鍵が押下され、キースイッチKSの接点m1がオンして
信号M1(第5図C)が立ち上ると、ハーフフラッグセ
ットH8(第5図e)が生じ、ハーフフラッグHF(第
5図f)が立つ。
信号M1(第5図C)が立ち上ると、ハーフフラッグセ
ットH8(第5図e)が生じ、ハーフフラッグHF(第
5図f)が立つ。
そしてこのときプレクレームPC(第5図h)が発生さ
れる。
れる。
キースイッチKSの接点m1のみがオンしている状態で
タイミング信号LTIMが生じると、前述のように論理
式(3)の第1項の条件が成立し、ロングフラッグセツ
)LS(第5図g)が生じ、ロングフラッグLF(第5
図j)が立つ。
タイミング信号LTIMが生じると、前述のように論理
式(3)の第1項の条件が成立し、ロングフラッグセツ
)LS(第5図g)が生じ、ロングフラッグLF(第5
図j)が立つ。
ところが鍵の押下が非常にゆっくりでタイミング信号L
TIMの次のタイミングになってもキースイッチKSの
接点m2がオンしないとすると、このタイミング信号L
TIMのタイミングで論理式(2)の第2項の条件が成
立し、オンフラッグセラ)O8(第5図g)が生じ、2
56キ一クロツクパルス時間遅延してオンフラッグOF
(第5図h)が立つ。
TIMの次のタイミングになってもキースイッチKSの
接点m2がオンしないとすると、このタイミング信号L
TIMのタイミングで論理式(2)の第2項の条件が成
立し、オンフラッグセラ)O8(第5図g)が生じ、2
56キ一クロツクパルス時間遅延してオンフラッグOF
(第5図h)が立つ。
キースイッチKSの接点m2がオンする前にオンフラッ
グOFが立ってしまうと、キースイッチKSの接点m2
がオンした時点において論理式(5)が成立しなくなり
、ニュークレームNCは生じない。
グOFが立ってしまうと、キースイッチKSの接点m2
がオンした時点において論理式(5)が成立しなくなり
、ニュークレームNCは生じない。
なおキースイッチKSの接点m2がオンした時点で論理
式(1)の第4項のうちの第1項目及び論理式(3)の
第2項のうちの第1項目の条件も成立しなくなるのでこ
の時点においてハーフフラッグセットH8及びロングフ
ラッグセソ)LSは消えずノ\−フフラッグHF及びロ
ングフラッグLFも消えない。
式(1)の第4項のうちの第1項目及び論理式(3)の
第2項のうちの第1項目の条件も成立しなくなるのでこ
の時点においてハーフフラッグセットH8及びロングフ
ラッグセソ)LSは消えずノ\−フフラッグHF及びロ
ングフラッグLFも消えない。
このロングフラッグセットLSは鍵の押圧が解除され、
論理式(3)の第2項目の条件が成立したときに消え、
これに応じてハーフフラッグHF及びロングフラッグL
Fも消える。
論理式(3)の第2項目の条件が成立したときに消え、
これに応じてハーフフラッグHF及びロングフラッグL
Fも消える。
第6図は鍵の押下解除時にキースイッチKSの接点m1
及びm2のチャタリングが長く続いた場合の各信号の関
係を示したものである。
及びm2のチャタリングが長く続いた場合の各信号の関
係を示したものである。
キースイッチKSの接点m1及びm2のチャタリングが
長く続いた場合は、キースイッチKSの接点m1及びm
2が完全にオフになっていないにもかかわらず信号M1
(第6図b)及びM2(第6図C)がタイミング信号R
TIMのタイミングでいずれもゝO“になることがある
。
長く続いた場合は、キースイッチKSの接点m1及びm
2が完全にオフになっていないにもかかわらず信号M1
(第6図b)及びM2(第6図C)がタイミング信号R
TIMのタイミングでいずれもゝO“になることがある
。
このときは論理式(1)の第2項の条件が成立し、ハー
フフラッグセットH8(第6図d)が生じ、ハーフフラ
ッグHF(第6図e)が立ってしまう。
フフラッグセットH8(第6図d)が生じ、ハーフフラ
ッグHF(第6図e)が立ってしまう。
従ってこのままでは完全に離鍵されていないにもかかわ
らず次のタイミング信号RTIM(第6図g)のタイミ
ングでニューレリースNRが生じてしまうことがある。
らず次のタイミング信号RTIM(第6図g)のタイミ
ングでニューレリースNRが生じてしまうことがある。
そこでこれを防止するためにキースイッチKSの接点m
1及びm2におけるチャタリング中にハーフフラッグH
Fが立つと、これを直ちに消すようにしている。
1及びm2におけるチャタリング中にハーフフラッグH
Fが立つと、これを直ちに消すようにしている。
キースイッチKSの接点m1及びm2におけるチャタリ
ングによってハーフフラッグHFが立つと次の瞬間には
信号M1又はM2はゝ1“になるので論理式(1)の第
4項のうちの第2項目の条件が成立し、直ちにハーフフ
ラッグ七ソ)H8を消し、これに応じてハーフフラッグ
HFが消える。
ングによってハーフフラッグHFが立つと次の瞬間には
信号M1又はM2はゝ1“になるので論理式(1)の第
4項のうちの第2項目の条件が成立し、直ちにハーフフ
ラッグ七ソ)H8を消し、これに応じてハーフフラッグ
HFが消える。
このようにキースイッチKSにチャタリングが生じてい
る間には例えハーフフラッグHFが立っても直ちに消さ
れてしまう。
る間には例えハーフフラッグHFが立っても直ちに消さ
れてしまう。
そしてキースイッチKSの接点m1及びm2が完全にオ
フしたタイミング信号RTIMのタイミングで7・−フ
フラッグセソトH8が生じ、これに応じてハーフフラッ
グHFが立つ。
フしたタイミング信号RTIMのタイミングで7・−フ
フラッグセソトH8が生じ、これに応じてハーフフラッ
グHFが立つ。
従ってタイミング信号RTIMの次のタイミングで論理
式(6)が成立し、ニューレリースNRを発生する。
式(6)が成立し、ニューレリースNRを発生する。
すなわちキースイッチKSの接点m1及びm2にチャタ
リングが生じている場合は接点m1及びm2が完全にオ
フになるまでニューレリースNRが生じない。
リングが生じている場合は接点m1及びm2が完全にオ
フになるまでニューレリースNRが生じない。
以上のようにしてロジック25で発生されたプレークレ
ームPC、ニュークレームNC及びニュ−レリースNR
なるリクエストコードRCはセレクタ28に送られ、こ
れと同時にこのリクエストコードRCが生じた鍵を示す
キーコードKC及びこのリクエストコードRCが生じた
時点におけるタッチカウンタ22の出力値であるタッチ
カウントTCもセレクタ28に送られる。
ームPC、ニュークレームNC及びニュ−レリースNR
なるリクエストコードRCはセレクタ28に送られ、こ
れと同時にこのリクエストコードRCが生じた鍵を示す
キーコードKC及びこのリクエストコードRCが生じた
時点におけるタッチカウンタ22の出力値であるタッチ
カウントTCもセレクタ28に送られる。
またプレクレームPC1ニュークレームNC又はニュー
レリースNRのいずれかが発生すると論理式 が成立し、ロジック25は割込要求信号IRを発生し、
この割込要求信号IRを実行ロジック30に送出すると
ともに、この割込要求信号IRをフリップフロップFF
Iのセット端子に加えフリップフロップFFIをセット
する。
レリースNRのいずれかが発生すると論理式 が成立し、ロジック25は割込要求信号IRを発生し、
この割込要求信号IRを実行ロジック30に送出すると
ともに、この割込要求信号IRをフリップフロップFF
Iのセット端子に加えフリップフロップFFIをセット
する。
これによりフリップフロップFF1の反転出力Qはゝ0
“となり、アンド回路AN2を不動作にし、オークロッ
クφを停止させる。
“となり、アンド回路AN2を不動作にし、オークロッ
クφを停止させる。
実行ロジック30はまずこの割込要求信号IRの処理を
行う。
行う。
この割込要求信号IRの処理は第7図にフローチャート
で示す割込ルーチンに従って行なわれる。
で示す割込ルーチンに従って行なわれる。
実行ロジック30の中央演算制御部31は割込要求信号
IRを受けるとこの割込要求を受付けるかどうかを判断
し、受付ける場合はキーロジック20にアドレスバス6
0を介して応答信号を送る。
IRを受けるとこの割込要求を受付けるかどうかを判断
し、受付ける場合はキーロジック20にアドレスバス6
0を介して応答信号を送る。
キーロジック20はこの応答信号を受けると、これをデ
コーダ27を介してセレクタ28に加え、ロジック25
から出力されたリクエストコードRC,キーコードKC
,タッチカウントTCを順次選択し、これらをパスバッ
ファ29を介してデータバス70に送出する。
コーダ27を介してセレクタ28に加え、ロジック25
から出力されたリクエストコードRC,キーコードKC
,タッチカウントTCを順次選択し、これらをパスバッ
ファ29を介してデータバス70に送出する。
このリクエストコードRC1キーコードKC,タッチカ
ウントTCは実行ロジック30のデータメモリ32に加
えられる。
ウントTCは実行ロジック30のデータメモリ32に加
えられる。
データメモリ32はランダムアクセスメモリ(RAM)
から構成され、データバッファ、アベイラブルバッファ
、キーバッファの3つのリングバッファ及びバッファポ
インタ及びワークエリアを具えている。
から構成され、データバッファ、アベイラブルバッファ
、キーバッファの3つのリングバッファ及びバッファポ
インタ及びワークエリアを具えている。
ここでデータバッファ、アベイラブルバッファ、キーバ
ッファの概略の機能を説明しておくと、データバッファ
はキーロジック20から送出されたデータ、すなわちリ
クエストコードRC1キーコードKC及びタッチカウン
トTCを一時記憶してお(ためのものであり、アベイラ
ブルバッファは次に使えるチャンネルがどのチャンネル
かを示すためのものであり、キーバッファは各チャンネ
ルにどのキーが割当てられているかを記憶しておくため
のものである。
ッファの概略の機能を説明しておくと、データバッファ
はキーロジック20から送出されたデータ、すなわちリ
クエストコードRC1キーコードKC及びタッチカウン
トTCを一時記憶してお(ためのものであり、アベイラ
ブルバッファは次に使えるチャンネルがどのチャンネル
かを示すためのものであり、キーバッファは各チャンネ
ルにどのキーが割当てられているかを記憶しておくため
のものである。
キーロジック20から送出されたリクエストコードRC
,キーコードKC,タッチカウントTCはデータメモリ
32のデータバッファに順次読込まれる。
,キーコードKC,タッチカウントTCはデータメモリ
32のデータバッファに順次読込まれる。
このデータバッファに読込まれるデータをデータバッフ
ァのアドレスとの関係のもとに示してみると第1表のよ
うになる。
ァのアドレスとの関係のもとに示してみると第1表のよ
うになる。
すなわち3ワードで状態が変化した鍵の情報を記憶する
ようになっている。
ようになっている。
このリクエストコードRC,キーコードKC,タッチカ
ウントTCのデータバッファへの読みが終了するとデコ
ーダ27(第3図)への応答信号が切れる。
ウントTCのデータバッファへの読みが終了するとデコ
ーダ27(第3図)への応答信号が切れる。
これによってデコーダ27の出力をディレィフリップフ
ロップDF3で1キークロツクパルスだけ遅延した信号
とデコーダ27の出力をインバータINIで反転した信
号とが加えられるアンド回路ANIからパルスが発生し
、このパルスがフリップフロップFF1のリセット端子
Rに加えられ、フリップフロップFFIをリセットし、
アンド回路AN2を動作可能にしてキークロックφを発
生させる。
ロップDF3で1キークロツクパルスだけ遅延した信号
とデコーダ27の出力をインバータINIで反転した信
号とが加えられるアンド回路ANIからパルスが発生し
、このパルスがフリップフロップFF1のリセット端子
Rに加えられ、フリップフロップFFIをリセットし、
アンド回路AN2を動作可能にしてキークロックφを発
生させる。
つまり実行ロジック30で割込処理が行なわれている間
はキークロックφを停止させることによってキーカウン
タ21、タッチカウンタ22の動作を停止させるように
しているのである。
はキークロックφを停止させることによってキーカウン
タ21、タッチカウンタ22の動作を停止させるように
しているのである。
実行ロジック30はデータメモリ32のデータバッファ
に状態の変化した鍵に関するリクエストコードRC,キ
ーコードKC及びタッチカウントTCが割込まれるとこ
のリクエストコードに応じ、プログラムメモリ33に記
憶された所定のプログラムに従って論理演算処理を実行
する。
に状態の変化した鍵に関するリクエストコードRC,キ
ーコードKC及びタッチカウントTCが割込まれるとこ
のリクエストコードに応じ、プログラムメモリ33に記
憶された所定のプログラムに従って論理演算処理を実行
する。
次にこの論理演算処理について説明する。
第3図は実行ロジック30での論理演算処理のメインル
ーチンを示したものである。
ーチンを示したものである。
実行ロジック30の中央演算制御部31はまずデータメ
モリ32のデータバッファアの記憶内容を見ることによ
ってリクエストコードRCが記憶されたかどうかを判断
し、リクエストコードRCがある場合にはそのリクエス
トコードRCに応じた処理を行う。
モリ32のデータバッファアの記憶内容を見ることによ
ってリクエストコードRCが記憶されたかどうかを判断
し、リクエストコードRCがある場合にはそのリクエス
トコードRCに応じた処理を行う。
リクエストコードRCが鍵の押下開始を示すプレクレー
ムPCであるときには特に演算処理を行なわない。
ムPCであるときには特に演算処理を行なわない。
リクエストコードRCが鍵が確実に押下されたことを示
すニュークレームNCのときはサブルーチンであるニュ
ークレームルーチンによって所定の論理演算処理が行な
われる。
すニュークレームNCのときはサブルーチンであるニュ
ークレームルーチンによって所定の論理演算処理が行な
われる。
第9図はこのニュークレームルーチンを示したものであ
る。
る。
このニュークレームルーチンの説明に先立って実行ロジ
ック30のデータメモリ32にあるアベイラブルバッフ
ァについて説明する。
ック30のデータメモリ32にあるアベイラブルバッフ
ァについて説明する。
アベイラブルバッファは前述したように次に使えるチャ
ンネルがどのチャンネルかを示すものである。
ンネルがどのチャンネルかを示すものである。
アベイラブルバッファは16ワード×8ビツトのリング
バッファからなり、2つのバッファポインタを具えてい
る。
バッファからなり、2つのバッファポインタを具えてい
る。
このバッファポインタの1つはニュークレームNCのと
きおいているチャンネルがあるかどうかを見るためのア
ベイラブルポインタCであり他の1つはニューレリース
NRのときこのチャンネルがあいたことを示すためのも
のアベイラブルポインタLである。
きおいているチャンネルがあるかどうかを見るためのア
ベイラブルポインタCであり他の1つはニューレリース
NRのときこのチャンネルがあいたことを示すためのも
のアベイラブルポインタLである。
アベイラブルバッファの各アドレスにはフラッグとチャ
ンネルナンバCHNが記憶されている。
ンネルナンバCHNが記憶されている。
そしてアベイラブルバッファにフラッグとチャンネルナ
ンバCHNの記憶があればこのチャンネルが使用可能な
ことを示し、記憶がなげれば(Tho “であれば)そ
のチャンネルが使用中であることを示す。
ンバCHNの記憶があればこのチャンネルが使用可能な
ことを示し、記憶がなげれば(Tho “であれば)そ
のチャンネルが使用中であることを示す。
電源が投入されるとまずアベイラブルバッファの各アド
レスには第2表に示すようにフラッグとチャンネルナン
バCHNが順次記憶される。
レスには第2表に示すようにフラッグとチャンネルナン
バCHNが順次記憶される。
このときは1チヤンネルから16チヤンネルまで全て使
用可能である。
用可能である。
2つのアベイラブルポインタC及びLはニュークレーム
NC又はニューレリースNRに応じて順次アドレスを指
定する。
NC又はニューレリースNRに応じて順次アドレスを指
定する。
そしてニュークレームNCのときは、アベイラブルポイ
ンタCによって指定されているアドレスに記憶されてい
るチャンネルに押下された鍵の発音を割当テ、ソのアド
レスのチャンネルナンバC’HNとフラッグをクリアす
ることによりそのチャンネルが使用中になったことを示
す。
ンタCによって指定されているアドレスに記憶されてい
るチャンネルに押下された鍵の発音を割当テ、ソのアド
レスのチャンネルナンバC’HNとフラッグをクリアす
ることによりそのチャンネルが使用中になったことを示
す。
またニューレリースNRのときは、アベイラブルポイン
タLによって指定されているアドレスにその離鍵した鍵
の音の発音カ割当てられていたチャンネルナンバCHN
とフラッグを書込み、そのチャンネルが使用可能になっ
たことを示す。
タLによって指定されているアドレスにその離鍵した鍵
の音の発音カ割当てられていたチャンネルナンバCHN
とフラッグを書込み、そのチャンネルが使用可能になっ
たことを示す。
このようにニュークレームNC,ニューレリースに応じ
て使用開始のチャンネルナンバCHNのクリア、使用終
了のチャンネルナンバCHNの書込みを行ない、アベイ
ラブルバッファの記憶を見れば使用可能なチャンネルを
知ることができるようにしている。
て使用開始のチャンネルナンバCHNのクリア、使用終
了のチャンネルナンバCHNの書込みを行ない、アベイ
ラブルバッファの記憶を見れば使用可能なチャンネルを
知ることができるようにしている。
なおアベイラブルバッファからクリアされたチャンネル
ナンバCHNは再びそのアドレスに書き込まれるとは限
らないから(鍵の押下の順番に従ってアベイラブルバッ
ファの各アドレスの記憶がクリアされ、鍵の離鍵の順番
に従って書き込まれ、鍵の押下の順番が鍵の離鍵の順番
と必ずしも一致しないから)アドレスとチャンネルナン
バCHNとの関係は第2表の状態から順次ランダムにな
っていく。
ナンバCHNは再びそのアドレスに書き込まれるとは限
らないから(鍵の押下の順番に従ってアベイラブルバッ
ファの各アドレスの記憶がクリアされ、鍵の離鍵の順番
に従って書き込まれ、鍵の押下の順番が鍵の離鍵の順番
と必ずしも一致しないから)アドレスとチャンネルナン
バCHNとの関係は第2表の状態から順次ランダムにな
っていく。
第9図に示すニュークレームルーチンはまず、アベイラ
ブルバッファのバッファポインタCによって指定されて
いるアドレスの内容を見ることによって利用可能なチャ
ンネルがあるかどうかを判断−jる。
ブルバッファのバッファポインタCによって指定されて
いるアドレスの内容を見ることによって利用可能なチャ
ンネルがあるかどうかを判断−jる。
アベイラブルバッファの全てのアドレスの記憶が10“
であれば全てのチャンネルが使用中であることを示すか
らこの押下鍵のいずれのチャンネルにも割当てられず発
音されない。
であれば全てのチャンネルが使用中であることを示すか
らこの押下鍵のいずれのチャンネルにも割当てられず発
音されない。
チャンネルナンバCHN及びフラッグの記憶のあるアド
レスがあると、そのチャンネルは利用可能であることを
示すから、そのチャンネルナンバCHNを読出すことに
よりそのチャンネルに押下鍵の発音を割当て、そのアド
レスのチャンネルナンバCHNとフラッグをクリアする
。
レスがあると、そのチャンネルは利用可能であることを
示すから、そのチャンネルナンバCHNを読出すことに
よりそのチャンネルに押下鍵の発音を割当て、そのアド
レスのチャンネルナンバCHNとフラッグをクリアする
。
そして前述したデータバッファから押下鍵のキーコード
KCを読出し、これをキーバッファの割当てられたチャ
ンネルに対応するアドレスに書込む。
KCを読出し、これをキーバッファの割当てられたチャ
ンネルに対応するアドレスに書込む。
なおキーバッファは前述したように各チャンネルにどの
キーが割当てられているかを記憶しておくためのもので
あり、上記アベイラブルバッファと同様に16ワード×
8ビツトのリングバッファから構成される。
キーが割当てられているかを記憶しておくためのもので
あり、上記アベイラブルバッファと同様に16ワード×
8ビツトのリングバッファから構成される。
次にリングバッファから上記キーバッファに書込んだキ
ーコードと同一のキーコードを探し、リングバッファに
記憶されているニュークレーム時のタッチカウントTC
Nからプレクレーム時のタッチカウントTCPを減算す
ることによりタッチデータTD(=TCN−’rcp’
) を算出する。
ーコードと同一のキーコードを探し、リングバッファに
記憶されているニュークレーム時のタッチカウントTC
Nからプレクレーム時のタッチカウントTCPを減算す
ることによりタッチデータTD(=TCN−’rcp’
) を算出する。
続いてこのタッチデータTD及び押下鍵を示すキーコー
ドKC及びリクエストコードRC及び発音の割当てられ
たチャンネルナンバCHNをトーンジェネレータ40に
送出する。
ドKC及びリクエストコードRC及び発音の割当てられ
たチャンネルナンバCHNをトーンジェネレータ40に
送出する。
トーンジェネレータ40では前述したように割当てられ
たチャンネルにおいてタッチデータTD、キーコードK
C及びリクエストコードRCに応じて楽音信号を形成し
、これをサウンドシステム50に加え所望の楽音を発生
させる。
たチャンネルにおいてタッチデータTD、キーコードK
C及びリクエストコードRCに応じて楽音信号を形成し
、これをサウンドシステム50に加え所望の楽音を発生
させる。
リクエストコードRCが鍵の押圧が完全に解除されたこ
とを示すニューレリースNRのときはサブルーチンであ
るニューレリースルーチンに従って所定の論理演算処理
が行なわれる。
とを示すニューレリースNRのときはサブルーチンであ
るニューレリースルーチンに従って所定の論理演算処理
が行なわれる。
第10図はこのニューレリースルーチンを示したもので
ある。
ある。
リクエストコードRCがニューレリースNRであると判
断されると、そのニューレリースNRに係わるキーコー
ドと同一のキーコードがキーバッファにあるかどうかを
探す。
断されると、そのニューレリースNRに係わるキーコー
ドと同一のキーコードがキーバッファにあるかどうかを
探す。
このキーコードKCは前述したニュークレームNCのと
きリングバッファからキーバッファに移されているので
何かの理由によりこのキーコードがクリアされていない
限り存在するはずである。
きリングバッファからキーバッファに移されているので
何かの理由によりこのキーコードがクリアされていない
限り存在するはずである。
同一のキーコードが見つかるとそのキーコードが記憶さ
れているアドレスに対応するチャンネルナンバCHN及
びフラッグをアベイラブルバッファのアベイラブルポイ
ンタLによって指定されているアドレスに書込み、その
チャンネルが空いたことを示す。
れているアドレスに対応するチャンネルナンバCHN及
びフラッグをアベイラブルバッファのアベイラブルポイ
ンタLによって指定されているアドレスに書込み、その
チャンネルが空いたことを示す。
続いてそのニューレリースに係わるキーコードKC及び
リクエストコードRC及び上記アベイラブルバッファに
書込まれたチャンネルナンバCHNをトーンジェネレー
タ40に送出する。
リクエストコードRC及び上記アベイラブルバッファに
書込まれたチャンネルナンバCHNをトーンジェネレー
タ40に送出する。
トーンジェネレータ40は上記キーコードKC。
リクエストコードRC及びチャンネルナンバCHNを受
取るとそのキーコードKCの割当てられているチャンネ
ルにおいて楽音信号を所定の減衰特性に従って減衰させ
る。
取るとそのキーコードKCの割当てられているチャンネ
ルにおいて楽音信号を所定の減衰特性に従って減衰させ
る。
このようにプレクレームPCが生じた時点(鍵の押下開
始時点)のタッチカウンタ22の出力であるタッチカウ
ントTCP及びニュークレームNCが生じた時点(鍵の
押下終了時点)のタッチカウンタ22の出力であるタッ
チカウントTCNを各鍵毎に夫々実行ロジック30のデ
ータメモリ32に記憶し、ニュークレームNCの時点で
同一の鍵に対応するタッチカウントTCPからTCNを
減算し、当該鍵の押下速度に対応するタッチデータTD
を求めるようにしているので1個のタッチカウンタ22
によって全鍵の押下速度を検出することができる。
始時点)のタッチカウンタ22の出力であるタッチカウ
ントTCP及びニュークレームNCが生じた時点(鍵の
押下終了時点)のタッチカウンタ22の出力であるタッ
チカウントTCNを各鍵毎に夫々実行ロジック30のデ
ータメモリ32に記憶し、ニュークレームNCの時点で
同一の鍵に対応するタッチカウントTCPからTCNを
減算し、当該鍵の押下速度に対応するタッチデータTD
を求めるようにしているので1個のタッチカウンタ22
によって全鍵の押下速度を検出することができる。
なおタッチカウンタ22はキーカウンタ21のキャリイ
信号Ciによってカウントアンプし、カウント値が十進
数で256に越えると再びOからカウントを開始するよ
うになっているがプレクレームPC及びニュークレーム
NCがいずれのカウント値のときに生じても’rcp−
’rcN≦256であれば鍵の押下速度を検出すること
ができるのは容易に理解することができるであろう。
信号Ciによってカウントアンプし、カウント値が十進
数で256に越えると再びOからカウントを開始するよ
うになっているがプレクレームPC及びニュークレーム
NCがいずれのカウント値のときに生じても’rcp−
’rcN≦256であれば鍵の押下速度を検出すること
ができるのは容易に理解することができるであろう。
すなわちTCP−TCNの演算は補数を用いて行なわれ
るので例えばTCp=11111100でTCN=00
001000の場合でも となり鍵の押下速度に対応したタッチデータを得ること
ができる。
るので例えばTCp=11111100でTCN=00
001000の場合でも となり鍵の押下速度に対応したタッチデータを得ること
ができる。
以上説明したようにこの発明によれば1個のカウンタに
よって全ての鍵の押下速度に対応したタッチデータを得
ることができるので回路を簡略化することができ、特に
回路を集積回路化した場合にチップ上のタッチカウンタ
部の占める面積を極めて小さくすることができる。
よって全ての鍵の押下速度に対応したタッチデータを得
ることができるので回路を簡略化することができ、特に
回路を集積回路化した場合にチップ上のタッチカウンタ
部の占める面積を極めて小さくすることができる。
第1図はこの発明に係わる電子楽器の一実施例を示すブ
ロック図、第2図はそのキースイッチ群の一例を示す回
路図、第3図はキーロジックの一例を示す回路図、第4
図〜第6図はキーロジックの動作を説明するタイミング
チャート、第7図〜第10図は実行ロジック30の動作
を説明するフローチャートである。 10・・・・・・キースイッチ群、20・・・・・・キ
ーロジック、21・・・・・・キーカウンタ、22・・
・・・・タッチカウンタ、25・・・・・・ロジック、
30・・・・・・実行ロジック、31・・・・・・中央
演算制御部、32・・・・・・データメモリ、33・・
・・・・プログラムメモリ、40・・・・・・トーンジ
ェネレータ、50・・・・・・サウンドシステム、60
・・・・・・アドレスバス、、70・・・・・・データ
バス。
ロック図、第2図はそのキースイッチ群の一例を示す回
路図、第3図はキーロジックの一例を示す回路図、第4
図〜第6図はキーロジックの動作を説明するタイミング
チャート、第7図〜第10図は実行ロジック30の動作
を説明するフローチャートである。 10・・・・・・キースイッチ群、20・・・・・・キ
ーロジック、21・・・・・・キーカウンタ、22・・
・・・・タッチカウンタ、25・・・・・・ロジック、
30・・・・・・実行ロジック、31・・・・・・中央
演算制御部、32・・・・・・データメモリ、33・・
・・・・プログラムメモリ、40・・・・・・トーンジ
ェネレータ、50・・・・・・サウンドシステム、60
・・・・・・アドレスバス、、70・・・・・・データ
バス。
Claims (1)
- 【特許請求の範囲】 1 複数の鍵に対して共通に設けられ、一定時間間隔で
順次変化するデジタル値を常時出力する1個のカウンタ
と、合鍵の押下開始時を検出する第1の検出手段と、前
記第1の検出手段の検出に応答して合鍵の押下開始時に
おける前記カウンタの出力デジタル値をそれぞれ記憶す
る記憶手段と、合鍵の押下完了時を検出する第2の検出
手段と、前記第2の検出手段の検出に応答して前記カウ
ンタの合鍵の押下完了時における出力デジタル値と前記
記憶手段に記憶されている対応する鍵に関するデジタル
値との差にもとづき当該鍵の押下速度に対応するタッチ
データをそれぞれ形成するタッチデータ形成手段とを具
えた電子楽器のタッチレスポンス装置。 2 前記タッチデータ形成手段は、前記第2の検出手段
の検出に応答して前記カウンタの出力デジタル値をそれ
ぞれ一時記憶する一時記憶手段と、前記一時記憶手段に
記憶されたデジタル値と前記記憶手段に記憶されたデジ
タル値との差を同一の鍵に関して算出する演算手段とを
有するものである特許請求の範囲第1項記載の電子楽器
のタッチレスポンス装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53041949A JPS5857119B2 (ja) | 1978-04-10 | 1978-04-10 | 電子楽器のタッチレスポンス装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53041949A JPS5857119B2 (ja) | 1978-04-10 | 1978-04-10 | 電子楽器のタッチレスポンス装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54134414A JPS54134414A (en) | 1979-10-18 |
JPS5857119B2 true JPS5857119B2 (ja) | 1983-12-19 |
Family
ID=12622448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53041949A Expired JPS5857119B2 (ja) | 1978-04-10 | 1978-04-10 | 電子楽器のタッチレスポンス装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5857119B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59128593U (ja) * | 1983-02-17 | 1984-08-29 | 松下電器産業株式会社 | 指針装置 |
JPS61127494U (ja) * | 1985-01-28 | 1986-08-09 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56149091A (en) * | 1980-04-21 | 1981-11-18 | Matsushita Electric Ind Co Ltd | Electronic musical instrument |
JPS56149090A (en) * | 1980-04-21 | 1981-11-18 | Matsushita Electric Ind Co Ltd | Electronic musical instrument |
JPS59126596A (ja) * | 1983-01-08 | 1984-07-21 | ヤマハ株式会社 | 電子楽器 |
JPS59232396A (ja) * | 1983-06-16 | 1984-12-27 | ヤマハ株式会社 | 電子楽器のタツチレスポンス装置 |
JPS62294289A (ja) * | 1986-06-13 | 1987-12-21 | ヤマハ株式会社 | 電子楽器 |
-
1978
- 1978-04-10 JP JP53041949A patent/JPS5857119B2/ja not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59128593U (ja) * | 1983-02-17 | 1984-08-29 | 松下電器産業株式会社 | 指針装置 |
JPS61127494U (ja) * | 1985-01-28 | 1986-08-09 |
Also Published As
Publication number | Publication date |
---|---|
JPS54134414A (en) | 1979-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06188850A (ja) | データ転送方式及びデータ転送装置 | |
JPS5857119B2 (ja) | 電子楽器のタッチレスポンス装置 | |
US4519044A (en) | Small-sized electronic calculator capable of functioning as a musical instrument | |
US4176573A (en) | Intrakeyboard coupling and transposition control for a keyboard musical instrument | |
US4644841A (en) | Electronic musical instrument | |
US4246822A (en) | Data transfer apparatus for digital polyphonic tone synthesizer | |
US4523858A (en) | Combined electronic calculator and electronic alarm timepiece | |
US4447798A (en) | Processor select switch | |
US5292996A (en) | Microcomputer with function to output sound effects | |
USRE31931E (en) | Channel processor | |
US4498364A (en) | Electronic musical instrument | |
JPH043553B2 (ja) | ||
JPH0210556Y2 (ja) | ||
JPH06230084A (ja) | シリアルパターン発生器 | |
JPH023519B2 (ja) | ||
SU1163309A1 (ru) | Устройство таймеров | |
CA1202727A (en) | Microcomputer variable duty cycle signal generator | |
JPH05165472A (ja) | 電子楽器の操作速度検出装置 | |
SU1674255A2 (ru) | Запоминающее устройство | |
JP2522651B2 (ja) | 電子楽器 | |
JPS5922587Y2 (ja) | 乱数発生装置 | |
JP2831031B2 (ja) | 周期発生器 | |
JPS6036146B2 (ja) | 誤り発生回路 | |
SU1578714A1 (ru) | Генератор тестов | |
SU622172A1 (ru) | Динамическое запоминающее устройство |