JPS5922238B2 - キ−アサイナ - Google Patents

キ−アサイナ

Info

Publication number
JPS5922238B2
JPS5922238B2 JP49093660A JP9366074A JPS5922238B2 JP S5922238 B2 JPS5922238 B2 JP S5922238B2 JP 49093660 A JP49093660 A JP 49093660A JP 9366074 A JP9366074 A JP 9366074A JP S5922238 B2 JPS5922238 B2 JP S5922238B2
Authority
JP
Japan
Prior art keywords
key
channel
signal
released
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49093660A
Other languages
English (en)
Other versions
JPS5121813A (ja
Inventor
昭義 大矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP49093660A priority Critical patent/JPS5922238B2/ja
Priority to US05/601,945 priority patent/US4041826A/en
Publication of JPS5121813A publication Critical patent/JPS5121813A/ja
Publication of JPS5922238B2 publication Critical patent/JPS5922238B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】 この発明は、複数音を同時に発音し得る電子楽器におい
て、同時最大発音数に相当する複数の楽音発生チャンネ
ルのうち最も音の減衰が進んでいるチャンネル(最も早
い時期に離鍵された鍵が割り当てられているチャンネル
)を検出しこの検出したチャンネルで新たな音を発音さ
せる制御を行なう電子楽器のキーアサイナに関する。
複数音を同時に発音し得る複音電子楽器として、鍵の数
より少ない数の同時最大発音数に相当する複数の楽音発
生チャンネル(以下、単に「チャンネル」という)を設
け、押圧された各鍵をこの複数のチャンネルのいずれか
にそれぞれ割り当てるようにし、各チャンネルではそれ
ぞれ自己のチャンネルに割り当てられた鍵の音高に対応
する音を発生するように構成したものがある。
このような電子楽器において、すべてのチャンネルが音
を発生しているときに更に新たな鍵が押圧された場合、
各チャンネルのうちで減衰が最も進んだ音を発生してい
るチャンネルにおける音の発生を停止させてこのチャン
ネルで新たに押圧された鍵の音を発生するようにするこ
とが好ましい。
この発明は上述の点に鑑みてなされたもので、同時最大
発音数に相当する複数のチャンネルのうちあるチャンネ
ルにおいて鍵が押圧開放された(以下単に「離鍵された
」または「離された」という)場合、当該チャンネルに
おいてこの離鍵時以降に他のチャンネルで離鍵があつた
回数を計数するとともにこの計数を離鍵があつたチャン
ネル毎にそれぞれ行なうようにし、そしてこの各チヤン
ネル別の計数値を比較することにより最も早い時期に離
鍵された鍵の割り当てられているチヤンネルを最も減衰
の進んでいるチヤンネルとして検出し、このチヤンネル
において新たに押鍵された楽音を発生させるようにした
キーアサイナを提供しようとするものである。以下、こ
の発明を添付図面の実施例に関して詳細に説明しよう。
この実施例のキーアサイナにおいては、複数の楽音を同
時に発音可能とするためにカウンタ、論理回路、記憶装
置等を時分割的に共用せしめるようにダイナミツク論理
的に構成してある。
従つて、まず以下で使用するクロツクパルスの関係につ
いて説明する。1チヤンネルのタイムスロツトに相当す
るパルス間隔を有するものがチヤンネルクロツクφ1で
、このパルス間隔をチヤンネル時間という。
同時最大発音数を8音とすると、チヤンネルクロツクφ
1の8周期(8チヤンネル時間)毎に同期してキークロ
ツクφ2が発生される。従つてキークロツクφ2のパル
ス間隔は8チヤンネル時間で、これを1キー時間という
。第1図において、キーデータ発生装置10は鍵盤の各
鍵に連動して作動される各キースイツチのオン・オフ状
態をキークロツクφ2の走査速度で順次検出走査し、時
分割多量化された各キースイツチの走査結果すなわちキ
ーデータKDを順次発生する。
オンされたスイツチに相当するタイムスロツトにはパル
スが生じ(信号1)、オフスイツチのタイムスロツトに
はパルスが生じていない(信号0)、キーデータKDが
得られる。尚、全鍵数を48とすると、全キースイツチ
を1通り走査し終える全走査時間は48キー時間である
。このキーデータKDは48ビツトのシフトレジスタ2
0に加えられ、キークロツクφ2に従つて順次シフトさ
れる。このレジスタ20の各段は全キースイツチに対応
しており、全キースイツチの走査結果が絶えず1時記憶
されている。入力されたキーデータKDは48キー時間
遅延されてレジスタ20から出力され、これが遅延キー
データKD*となる。あるキースイツチに関する新しい
キーデータKDが発生されるタイミングと、このキース
イツチに関する遅延キーデータKD*が出力されるタイ
ミングは完全に一致している。遅延キーデータKD*は
インバータINlを介してアンド回路ANlの一方入力
側に加えられ、同回路ANlの他の入力側には新しいキ
ーデータKDが加えられる。また、新しいキーデータK
DはインバータIN2を介してアンド回路AN2の一方
入力側に加えられ、同回路AN2の他の入力側には遅延
キーデータKD*が加えられる。従つて、今まで押され
ていた鍵が離されて新しいキーデータKDが信号0にな
ると、遅延キーデータKD*の信号1によりアンド回路
AN2の条件が成立し、出力は信号1となる。
この信号1は1キー時間の間生じており、これが、ある
鍵が離されたことを表わすストツプ信号STとなる。他
方、新たに鍵が押されてキーデータKDが信号1になる
とインバータINlの出力信号1によりアンド回路AN
lの条件が成ヴし、同回路ANlの出力は1キー時間の
間信号1となる。アンド回路ANlの出力はアンド回路
AN3に加えられ、アンド回路AN,は他の入力側に反
転クレーム信号CLM及びオールド信号0Lが同時に加
えられたとき条件が成立し、信号1を出力する。反転ク
レーム信号CLMは同時発音可能な8チヤンネルのうち
鍵が押されていないチヤンネルに相当するタイムスロツ
トに生じるもので、1チヤンネル時間の幅を有している
。オールド信号0Lは同時発音可能な8チヤンネルのう
ち最も減衰の進んでいる(最も古く離鍵された)チヤン
ネルに相当するタイムスロツトに生じるもので、1チヤ
ンネル時間の幅を有している。従つて、新たに鍵が押さ
れた場合、鍵が押されていずかつ最も古く離鍵されたチ
ヤンネルに相当するタイムスロツトに1チヤンネル時間
の幅の信号1がアンド回路AN3から出力される。これ
が、新たに鍵が押されたことを示すニユープレス信号N
Pとなる。このニユープレス信号NPはゲート回路G1
に加えられるとともに、オールド信号発生装置60に加
えられる。
オールド信号発生装置60は、あるチヤンネルにおいて
鍵が離された場合(すなわちその楽音がデイケイに入つ
た場合)、当該チヤンネルにおいてこの離鍵時以降に他
のチヤンネルで離鍵があつた回数を計数記憶するととも
にこの計数記憶を離鍵があつたチヤンネル毎にそれぞれ
行なうようにし(すなわち計数値の大小によつて各楽音
がデイケイに入つた順序を事実上記憶し)、そしてこの
各チヤンネル別の計数値を比較することにより最も計数
値が大きいチヤンネルを最も減衰の進んでいる(すなわ
ち最も早くデイケイに入つた)チヤンネルとして検出し
、当該チヤンネルのタイムスロツトにオールド信号0L
を発生するものであり、詳細は後述する。キーコード発
生装置30はキークロツクφ2を順次計数する48進カ
ウンタからなるもので、6ビツトのキーコードKCを各
鍵に対応して48通り順次発生する。
このカウンタの計数動作は前記キースイツチの走査と完
全に同期して行なわれる。従つてある時点におけるキー
データKD(KD*)とキーコードKCは常に同一のキ
ースイツチに対応しており、ニユープレス信号NPが出
力されるとき発生されているキーコードKCは当該新た
に押された鍵に対応している。ゲート回路G1はニユー
プレス信号NPが加えられたとき対応するキーコードK
Cを選択し、8語(1語−6ビツト)のシフトレジスタ
31に入力する。レジスタ31に加えられたキーコード
KCはチヤンネルクロツクφ1に従つて順次シフトされ
、1キー時間遅延された遅延キーコードKC*が出力さ
れる。この遅延キーコードKC*はゲート回路G1に帰
還され、ニユープレス信号NPが生じていないときシフ
トレジスタ31に再入力される。こうしてレジスタ31
は8チヤンネル分の各キーコードKC*を循環させて記
憶保持し、チヤンネルクロツクφ1に従つて各キーコー
ドKC*を順次時分割出力する。この時分割多重化され
た各キーコードは適宜の楽音信号発生装置(図示せず)
に加えられ、この各キーコードにもとづいて複数の押圧
鍵に対応する楽音信号が夫々発生される。
なお、上記楽音信号発生装置において、各チヤンネルは
例えばそれぞれ任意の音高の楽音信号を発生し得る楽音
信号発生回路によつて構成され、この各楽音信号発生回
路はそれぞれ自己のチヤンネルに割り当てられた鍵のキ
ーコードにより指定された音高の楽音信号を個別に発生
する。この場合、各楽音信号発生回路は各チヤンネルで
時分割共用されるものでもよい。また、ニユープレス信
号NPはインバータIN3を介してナンド回路43に加
えられ、8ビツトのシフトレジスタ50に信号1を入力
する。
このタイミングは、前記レジスタ31にキーコードKC
が書込まれるタイミングと一致している。またレジスタ
31と同様に、チヤンネルクロツクφ1に従つてレジス
タ50の信号1は順次シフトされ1キー時間後に出力さ
れる。従つて両レジスタ31及び50からは同一のチヤ
ンネルの情報が同期して出力される。このレジスタ50
の出力信号1は当該チヤンネルにおいて鍵が押されてい
ることを表わすクレーム信号CLMとなる。レジスタ5
0の出力はナンド回路42及び43を介して帰還入力さ
れる。
すなわち、鍵が押され続けているあるいは離され続けて
いるときニユープレス信号NPは信号0であるからナン
ド回路43の条件が成立し、またストツプ信号STが発
生していないときナンド回路41の出力は信号1である
からナンド回路42の条件が成立し、従つてレジスタ5
0の出力はそのまま入力側に循環される。こうして、鍵
が押されている間、当該チヤンネルには信号1すなわち
クレーム信号CLMが保持され、レジスタ50は当該チ
ヤンネルが押鍵されていることを記憶保持する。鍵が離
されると前述のようにストツプ信号STが発生される。
このとき、キーコード発生装置30の出力は当該離され
た鍵に対応するキーコードKCを1キー時間維持してい
る。このキーコードKCは前記押鍵のときにレジスタ3
1に確実に書込まれているから、1キー時間の間のいず
れかのチヤンネルに相当するタイムスロツトに当該離さ
れた鍵のキーコードKC*が前記レジスタ31から出力
される。当該チヤンネル時間においてキーコードKC(
5KC*の内容が一致すると比較回路40は一致検出信
号1をナンド回路41に送出する。ナンド回路41の他
の入力にはストツプ信号STが加えられているから、同
回路41の出力は信号0となりナンド回路42の条件は
不成立である。従つてナJャh回路42の出力は信号1と
なり、ナンド回路43の出力は信号0となる。このとき
、レジスタ50からは当該離鍵されたチヤンネルの押鍵
記憶信号1が出力されるが、当該チヤンネルのレジスタ
入力は新たに書替えられて信号0となる。この信号0は
1キー時間遅延されてレジスタ50の出力側に現われ、
前述と同様にレジスタ50の当該チヤンネルには信号0
が循環される。この信号0はインバータN5で反転され
て当該チヤンネルにおいて鍵が押されていないことを表
わす反転クレーム信号CLMとなる。すなわち、反転ク
レーム信号CLMは離鍵されたチヤンネルを識別するも
のである。かくしてレジスタ50からは各チヤンネル毎
に1チヤンネル時間間隔で鍵が押されている(信号1)
か否(信号0)かの情報が時分割的に順次出力される。
このレジスタ50の出力であるクレーム信号CLMは前
述と同様な適宜の楽音信号発生装置に加えられ、前記キ
ーコードにもとずいて発生される楽音信号を当該チヤン
ネルにおいて発音するか否かを制御するために利用され
る。
第2図はオールド信号発生装置60の一具体例を示すプ
ロツク図で、オールド信号発生装置60は、全8チヤン
ネルのうち減衰中の音(鍵が離されているチヤンネル)
がある場合最も減衰の進んでいる音(チヤンネル)を検
出し、新たに押圧された鍵の音を当該チヤンネルにおい
て発音させるためにオールド信号0Lを発生する。
各チヤンネル毎に計数値を記憶しチヤンネルクロツクφ
1に従つて従次シフトされる8語(1語=3ビツト)の
循環シフトレジスタ61と、このレジスタ61からの3
ビツトの記憶計数値にアンド回路AGからのキャリー入
力を積算する加算器62及びレジスタ61に対して加算
器62からの積算計数結果を入力制御するゲート回路G
2とによつて積算カウンタが構成され、あるチヤンネル
における離鍵時以降に離された鍵(鍵種類、チヤンネル
等を問わず)の数が夫々離鍵されている当該チヤンネル
毎に計数される。
計数の条件は、(4)当該チヤンネルが離鍵されている
こと、(日計数値が未だ最大に達していないこと、であ
り、これらの条件をアンド回路AGで検出し条件を満た
すときストツプ信号STを加算器62のキャリー入力側
に加えて、離された鍵の数を計数する。条件(4)は反
転クレーム信号CLMが信号1であることにより満たさ
れ、条件(119はナンド回路NGの出力が信号1であ
ることにより満たされる。
すなわち、最大発音数は8音であるからあるチヤンネル
の離鍵時以降に他のチヤンネルで離鍵がある回数は最大
で7である(当該チヤンネルにおけるこの離鍵も含める
と8である)ため、計数値を3ビツトの情報で構成する
ようにした。そして3ビツトの計数値の最大値は111
であり、これをナンド回路NGで検出し、最大値に達し
たときアンド回路AGの条件を不成立にして計数を停止
させ、レジスタ61の当該チヤンネルに最大値を保持さ
せるようlこした。尚、前記アンド回路AN2(第1図
)から送出されるストツプ信号STは遅延回路63でク
ロツクφ2によつて1キー時間遅延された後アンド回路
AGに加えられるようになつている。遅延回路63を設
けた理由は、前記レジスタ50から送出される反転クレ
ーム信号CLMはストツプ信号STの発生よりも1キー
時間遅延されるため、ストツプ信号STの発生による当
該チヤンネルにおける自らの離鍵をも同チヤンネルにお
いて計数させるためである。また、ゲート回路G2の一
方入力側にはニユープレス信号NPがインバータIN6
を介して加えられるようになつており、あるチヤンネル
においてニユープレス信号NPが発生されると、レジス
タ61の当該チヤンネルの計数値はOにりセツトされる
。例えば、すべてのチヤンネルで鍵が押されていれば、
レジスタ61の記憶計数値はOである。
このとき第1チヤンネルの鍵が離されると、当該チヤン
ネルの反転クレーム信号CLMは信号1となるから第1
チヤンネルの計数値は1となる。次いで、第3チヤンネ
ルの鍵が離されるとストツプ信号STが1キー時間発生
されている間に第1チヤンネルと第3チヤンネルの反転
クレーム信号CLMは夫々信号1であるから、夫々離さ
れた鍵の数を計数し第1チヤンネルは計数値2となり第
3チヤンネルは計数値1となる。こうしてすべての鍵が
離されて相当の時間が経過すると、全8チヤンネルのう
ち6チヤンネルに1〜6の計数値が記憶され、最も古く
離鍵された2チヤンネルの計数値は7(111)となる
。例えば、第1、第3チヤンネル以下第2、第8、第4
、第5、第6、第7と順に鍵が離された場合計数値は下
記の表に示すように変化する0尚、キー時間9のとき第
1チヤンネルの計数値がりセツトされたとする。
こうして、離鍵時以降に離された鍵の数が離鍵されたチ
ヤンネル毎に計数され、計数値の最も大きいチヤンネル
の音が最も減衰が進んでいる(最も古く離鍵された)と
みなすことができる。
離鍵されると楽音がデイケイ状態に入ることは周知のこ
とである。従つて、レジスタ61においては複数の楽音
がデイケイに入つた順序が記憶されているということが
できる。この順序は上記計数値の大小によつて表わされ
ている。各計数値の比較は比較回路65で行なわれる。
バツフアメモリ64にはこれまでの最大計数値Qが循環
して記憶されており、この記憶最大計数値Qとレジスタ
61からクロツクφ1に従つて時分割的に送出される各
チヤンネルの計数値Pとが比較回路65で比較され、P
>Qの場合同回路65から信号1が出力される。この出
力信号1によつてゲート回路G3にてレジスタ61から
の計数値を選択し、より大きな計数値をメモリ64に新
たに読込み、記憶最大計数値Qを書替える。レジスタ6
1から新たに計数値が選択されない場合はメモリ64の
記憶計数値が循環され記憶保持される。比較回路65の
出力信号1はゲート回路G4にも加えられ、クロツクφ
1を計数する8進カウンタ68からのチヤンネルコード
CHCを選択し、前記メモリ64に新たに計数値が読込
まれると同時にバツフアメモリ66に該チヤンネルコー
ドCHCを読込ませる。カウンタ68は第1〜第8チヤ
ンネルを表わす8通りのチヤンネルコードCHCを前記
レジスタ61のシフト動作(時分割周期)に同期して順
次発生するもので、メモリ64に記憶された最大計数値
に相当するチヤンネルを表わすチヤンネルコードがメモ
リ66に記憶されることになる。メモリ64の記憶計数
値が書替えられない限り、メモリ66に記憶されたチヤ
ンネルコードCmaxが循環され保持される。比較回路
67はクロツクφ1に従つて順次発生される各チヤンネ
ルのチヤンネルコードCHCと記憶チヤンネルコードC
maxとを比較し、両コードの内容が一致したとき信号
1を出力する。この比較出力信号1がオールド信号0L
であり、計数値の最も大きいすなわち最も古く離鍵され
減衰が一番進んでいるチヤンネルに相当するタイムスロ
ツトに生じるものである。すなわち、このオールド信号
0Lは最も早くデイケイに入つたチヤンネル(楽音発生
装置)を示している。このオールド信号0Lは1キー時
間の間にいずれかの単一のチヤンネルに生じるもので、
オールド信号0Lに基いてこのチヤンネルにおける発音
を停止させ(但し、離鍵後のデイケイ制御により減衰音
が発音されている場合に限る)、新たに押圧された鍵の
楽音を当該チヤンネルで発音させるように制御する。す
なわち、第1図においては、オールド信号0Lの発生し
た1チヤンネル時間の間アンド回路AN3の条件を成立
させニユープレス信号NPを発生させて、前記レジスタ
31の当該チヤンネルにおけるキーコードの内容を新た
に書替えさせる。前記表の例に従えば、キー時間1〜7
までは第1チヤンネルにオールド信号0Lが生じる。キ
ー時間8において第1と第3チヤンネルが計数値7で最
大であるが、バツフアメモリ64(第2図)には第1チ
ヤンネルの計数値7が先に記憶されており、第3チヤン
ネルの計数値7がレジスタ61から出力されるとき比較
回路65の両入力はP〉Qを満足しない。従つて出力信
号1は生じず、バツフアメモリ66の記憶チヤンネルコ
ードCmaxは書替えられない。従つて、キー時間8f
こおいても第1チヤンネルのタイムスロツトにオールド
信号0Lが生じる。新たに鍵が押されて、第1チヤンネ
ルにニユープレス信号NPが生じると計数値がりセツト
され、キー時間9に示すように第1チヤンネルの計数値
は0になる。このキー時間9においては第3チヤンネル
lこオールド信号0Lが生じる。尚、バツフアメモリ6
4の記憶最大計数値を1キー時間毎をこクリアするため
に第8チヤンネル同期クロツクφ18がゲート回路G3
に加えられている。
第8チヤンネル同期クロツクφ18はキークロツクφ2
と同じ1キー時間のパルス間隔を有しており、キークロ
ツクφ2の立上りよりも1チヤンネル時間前に発生され
る。これにより、第8チヤンネル目の計数値がレジスタ
61から出力され、比較回路65で比較されるとき、P
>Qの比較結果の如何にかかわらず、記憶最大計数値は
Oにりセツトされる。すなわち、全8チヤンネルを1通
り比較し終えたとき比較基準となる記憶最大計数値Qは
0にりセツトされ、次の1キー時間の間新たな比較が行
なわれる。記憶最大計数値をりセツトしないと、レジス
タ61の各計数値とは無関係な最大計数値7が常に記憶
されてしまうという不都合が生じるからである。尚、第
1図に示す実施例は、一般にミユージツクシンセサイザ
といわれる電子楽器において利用されるキーアサイナに
関して示したものである。
この発明のキーアサイナは第1図、第2図に示す実施例
に何ら限定されるものではなく、要は、鍵が離されたこ
とを検出し、離鍵時以降に離された鍵の数を離鍵されて
いるチヤンネル毎に夫々計数し、各チヤンネルの計数値
を比較して実質的に最も減衰の進んだチヤンネルを検出
するような構成であればよく、複数音を同時に発音し得
るすべての形式の電子楽器において応用することができ
る。また、電子楽器に限らず、キー操作に基いて得られ
る多チヤンネルのデータを新たなキー操作に応じて書替
えるようなデジタルシステムにおいても応用することが
できる。以上説明したようにこの発明によれば、離鍵数
を計数することにより離鍵後の音の減衰度合を実質的に
検出することができ、最も減衰の進んでいるチヤンネル
の音を取消して新たな押圧鍵の音を発音させることがで
きるという優れた効果を有している。
【図面の簡単な説明】
第1図はこの発明に係るキーアサイナの一実施例を示す
プロツク図、第2図はオールド信号発生装置の一具体例
を示す詳細プロツク図である。 10・・・・・・キーデータ発生装置、20,31,5
0,61・・・・・・シフトレジスタ、30・・・・・
・キーコード発生装置、60・・・・・・オールド信号
発生装置、62・・・・・・加算器、63・・・・・・
遅延回路、64,66・・・・・・バツフアメモリ、6
5,67・・・・・・比較回路。

Claims (1)

    【特許請求の範囲】
  1. 1 鍵の数より少ない数の同時最大発音数に相当する複
    数の楽音発生用のチャンネルに対応した複数のキー情報
    記憶位置を有する記憶手段と、各鍵の押鍵状態を検出し
    て押圧された鍵を上記複数のチャンネルのいずれかに割
    り当てるものであつて、この割り当てを上記記憶手段の
    割り当てるべきチャンネルに対応したキー情報記憶位置
    に上記押圧された鍵に関するキー情報を記憶させること
    により行なう割当て制御手段とを有し、上記記憶手段の
    各キー情報記憶位置の記憶内容を楽音発生装置に対して
    上記各チャンネルで発生すべき楽音の音高を指定する情
    報として送出するキーアサイナであつて、上記各チャン
    ネルに割り当てられた鍵が新たに離鍵されたことを検出
    する第1の手段と、上記第1の手段の検出に対応して離
    鍵された鍵が割り当てられているチャンネルを識別する
    第2の手段と、上記第2の手段で識別されたチャンネル
    に関して上記第1の手段が新たな離鍵を検出するごとに
    その離鍵の数をチャンネル別にそれぞれ計数する第3の
    手段と、上記第3の手段におけるチャンネル別の計数値
    にもとづき最も早い時期に離鍵された鍵が割り当てられ
    ているチャンネルを検出し、この検出したチャンネルに
    対して新たに押圧された鍵を割り当てるべきことを上記
    割当て制御手段に対して指示する第4の手段とを具えた
    キーアサイナ。
JP49093660A 1974-08-07 1974-08-14 キ−アサイナ Expired JPS5922238B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP49093660A JPS5922238B2 (ja) 1974-08-14 1974-08-14 キ−アサイナ
US05/601,945 US4041826A (en) 1974-08-07 1975-08-04 Electronic musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49093660A JPS5922238B2 (ja) 1974-08-14 1974-08-14 キ−アサイナ

Publications (2)

Publication Number Publication Date
JPS5121813A JPS5121813A (ja) 1976-02-21
JPS5922238B2 true JPS5922238B2 (ja) 1984-05-25

Family

ID=14088536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49093660A Expired JPS5922238B2 (ja) 1974-08-07 1974-08-14 キ−アサイナ

Country Status (1)

Country Link
JP (1) JPS5922238B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422680U (ja) * 1977-07-18 1979-02-14
JPS55130591A (en) * 1979-03-31 1980-10-09 Kawai Musical Instr Mfg Co Allocating keyborad switch information
JPS55137596A (en) * 1979-04-14 1980-10-27 Kawai Musical Instr Mfg Co Allocation system for keyboard switch information
JPS55164896A (en) * 1979-06-11 1980-12-22 Nippon Musical Instruments Mfg Truncate device for electronic musical instrument
JPS5662298A (en) * 1979-10-25 1981-05-28 Kawai Musical Instr Mfg Co Keyboard switch data allocation system
JPS56101193A (en) * 1980-01-16 1981-08-13 Matsushita Electric Ind Co Ltd Automatic player
US4495847A (en) * 1983-06-21 1985-01-29 Kawai Musical Instrument Mfg. Co., Ltd. Combined tone generation on a single keyboard for an electronic musical instrument
JPH0658600B2 (ja) * 1983-09-30 1994-08-03 カシオ計算機株式会社 電子楽器のチャンネル割当装置
JPS60209792A (ja) * 1984-03-19 1985-10-22 株式会社河合楽器製作所 鍵盤電子楽器における楽音発生器の割当装置
JPH0412557Y2 (ja) * 1985-08-22 1992-03-26
JPH0762798B2 (ja) * 1994-05-12 1995-07-05 株式会社河合楽器製作所 電子楽器の鍵盤情報処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4874827A (ja) * 1971-12-30 1973-10-09

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4874827A (ja) * 1971-12-30 1973-10-09

Also Published As

Publication number Publication date
JPS5121813A (ja) 1976-02-21

Similar Documents

Publication Publication Date Title
US3986423A (en) Polyphonic music synthesizer
US4114495A (en) Channel processor
JPS5922238B2 (ja) キ−アサイナ
JPS5936755B2 (ja) キ−アサイナ
JP2571911B2 (ja) 楽音信号発生装置
US4381689A (en) Chord generating apparatus of an electronic musical instrument
US4160399A (en) Automatic sequence generator for a polyphonic tone synthesizer
US4041826A (en) Electronic musical instrument
US4176573A (en) Intrakeyboard coupling and transposition control for a keyboard musical instrument
US4083283A (en) Electronic musical instrument having legato effect
US4166405A (en) Electronic musical instrument
US4103581A (en) Constant speed portamento
JPH0213318B2 (ja)
US5710386A (en) Method and apparatus for efficiently controlling access to stored operation control data and tone forming data
JPH0428319B2 (ja)
JPS5953558B2 (ja) 電子楽器
USRE31931E (en) Channel processor
US4553465A (en) Electronic musical instrument producing bass and chord tones utilizing channel assignment
US5185492A (en) Electronic musical instrument having multivoice function for generating musical tones of plural tone colors
US4184402A (en) Electronic musical instrument
JP3230265B2 (ja) 電子楽器の発音チャンネル割当装置
JPS6330638B2 (ja)
JPS61175692A (ja) 電子楽器
JPS6261279B2 (ja)
JPS60191297A (ja) 電子楽器のチヤンネル割当装置