JPS60191297A - 電子楽器のチヤンネル割当装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は複数チャンネルの楽音生成回路を有する電子
楽器のチャンネル割当装置に関する。

〔従来技術〕

従来、電子楽器のチャンネル割当装置によるチャンネル
の割当方法としては、キーオフされたチャンネルの順に
あらたな操作キーを割当てる方法や、生成楽音中のエン
ベロープ波形データのうちその値の最小のチャンネルを
検出してあらたな操作キーを割当てる方法などが知られ
ている。

〔従来技術の問題点〕

上述した前者の従来技術の場合、特にタッチレスポンス
機能をもった電子楽器では、第１図（Ａ）、（Ｂ）に示
すように、強く操作されたキーが弱く操作されたキーよ
りも若干早くオフされる、あるいは出力音が減衰状態に
はやくなると、強く操作されたキーのエンベ四−ブか弱
く操作されたキーのエンベ四−ブより充分大であるのに
、新たな鍵に対応すＡ楽をがそのチャンネルに！！Ｉｌ
当へね六−係５発生し、実際にはエンベｐ−プレベルが
高いにもかかわらず強制的にチャンネル割当てが変更さ
れて演奏効果を著しくそいでしまう問題がある。

また後者の従来技術の場合、発音中のチャンネルのエン
ベロープを指定するデータをすべて比較してゆく必要が
あるから、回路構成が複雑になる問題がある。

〔発明の目的〕

簡単な回路構成で、しかもタッチレスポンス機能付電子
楽器の場合においても、演奏効果をそぐようなチャンネ
ル割当処理上の不都合が発生しないようにした電子楽器
のチャンネル割当装置を提供することを目的とする。

〔発明の要点〕

発音中の楽音のエンベ四−ブが減衰状態になりしかも所
定レベルまで減衰するとそのチャンネルに対する次回の
割当順序を決定するようにしたことを要点とする。

〔実施例〕

以下、第２図ないし第５図を参照してこの発明の一実施
例を説明する。第２図はチャンネル割当装置を有する電
子楽器の全体回路図である。この電子楽器は、例えば８
音ポリフオニツクの電子楽器であり、時分割処理方式に
よって８チャンネル分の楽音生成回路を有する。勿論８
チャンネル分独立の回路構成をもつ楽音生成回路であっ
てもよい。

第２図において、キーボード１には例えば６１個のキー
が設けられており、ＣＰＵ（中央処理装置）２が周期的
に行うキースキャン処理によって各キーからの出力信号
が得られ、０ＰＵ２によって処理される。このＣ！ＰＵ
２はこの電子楽器の動作を制御するマイクルプログラム
を記憶したマイクロプロセッサ等を有し、キーのオン、
オフに応じて波形信号発生回路３にそのキーに対する所
定周波数の波形信号発生情報を与え、またエンベロープ
カウンタ４に対してはそのキーの楽音に対するエンベロ
ープ波形データ発生情報を与え、更に割当装Ｎ５にｋｅ
ｙ　ｏｎ信号を与える。また、初期設定時に、０ＰＵ２
からＲＥＳＥ’ｌ’信号を印加する。

前記波形信号発生回路３は操作キーに対する所定周波数
の波形信号を発生してそれを乗算回路６に与え、またエ
ンベループカウンタ４は前記操作キーに対するエンベロ
ープ波形データを乗算回路６に与える。更に前記エンベ
ロープ波形データのうち上位３ビット信号及びエンベロ
ープカウンタ４が同様に出力する減衰生信号（通常は１
”信号であり、キーオン後は０”となる）が割当装置５
に与えられている。そして割当装置５は上記ｋｅｙｏｎ
信号、エンベロープ波形データの上位３ビット信号、減
衰生信号を基にして、後述するチャンネル割当処理を実
行し、ＣＰＵ２に対し優先チャンネルの番号と空信号を
与える。したがって０ＰＵ２はこれに応じて前′記優先
チャンネルの番号のチャンネルに対し実際のチャンネル
割当を実行し、即ち、そのチャンネルタイミングにおい
て前記波形信号発生情報及びエンベロープ波形データ発
生情報を夫々出力する。

シープ波形データとを各チャンネルタイミングにおいて
乗算し、その結果データを累算回路７に与える。累算回
路７では時分割処理の１周期毎に８チャンネル分の前記
結果データを紫算し、その結果データをＤ／Ａ変換器８
、スピーカ（図示略）を介し合成楽音として放音させる
。

次に第３図により前記割当装置５の具体的回路を説明す
る。図中のオアゲート１１には前記エンベロープ波形デ
ータの上位３ビット信号が入力し、またその出力はナン
トゲート１２に入力し、更にその出力はナントゲート１
３に入力する。このナンドゲ−）１３の出力側には客足
８ビットのシフトレジスタ１４が接続され、またその出
力は前記ナントゲート１２に循環入力される。更にナン
トゲート１３の他端には前記減衰生信号（窒チャンネル
のとぎも含むンが与えられている。而して前記シフトレ
ジスタ１４は８チャンネル分の楽音生成回路に対応した
容量をもつものであり、第３図中の他のシフトレジスタ
についても同様である。

中か、′引叡ぐ）７トしぐブフｈ竺ｂ　ｔｖ＊徹すｚ１
看１１１ノゴフロップは共に、第５図のタイムチャート
に示す２相のクロックφ１、φ２により駆動されて動“
作する。そしてまた前記ナンドゲー）１２．１３及びシ
フトレジスタ１４は、あるキーがチャンネルをν、り当
てられる以前のキーオフ中にはデータ″０”、そしてキ
ーオン後にデータ″′１”となり、更にキーオン後の減
衰中においてそのエンベ盲−プｔＥ形データの上位３ビ
ット信号がオール“θ″となったのちはデータ”０”を
記憶する記１意回路１５をイ１゛ζ成する。

前記ナントゲート１３の出力はまたオアゲート１６に入
力し、またシフトレジスタ１４の出力もインバータ１７
を介しオアゲート１６に入力する。

そしてオアゲート１６の出力はナントゲート１８の一端
に直接入力する。このナントゲート１８の他Ｊｉａには
、パワーオン時の初期状態においてＣＰＵ２がＲ，ＥＳ
ＥＴ信号（第５図＃照）を出力するとき、前記クロック
φ、に同期した８発のクロックφ６により駆動されて８
φ、の期間″′１″信号を出力するラッチ１９の出力が
反転入力されている。そしてナントゲート１８からは前
記８φ１の期間、初期状態において１”信号が出力した
のちは、あるチャンネルのキーがキーオフされあるいは
自動的に尚該楽音が減衰状態に入ってそのエンベロープ
波形データの上位３ビット信号がオール６０″になった
とき（この状態をＯＦＦ＆Ｖと呼ぶこととする）に限っ
て１発信号（１”）を発生する。即ち、前記オアゲート
１６、インバータ１７、ナントゲート１８及びラッチ１
９は１φ信号発生回路２０を構成する〇 前記ナントゲート１８の出力はノ＼−ファダー２１の入
力端子Ｃ工、に＋１信号として印加され、その入力端子
Ａ、　、Ａ、　、Ａｏへの３ビツト入力との加算動作が
実行され、またその結果データは出力端子Ｓ２、Ｓｌ、
Ｓｏを介し３ビツト容愈ノラツチ２２に与えられる。こ
のラッチ２２は入力端子Ｒに前記、ＲＥＳＥＴ信号を与
えられてリセットされ、またクロックφ８、φ、により
動作する。

そしてラッチ２２からの３ビツトデータはハーフアダー
２１の入力端子Ａｔ　、Ａｔ　１Ａｏへ帰還される。而
して前記ハーフアダー２１及びラッチ２２は、チャンネ
ルの割当Ｍり１序を設定するための順序づけカウンタ２
３を構成する。

前記ラッチ２２のラッチデータはまたトランスファーゲ
ート２４ｇ　、２４Ｘ１２４ｏを介し、８ビツトシフト
レジスタを３本並列に接続したシフトレジスタ群２５に
入力する。そしてこのシフトレジスタ群２５の各シフト
レジスタから出力する３ビット信号はトランスファーゲ
ート２６．．２６□、２６ｏを介し該シフトレジスタ群
２５の入力側に帰還される。またトランスファーゲート
２４□〜２４ｏは前記ナントゲート１８の出力によって
直接開閉制御され、またトランスファーゲート２６２〜
２６ｏはインバータ２７を介し開閉制御される。而して
前記トランスファーゲート２４□〜２４゜、２６□〜２
６ｏ１シフトレジスタ群２５、インバータ２７は、前記
順序づけカウンタ２３によって設定される各チャンネル
に対する順序づけのデータを記憶する記憶回路２８を植
成するもので、前記ＲＥＳＦｉＴ信号発生時にはθ〜７
チヤンネルの各楽音生成回路には順序づけデータ０．１
、・・・、７が夫々設定され、またその後は、前記順序
づけカウンタ２３が＋１動作を実行する毎に、ラッチ２
２にラッチされている前回゛のｖ１果データを取込んで
そのチャンネルの順序づけデータが更新される。

一方、ハーフアダー２９の入力端子ＣＩＮには前記に６
７０ｍ信号が＋１信号として印加され、その入力端子Ａ
ｔ　、Ａｓ　１Ａｏへの入力データとの加算が行われて
その結果データが出力端子Ｓ２、Ｓｌ、Ｓｏを介し３ビ
ツトのラッチ３０に取込まれる。このラッチ３０は入力
端子ＲにＲＥＳＥＴ信号を印加されてリセットされ、ま
たそのラッチデータはハーフアダー２９の入力端子Ａｔ
　、Ａｔ、Ａｏへ帰還される。而してこのハーフアダー
２９及びラッチ３０はキーオンインクリメントカウンタ
３１を構成し、そのカウント値はＲＥＳＥＴ信号発生後
のキーオン回数を与える。なお、前記に＠”Ｊ　ａｎ信
号は時分割処理１周期の８ビツトタイム間に１発しか発
生しない。

前記ラッチ３０のラッチデータの各ビット信号は対応す
る排他的オアゲート３２２．３２１．３２ｏの各一端に
入力し、また各他端にはシフトレジスタ群２８の各シフ
トレジスタからの出力が入力する。そして排他的オアゲ
ート３２２〜３２゜の各出力は共にノアゲート３３に与
えられ、またその出力はナントゲート３４に前記インバ
ータ１７の出力と共に入力する。またナントゲート３４
の出力はクロックφ１と共にノアゲート３５に人力し、
而してその出力はクロックφＴとなる。鼓で、前記排他
的オアゲート３２２〜３２ｏ１ノアゲー）３３．３５及
びナントゲート３４は比較器３６を構成する。

前記クロックφＴはノアゲート３７の一端に入力し、ま
たその他端にはノアゲート３８の出力である前記空信号
が入力し、更にその出力はノアゲート３８に前記ｋｅｙ
　ｏｎ信号と共に入力している。而してこれらノアゲー
ト３７．３８はラッチ３９を構成する。

更に図中、４０は容量３ビツトのチャンネル指示カウン
タであり、前記ＲＥＳ、Ｅ’Ｉ’信号によりリセットさ
れたのちクロックφ、により駆動されてカウント動作を
行う。而してそのカウント値はチャンネル番号を表わし
、クロックφ、の出力時に３ビツトのラッチ４１に取込
まれて優先チャンネルとされ、０ＰＵ２に送られる。こ
のときＣＰＵ２はこの優先チャンネルにつき割当処理を
実行するＱ 次に第４図の状態遷移図を参照して上記実施例の動作を
説明する。電子栗器をパワーオンすると０ＰＵ２はＲＥ
ＳＥ’［’信号を先ず出力して各回路を初期設定し、ま
た以後はキーボード１に対し周期的なキースキャンを行
う。そして各キーの出力に応じて所定周波数の波形信号
発生情報を波形信号発生回路３に、またエンベロープ波
形データ発生情報をエンベロープカウンタ４に、更にｋ
ｅｙＯｎ信号を割当装置５に夫々与える。その場合、割
当装置５は、エンベロープカウンタ４からのエンベロー
プ波形データの上位３ビット信号及び減衰生信号を受け
てそれに基づきめた空信号及び優先チャンネルを（：！
ＰＵ２に与える。そしてＣＰＵ２は前記優先チャンネル
に対する割当処理を行って前記各情報を出力する。

エンベロープカウンタ４はエンベロープ波形データを発
生し、また波形信号発生回路３は波形信号を発生し乗算
回路６に夫々与えて両者を乗算させる。そしてその結果
データは累算回路７において累算され、その累算結果デ
ータが時分割処理の１周期終了毎（８ビツトタイム毎）
にＤ／Ａ変換器８に与えられ、スピーカから合成楽音と
して放音される。

而して前記ＲＥＳＥ’Ｉ’信号の出力時に割当装置５に
おいては、ラッチ１９がクロックφ８により駆動されて
８ビツトタイム間ＩＩ　Ｉ　１１信号を出力し、ハーフ
アダー２１の入力端子ＣＩＩＪに与える。そのためその
間ハーフアダー２１は、前記ＲＥＳＥＴ信号によってリ
セットされたラッチ２２の出力データを入力端子Ａ２〜
ＡＯに帰還されながら＋１動作を実行し、その結果デー
タをラッチ２２に出力する動作を繰返す。そのためラッ
チ２２の出力データは０．１、・・・、７と順に変化し
、それをトランスファーゲート２４２〜２４０にも与え
る。

一方、上記の間、ナントゲート１８の出力は６１　Ｉ＋
となるから前記トランスファーゲート２４２〜２４ｏが
開成し、且つトランスファーゲート２６２〜２６ｏが閉
成し、したがってラッチ２２からの前記データ０．１、
・・・、７が順次シフトレジスタ群２５に与えられる。

そして前記８ビツトタイム期間が終了するとラッチ１９
の出力はｏ”となりナントゲート１８に反転入力され、
またイ’７バータ１７の出力“１”もナントゲート１８
に入力されるためその出力は０″となってトランスファ
ーゲート２４２〜２４ｏが閉成し、且つトランスファー
ゲート２６２〜２６ｏが開成する。

したがってシフトレジスタ群２５に入力した前記データ
０．１１・・・、７はトランスファーゲート２６□〜２
６ｏを介しながら以後循環されることになり、同時に排
他的オアゲート３２２〜３２ｏに与えられる。このよう
にしてシフトレジスタ群２５には、チャンネル番号ｏ１
１、・・・、７の各チャンネルに対し夫々、０．１、・
・・、７の各順序づけデータがプリセットされたことに
なる。

またＲ’ＥＳＥＴ信号によってランチ３０及びチャンネ
ル指示カウンタ４０も共にリセットされ、そのためキー
オンインクリメントカウンタ３１では１発註のｋｅｙ　
ｏｎ信号が発生するまでデータｒＯＪを循環保持してい
る。またカウンタ４０はリセット後、クロックφ１の出
力毎にＯ〜７までを順次カウントしている。そしてラッ
チ４１の出力は最初のキーオンがあるまで「０」のまま
であり、優先チャンネルとして０ＰＵ２に送られる。

したがって０ＰＵ２はこの初期状態以後、最初のキーオ
ン可能チャンネルとしてチャンネルＯを認誠する。

更に空信号はこの初期状態から最初のチャンネル割当が
実行されるまでの間　Ｈｌｌｌとなっている。なお、第
４＠中のシフトレジスタ１４、レジスタ群２５に示す数
字は、右側からチャンネル０１１、・・・、７に対する
内容を示している。

次に最５初のキーオンがあるとＯＰＵ、２はそのキーに
対しチャンネルＯを割当て、そのチャンネルタイミング
でｋｅｙ　ｏｎ信号、波形信号発生情報、エンベロープ
波形データ発生情報を夫々出力する。そのためハーフア
ダー２９は前記ｋｅｙｏｎ信号の出力時に＋１動作を行
い、その出力は「１」に変化して循環保持される。また
空信号はｋｅ７　０ｎ信号の出力時に一時的に′０″′
となる。そして、減衰生信号は前記キーオン時から°′
Ｏ″′となるため、ナントゲート１３の出力は′″１”
となりシフトレジスタ１４にチャンネルＯのタイミング
で入力する。そしてこのチャンネルＯの１”は以後、循
環保持される。またその１ビツトタイム後にチャンネル
１の信号″０”がシフトレジスタ１４から出力するとそ
のときインバーター１７の出力が”Ｉ　Ｉ　ＩＩとなり
、ナントゲート３４の一端に与えられる。一方、このと
きナントゲート３４の他端には、ノアゲート３３の出力
°′１”が入力するから（何故ならば、このとき排他的
オアゲート３２．〜３２ｏにはシフトレジスタ群２８か
らのデータ「１」とラッチ３１からのデータ「１」とが
入力するためである）、ナントゲート３４の出力は０″
となり、したがってこのチャンネルｌ′１”のタイミン
グでクロックφ、に同期したクロックφ、が出力する。

そのため空信号は′″０″から再び′１”に戻る。また
ラッチ４１がチャンネル指示カウンタ４０のそのときの
カウント値［ＩＪをラッチし、優先チャンネルとして「
１」を０ＰＵ２に送出し、次のキーオン時にチャンネル
１を割当てさせる用意をする。

そして、以後エンベロープカウンタ４の出力が増加し、
オアゲート１１には少くとも１ビツトのＩＩ　Ｉ　Ｉ＋
倍信号与えるようになり、しかる後自動′的に前記チャ
ンネル０の楽音が減衰中となる、あるいは当該キーがキ
ーオフされ、そのエンベロープ波形データが減衰をはじ
めてその上位３ビット信号がオール゛０″に達すると、
ｋｅｙ　ＯＦＦ＆Ｖの状態となり、オアゲート１１の出
力が以後６０″となり、ナントゲート１３の出力が“０
″となる（減衰生信号は減衰開始とともに、“１″とな
るため）から、シフトレジスタ１４のチャンネル０には
データ″０”がセットされ、減衰中または空チヤンネル
状態を示すようになる。またこれと同時にオアゲート１
６の出力が一時的に°′０″となり、そのためナンドゲ
ー）１８の出力が一時的に１”となってハーフアダー２
１は＋１動作を行ってその結果データ「１」をラッチ２
２に与え、またトランスファーケ−）　２４□〜２４ｏ
が開成し、且つトランスファ−ゲート２６２〜２６０が
閉成してシフトレジスタ群２８にラッチ２２のそれまで
のデータ「Ｏ」がチャンネル０のタイミングで取込まれ
る。そしてトランスファーゲート２４□〜２４ｏが閉成
し、且つトランスファーゲート２６．〜２６０が開成し
、そのため順序づけカウンタ２３ではデータ「１」を以
後循環保持し、また記憶回路２８は以前と同じデータ０
〜７をＧ１続き循環保持する。

次に２苗目のキーをオンすると最初のキー同様にこの２
＠目のキーにはラッチ４１にラッチされている優先チャ
ンネルのチャンネル１が割当てられる６またｋｅｙ　ｏ
ｎ信号の発生によりキーオンインクリメントカウンタ３
１が＋１されてそのカウント値が「２」となる。また空
信号が一時的ニＩＩ　Ｑ　Ｉ＋となる。そしてシフトレ
ジスタ１４のチャンネル１にはデータ″′１”がセット
され、またこの１ビツトタイム後にはシフトレジスタ１
４がらのチャンネル２のデータ″ｏ”と、シフトレジス
タ群２８からのチャンネル２のデータ２及びキーオンイ
ンクリメントカウンタ３１からのカウント値「２」によ
ってクロックφ。が発生し、空信号がＮ　Ｉ　Ｉ＋に戻
り、またラッチ４１にチャンネル指示カウンタ４０のカ
ウント値「２」がラッチされ、優先チャンネルが２とな
る。

２番目のキーをオンしたまま３＠目のキーをオンすると
、そのキーはチャンネル２に割当てられ、またチャンネ
ルインクリメントカウンタ３１のカウント値が「３」と
なり、更に空信号が一時的に０”となる。そしてシフト
レジスタ１４のチャンネル２に１１”がセットされ、ま
たクロックφ１の出力によって空信号力げ１”に戻り、
更に優先チャンネルが３となる。

次にチャンネル２に割当てられた３番目のオンキーをオ
フするとそのキーがｋｅｙ　ＯＦＦ＆Ｖの状態まで減衰
したのちにシフトレジスタ１４のチャンネル２のデータ
が′０”を設定され、また順序づけカウンタ２３のカウ
ント値が＋１されて「２」となり、更にシフトレジスタ
群２８のチャンネル２にラッチ２２がらの前回のデータ
「１」が設定される。

次にチャンネル１に割当てられていた２番目のオンキー
をオフするとそのキーがｋｅｙ　ＯＦＦ＆Ｖの状態にな
ったとき、シフトレジスタ１４のチャンネル１が「０」
とされ、また順序づけカウンタ２３は「３」となり、ま
たシフトレジスタ群２８のチャンネル１にはラッチ２２
からの前回のデータ「２」が設定される。

この後、第４図に示すように４番目〜１１番目のキーを
順次オンしてゆくと、この間に各キーは順次、優先チャ
ンネルが３．４．５．６．７、ｏ１２．１と変化するた
めチャンネル３．４．５．６．７．０．２．１を夫々割
当てられ、同時放音される。またこの間、ｋｅｙ’ｏｎ
信号の発生ごとにキーオンインクリメントカウンタ３１
が＋１されてそのカウント値が４．５．６．７．０．１
．２．３と変化し、またその都度、空信号が一時的に１
０”となる。更にシフトレジスタｉ４のチャンネル３．
４．５．６．７．０．２．１には順次データ６１”が設
定されてゆく。その結果、８チヤンネルすべてが割当て
られたため、空信号は“Ｏ”のままとなり、以後のキー
オンについては９機状態即ち、受付不能状態となる。

次にチャンネルＯに割当てられている９番目の操作キー
をオフし、それがｋｅＶ　ＯＦＦ＆Ｖの状態になると、
シフトレジスタ１４のチャンネルＯは０”となり、また
順序づけカウンタ２３のカウント値は４となり、同時に
シフトレジスタ２８のチャンネル０にはデータ「３」が
設定される。

またラッチ４１の優先チャンネルはこの場合には、比較
回路３６においてランチ３０の直前のデータ「３」とシ
フトレジスタ群２８からのデータｒ３Ｊとが一致するチ
ャンネル０のタイミングにてクロックφ７が出力するた
め、チャンネル０となる。

そして空信号が°°１”に反転する。

次にチャンネル２、チャンネル１に割当てられていた１
０番目、１１番目のキーを順次オフする゛と各キーがこ
の順にてｋｅｙ　ＯＦＦ＆！Ｖｌとなったとすると、そ
の都度、シフトレジスタ１４のチャンネル２、チャンネ
ル１がデータ″ｏ”とされる。また順序づけカウンタ２
３のカウント値は５．６と変化し、同時にシフトレジス
タ群２８のチャンネル２、チャンネル１にはデータ４．
５が夫々設定される。

次にあらたに１２番目のキーをオンすると、そのキーは
ラッチ４１による優先チャンネルＯのチャンネルに割当
てられる。そしてキーオンインクリメント３１のカウン
ト値は＋１されて４となり、また空信号が一時的に０′
″となる。更にシフトレジスタ１４のチャンネル０には
データ１が設定され、また比較器３６からラッチ３０の
現在値４のデータを設定されているシフトレジスタ群２
８のチャンネル２のタイミングでクロックφ７が出力す
るため、優先チャンネルは２となる。また空信号が１＃
に戻る。

次にチャンネル７．６．５．４．３．０の割当キーを順
次オフしてこの順に各キーがｋｅｙ　ＱＦ　Ｆ　＆　Ｖ
になったとすると、シフトレジスタ１４のチャンネル７
．６．５．４．３．０が順次データ″′０”となり、同
時に順序づけカウンタ２３のカラン・ト値は６から７．
０．１．２．３．４となる。そしてシフトレジスタ群２
８のチャンネル７．６．５．４．３．０にはデータ６．
７．０．１．２．３が夫々設定される。この結果、すべ
てのチャンネルが空きチャンネルとなる。そして第４図
に示すように、この時点のレジスタ群２８のチャンネル
０，１．２．３．４．５．６．７には順序づけデータ３
．５．４．２．１．０．７．６がセットされているから
、また現在の優先チャンネルは２となっているから、以
下のオンキーに対して割当てられるチャンネル番号は、
２．１．７．６．５．４．３．０となる。

〔発明の効果〕

この発明は以上説明したように、発音中の楽音のエンベ
ロープが、所定レベルまで減衰するとそのチャンネルに
対する次回の割当順序を決定するようにした電子楽器の
チャンネル割当装置であるから、簡単な回路で、しかも
タッチレスポンス機能をもった電子楽器の場合であって
も、演奏効果を何らそぐことなく常に良好な状態でのチ
ャンネル割当てが行える利点がある。

【図面の簡単な説明】

第１図は従来技術を説明するための２つのエンベロープ
波形の図、第２図ないし第５図はこの発明の一実施例を
示し、第２図は同側の電子楽器の全体回路図、第３図は
割当装置５の具体的回路図、第４図は割当装置５の動作
を説明する状態遷移図、第５図はタイムチャートを示す
図である。 １・・・・・・キーボード、２・・・・・・ＣＰＵ、３
・・・・・・波形信号発生回路、４・・・・・・エンベ
ロープカウンタ、５・・・・・・割当装置、６・・・・
・・乗算回路、７累算回路、８・・・・・・Ｄ／Ａ変換
回路、１５・・・・・・記憶回路、２０・・・・・・１
発信号発生回路、２３・・・・・・順序づけカウンタ、
２８・・・・・・記憶回路、３工・・・・・・キーオン
インクリメントカウンタ、３６・・・・・・比較監、３
９・・・・・・ラッチ、４０・・・・・・チャンネル指
示カウンタ、４１・・・・・・ラッチ。 特許出願人　カシオ計算機株式会社 第１図 □を 第５図 ｓｅｔ

Claims (1)

【特許請求の範囲】
1. 複数チャンネルの楽音生成手段を有し、キー操作に応じ
   た楽音を上記複数チャンネルのいずれかのチャンネルに
   割当てて生成する電子楽器において、楽音の割当てられ
   たチャンネルについて当該楽音のエンベロープを決定す
   るエンベロープ情報を発生するエンベロープ情報発生手
   段と、このエンベロープ情報発生手段が減衰中のエンベ
   ロ一プを表現するエンベロープ情報を発生するようにな
   っり除、所定レベル以下に上記エンベロープ情報がなっ
   たことを検出する検出手段と、この検出手段にて上記エ
   ンベロープ情報が上記所定レベル以下になったことが検
   出されたチャンネルの順に新たなキー操作に従った楽音
   を割当てる手段とから成る電子楽器のチャンネル割当装
   置。