JPH05241891A - トレーサ回路 - Google Patents

トレーサ回路

Info

Publication number
JPH05241891A
JPH05241891A JP4075138A JP7513892A JPH05241891A JP H05241891 A JPH05241891 A JP H05241891A JP 4075138 A JP4075138 A JP 4075138A JP 7513892 A JP7513892 A JP 7513892A JP H05241891 A JPH05241891 A JP H05241891A
Authority
JP
Japan
Prior art keywords
trigger condition
tracer
circuit
trigger
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4075138A
Other languages
English (en)
Inventor
Makoto Yamauchi
真 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4075138A priority Critical patent/JPH05241891A/ja
Publication of JPH05241891A publication Critical patent/JPH05241891A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 トレーサの停止をトリガ条件の成立とその後
の経過時間との双方で制御する。 【構成】 トレーサ6は情報処理装置内の主記憶等のハ
ードウェアから出されるトレース対象信号16をトレース
メモリ7に順次格納する。停止時間設定回路1は停止時
間を定めるカウント値を保持し、トリガ条件設定回路2
はトリガ条件を保持する。トリガ発生回路3はトリガ条
件設定回路2に設定されたトリガ条件が成立したことを
検出するとトリガ起動信号12を出力し、時間カウント回
路4はカウントを開始する。時間比較回路5は、時間カ
ウント回路4のカウント値が停止時間設定回路1に設定
されたカウント値に等しくなると、トレーサストップ信
号15を出力し、トレーサ6はトレース動作を停止する。 【効果】 トリガ条件成立前のトレース対象信号の履歴
のみならずトリガ条件成立後の任意の時間までのトレー
ス対象信号の履歴を保存することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は情報処理装置内で発生す
る各種のハードウェア信号をトレースしてメモリに蓄積
するトレーサ回路に関する。
【0002】
【従来の技術】情報処理装置内で発生した各種のハード
ウェア信号をトレースし、後の障害解析等に役立たせる
為にトレースメモリに蓄積しておく従来のトレーサ回路
は、予め設定された種類のエラーの発生や予め設定され
たコマンドの実行等をトリガ条件とし、トリガ条件成立
時に速やかにトレース動作を停止していた。
【0003】なお、トレースメモリへのトレース対象信
号の格納は、トレースメモリの先頭部分から行い、トレ
ースメモリの最後の部分まで格納したら再び先頭の部分
に書き込むというように、トレースメモリを循環的に使
用する。従って、実際にはトレース停止した時点から過
去一定期間内の信号の履歴が保持される。
【0004】
【発明が解決しようとする課題】上述したように従来の
トレーサ回路はトリガ条件が成立すると速やかにトレー
ス動作を停止するので、トリガ条件成立時から過去一定
期間内のトレース対象信号の履歴は確認することができ
たが、トリガ条件が成立すると速やかにトレース動作を
停止する為にトリガ条件成立後のトレース対象信号の履
歴は得られず、従って、トリガ条件成立後の或る時点で
ハードウェアがどのような振る舞いをしていたかを知る
すべがなく、障害解析等に支障をきたす場合があった。
【0005】本発明はこのような事情に鑑みて為された
ものであり、その目的は、トレーサの停止条件をトリガ
条件およびトリガ条件成立後の経過時間の双方によって
制御することができるトレーサ回路を提供することにあ
る。
【0006】
【課題を解決するための手段】本発明は上記の目的を達
成するために、情報処理装置内で発生したトレース対象
信号をトレースメモリに順次格納するトレーサを備えた
トレース回路において、トリガ条件成立時にカウントを
開始する時間カウント手段と、停止時間を定めるカウン
ト値が設定される停止時間設定手段と、前記時間カウン
ト手段のカウント値と前記停止時間設定手段に設定され
たカウント値とを入力とし、前記トレーサへの停止信号
を出力とする比較手段とを備えている。
【0007】
【作用】本発明のトレーサ回路においては、停止時間設
定手段が停止時間を定めるカウント値を保持しており、
予め定められた種類のエラーの発生,予め定められたコ
マンドの実行等といったトリガ条件が成立すると、時間
カウント手段がカウントを開始し、この時間カウント手
段のカウント値と停止時間設定手段に設定されたカウン
ト値とが等しくなると、比較手段がトレーサへの停止信
号を出力し、トレーサがトレース動作を停止する。
【0008】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
【0009】図1を参照すると、本発明の一実施例のト
レーサ回路は、停止時間設定回路1と、トリガ条件設定
回路2と、トリガ発生回路3と、時間カウント回路4
と、時間比較回路5と、トレーサ6と、トレースメモリ
7とで構成されている。
【0010】停止時間設定回路1は、トリガ条件が成立
してからどの程度の時間経過後にトレーサ6を停止させ
るかを定めるカウント値を設定する回路であり、例えば
ソフトウェアビジブルなレジスタ或いは図示しないハー
ドウェアスイッチによってカウント値の設定が可能なレ
ジスタ等で構成される。この停止時間設定回路1に設定
されたカウント値は停止時間指示信号14として時間比
較回路5に入力される。
【0011】トリガ条件設定回路2は、トレーサ6を停
止させるトリガ条件を設定する回路である。通常、エラ
ーの種類やコマンドの種類等がトリガ条件として設定さ
れるが、主記憶への書き込みや読み出しを指示するコマ
ンド等の他の事象を設定する場合もある。このトリガ条
件設定回路2に設定されたトリガ条件はトリガ条件信号
11としてトリガ発生回路3に入力される。
【0012】トリガ発生回路3は、情報処理装置上のハ
ードウェアにおいて実際に発生したエラー信号や実行さ
れたコマンドの種類等のトリガ用の信号であるトリガ元
用信号群10とトリガ条件信号11とを入力とし、トリ
ガ条件信号11が示すトリガ条件が実際に成立したか否
かを判断し、成立した時点でトリガ起動信号12を出力
する回路である。
【0013】時間カウント回路4は、トリガ起動信号1
2を受信したときからハードウェアクロックのカウント
を開始する回路であり、そのカウント値はトリガ経過時
間信号13として時間比較回路5に入力される。
【0014】時間比較回路5は、停止時間指示信号14
で示されるカウント値とトリガ経過時間信号13で示さ
れるカウント値とを比較し、双方のカウント値が一致し
た時点でトレーサ6にトレーサストップ信号15を出力
する回路である。
【0015】トレーサ6は、情報処理装置内で発生した
トレース対象信号16をトレースメモリ7にトレース信
号17として順次格納する手段である。トレース対象信
号16としては、例えば主記憶へのリクエスト信号,こ
れに対する応答信号,書き込み/読み出しを指示するコ
マンド信号,発生したエラー信号等のハードウェア信号
が採用される。
【0016】以下、上述のように構成された本実施例の
動作を説明する。
【0017】先ず前準備として、トリガ条件設定回路2
にトリガ条件を設定すると共に停止時間設定回路1に停
止時間にかかるカウント値を設定する。
【0018】トリガ条件のトリガ条件設定回路2への設
定は、例えば或る種類のエラーが発生したときトレース
を停止させたいのであればそのエラーを特定するデータ
を設定し、また或るコマンドが実行されたときトレース
を停止させたいのであればそのコマンドを特定するデー
タを設定する。
【0019】また、カウント値の停止時間設定回路1へ
の設定は、上記のトリガ条件設定回路2に設定したトリ
ガ条件が成立してからT秒後にトレーサ6を停止する場
合、T秒に相当するハードウェアクロック数をカウント
値として設定する。
【0020】以上のような前準備を終えた後、トレーサ
6を動かしているときに、トリガ条件設定回路2に設定
されたトリガ条件と同一の条件がトリガ元用信号群10
に現れると、そのことをトリガ発生回路3が検出し、ト
リガ起動信号12を出力する。
【0021】時間カウント回路4はこのトリガ起動信号
12を契機としてカウントを開始し、そのカウント値を
トリガ経過時間信号13として出力する。
【0022】時間比較回路5は、トリガ経過時間信号1
3の示すカウント値と、停止時間設定回路1から停止時
間指示信号14として出力されるカウント値とを比較
し、両者が一致すると、トレーサ6に対しトレーサスト
ップ信号15を出力する。
【0023】トレーサ6はこのトレーサストップ信号1
5を受けることによりトレース動作を停止する。これに
より、トレースメモリ7には、トリガ条件設定回路2に
設定されたトリガ条件が成立した後であって且つ停止時
間設定回路1に設定された時間が経過した時点より過去
の一定期間のトレース対象信号16の履歴が保持される
ことになる。
【0024】
【発明の効果】以上説明したように、本発明によれば、
停止時間設定手段に設定するカウント値によってトリガ
条件成立後に実際にトレーサを停止させるまでの時間を
制御することができるので、トリガ条件成立後の任意の
時間が経過した時点でトレーサを停止させることが可能
となる。
【0025】このため、トリガ条件成立前のトレース対
象信号の履歴のみならずトリガ条件成立後の任意の時間
のトレース対象信号の履歴が確保でき、各種の障害解析
等がより容易かつ正確に行えるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の要部ブロック図である。
【符号の説明】
1…停止時間設定回路 2…トリガ条件設定回路 3…トリガ発生回路 4…時間カウント回路 5…時間比較回路 6…トレーサ 7…トレースメモリ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 情報処理装置内で発生したトレース対象
    信号をトレースメモリに順次格納するトレーサを備えた
    トレーサ回路において、 トリガ条件成立時にカウントを開始する時間カウント手
    段と、 停止時間を定めるカウント値が設定される停止時間設定
    手段と、 前記時間カウント手段のカウント値と前記停止時間設定
    手段に設定されたカウント値とを入力とし、前記トレー
    サへの停止信号を出力とする比較手段とを具備したこと
    を特徴とするトレーサ回路。
  2. 【請求項2】 トリガ条件が設定されるトリガ条件設定
    手段と、 トリガ元用信号群と前記トリガ条件設定手段に設定され
    たトリガ条件とを比較してトリガ条件が成立したか否か
    を判定するトリガ発生手段とを具備した請求項1記載の
    トレーサ回路。
  3. 【請求項3】 前記トレース対象信号は情報処理装置内
    で発生するハードウェア信号である請求項1または2記
    載のトレーサ回路。
JP4075138A 1992-02-26 1992-02-26 トレーサ回路 Pending JPH05241891A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4075138A JPH05241891A (ja) 1992-02-26 1992-02-26 トレーサ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4075138A JPH05241891A (ja) 1992-02-26 1992-02-26 トレーサ回路

Publications (1)

Publication Number Publication Date
JPH05241891A true JPH05241891A (ja) 1993-09-21

Family

ID=13567539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4075138A Pending JPH05241891A (ja) 1992-02-26 1992-02-26 トレーサ回路

Country Status (1)

Country Link
JP (1) JPH05241891A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002534736A (ja) * 1999-01-04 2002-10-15 イーエムシー コーポレイション オンラインでデバッグ及び追跡を行う装置及び方法
JP2005292932A (ja) * 2004-03-31 2005-10-20 Saxa Inc ログ情報の取得装置
US8036874B2 (en) 2007-06-21 2011-10-11 Kabushiki Kaisha Toshiba Software executing device and co-operation method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002534736A (ja) * 1999-01-04 2002-10-15 イーエムシー コーポレイション オンラインでデバッグ及び追跡を行う装置及び方法
JP2005292932A (ja) * 2004-03-31 2005-10-20 Saxa Inc ログ情報の取得装置
US8036874B2 (en) 2007-06-21 2011-10-11 Kabushiki Kaisha Toshiba Software executing device and co-operation method

Similar Documents

Publication Publication Date Title
US4566111A (en) Watchdog timer
US4185170A (en) Programmable synthetic-speech calculators or micro computers
JPH05241891A (ja) トレーサ回路
US4984274A (en) Speech recognition apparatus with means for preventing errors due to delay in speech recognition
JPS5939783B2 (ja) 論理状態追跡装置
JPS60124746A (ja) デ−タ処理装置
SU877549A1 (ru) Система дл обработки информации с контролем
JPH05107314A (ja) Ic試験装置
JPH03184135A (ja) データ処理装置
JP2731386B2 (ja) 制御装置
SU566248A1 (ru) Устройство дл контрол микропрограммного автомата
JPH046024B2 (ja)
SU1619279A1 (ru) Устройство дл имитации неисправностей
JPS60209851A (ja) プログラム・シ−ケンス・ストツプ方式
JPS60220437A (ja) プログラムチエツク装置
CN116893874A (zh) 在线仿真器装置
JPS59188757A (ja) アドレス記憶制御装置
SU1529225A1 (ru) Устройство дл имитации неисправностей ЭВМ
JP2517914B2 (ja) 履歴情報記憶装置
JPH0460710A (ja) マイクロコンピュータのリセット処理方法
SU754418A1 (ru) Программное устройство
JPS6230393B2 (ja)
JPS58166420A (ja) 情報処理装置用計時機構
JPS628236A (ja) 動作履歴記憶装置
JPS58121451A (ja) マイクロプログラム処理装置における誤り検出制御方式