JPH033048A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は情報処理装置に関し、特に非同期クロック装置
間のリクエスト／リプライ制御方式に関する。

従来技術 大規模科学計算を行うスーパコンピュータにおいては、
第２図に示すように、オペレーティング機能が動作する
中央処理装置５２や入出力・制御装置５３を含む制御プ
ロセッサ５と、ベクトル計算を主体に実行する高速演算
処理装置６２．６３を含む演算プロセッサ６とに分れて
いる。

制御プロセッサ５および演算プロセッサ６は夫々独自の
メモリ部である制御用主記憶装置５４および演算用主記
憶装置６４を有しており、それら制御用主記憶装置５４
および演算用主記憶装置６４は制御プロセッサ５および
演算プロセッサ６から制御プロセッサシステム制御装置
５１および演算プロセッサシステム制御装置６１を介し
て互いに高速アクセスが可能となっている。

また、上記のようにシステムの規模が大きくなると、制
御プロセッサ５と演算プロセッサ６とを同一のクロック
で動作させることが難しくなるので、制御プロセッサ５
と演算プロセッサ６とは夫々独自のクロックで動作する
こととなり、これら制御プロセッサ５と演算プロセッサ
６とにおいては、非同期クロック装置間でのメモリリク
エスト／リプライの送受信制御が必要になってくる。

従来、この種の非同期クロック装置間でのメモリリクエ
スト／リプライの送受信制御方式においては、第３図に
示すように、プロセッサ部２にクロック同期した装置Ａ
のシステム制御部７のメモリリクエスト送出部７０から
のメモリリクエスト１０２に対するメモリ部４からのリ
プライデータ１１３を一時格納するために、メモリ部４
にクロック同期した装置Ｂのシステム制御部８内にメモ
リリプライバッファ８４が設けられていた。尚、メモリ
部４は装置Ａからの１つのメモリリクエストに対して１
つのリプライを返送し、このリプライに対応して同一デ
ータ長の１つのリプライデータを返送している。

プロセッサ部２はシステム制御部７のメモリリクエスト
送出部７０にメモリリクエストｌｏｏを送出し、メモリ
リプライ制御部７１からリプライデータ１０７を受取っ
ている。

メモリリクエスト送出部７０はプロセッサ部２からのメ
モリリクエスト１００を受取ると、装置Ｂのシステム制
御部８にメモリリクエスト１０２を送出し、システム制
御部８ではメモリリクエスト送出部７０からのメモリリ
クエスト１０２の送出回数をリクエスト受信数カウンタ
８０でカウントしている。

また、システム制御部８ではメモリリクエスト処理部８
３がメモリリクエスト送出部７ｏがらのメモリリクエス
ト１０２によりメモリ部４に発行処理したリクエスト１
１２の数をメモリリクエスト処理部８３からのリクエス
ト送出報告１１ｇによりリクエスト処理数カウンタ８１
でカウントしており、メモリリクエスト処理部８３にお
いてはこれらリクエスト受信数カウンタ８０のカウント
値ｔｔｅとリクエスト処理数カウンタ８１のカウント値
１１７とが不一致の間は未処理のリクエストがあるとし
て発行処理を′行っていた。

さらに、バッファアドレスカウンタ７２からの読出しア
ドレス１１９によりメモリリプライバッファ８４からリ
プライデータ１１４が読出されており、メモリリプライ
制御部７１はメモリリプライバッファ８４からリプライ
データ１１４が読出される毎にリプライ終了報告１２１
をシステム制御部８に出力してメモリリプライバッファ
８４の読出しが終了したことを報告している。ここで、
バッファアドレスカウンタ７２の内容はメモリリプライ
制御部７１からのリプライ読出し終了報告１２２により
更新される。

システム制御部８のメモリリクエスト処理部８３におい
ては、メモリリプライ制御部７１がらのリプライ終了報
告１２１を受信する毎に、装置Ａがメモリリプライバッ
ファ８４からリプライデータを読出すことによって処理
が終了したリプライデータの読出し回数をリプライ処理
数カウンタ８２でカウントし、リクエスト処理数カウン
タ８１のカウント値１１７とリプライ処理数カウンタ８
２のカウント値１２０とを比較している。この比較によ
り、処理が終了していない装置Ａがらのメモリリクエス
トの送出回数に対応するリプライデータのデータ量がメ
モリリプライバッファ８４の容量を越えないように装置
Ａからのメモリリクエストの処理が制御されていた。

これにより、メモリリプライ制御部７１がメモリリプラ
イバッファ８４からリプライデータを読出す前に、メモ
リリプライバッファ８４に新たなリプライデータが書込
まれ、またメモリリプライバッファ８４から読出されて
いないデータが破壊されるのを防止していた。

このような従来の非同期クロック装置間でのメモリリク
エスト／リプライの送受信制御方式では、メモリリプラ
イバッファ８４内のリプライデータの読出しが完了して
処理が終了する毎にリクエスト元の装置Ａから出力され
るリプライ終了報告Ｉ２１を受取って、メモリ部４側の
装置Ｂでメモリリクエストの発行処理の制御を行ってい
るので、装置Ａ内に装置Ａと装置Ｂとのクロック周期比
の変化に応じてリプライ終了報告１２１の発行間隔を調
整する回路が必要になるとともに、装置Ｂ側にもリプラ
イ終了報告１２１を受信するためにクロック同期化回路
を設けなければならず、ハードウェア量が増大するとい
う欠点がある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、少ないハードウェア量でメモリリクエス
トの送出数の制御が可能となり、非同期クロック装置間
のインタフェース信号を削減することができる情報処理
装置の提供を目的とする。

発明の構成 本発明による情報処理装置は、第１のクロックにより動
作する第１の装置内のプロセッサからのメモリリクエス
トに応じて、第２のクロックにより動作する第２の装置
内のメモリから返送されるリプライデータを格納する格
納手段が前記第２の装置内に設けられた情報処理装置で
あって、前記メモリに送出したメモリリクエストの送出
回数を計数する第１の計数手段と、前記格納手段から読
出したリプライデータの読出し回数を計数する第２の計
数手段と、前記第１および第２の計数手段の計数値から
未返送のりプライデータ量を検出する検出手段と、前記
検出手段により検出されたリプライデータ量が前記格納
手段の格納量に達したときに前記メモリリクエストの送
出を抑止する抑止手段とを前記第１の装置内に設けたこ
とを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、クロックａで動作するプロセッサ部２
にクロック同期した装置Ａからクロックｂで動作するメ
モリ部４にクロック同期した装置Ｂへのメモリアクセス
は装置Ａ、Ｂ各々のシステム制御部１．３を介して行わ
れる。尚、メモリ部４は装置Ａからの１つのメモリリク
エストに対して１つのリブラ、イを返送し、このリプラ
イに対応して同一データ長の１つのリプライデータを返
送している。

装置Ａ内のシステム制御部１において、メモリリクエス
ト送出部１０はプロセッサ部２からのメモリリクエスト
１００を受付け、装置Ｂ内のシステム制御部３に設けら
れたメモリリプライバッファ３４の容量に応じて装置Ｂ
にメモリリクエスト１０２を送出する。

リクエスト送出数カウンタ１１はメモリリクエスト送出
部１０からのリクエスト送出報告１０１により装置Ｂに
送出したメモリリクエストの送出回数をカウントし、そ
のカウント値１０５をメモリリクエスト抑止回路１５に
出力する。

メモリリプライ制御部１２は装置Ｂからのリプライデー
タ１１４を受取り、プロセッサ部２にリプライデータ１
０７を送出する。

リプライ処理数カウンタ１３はメモリリプライ制御部１
２からのリプライ受信報告１０Ｂにより装置Ｂのメモリ
リプライバッファ３４から読出したリプライデータの読
出し回数をカウントし、そのカウント値１０１１をメモ
リリクエスト抑止回路１５に出力する。このカウント値
１０８はメモリリプライバッファ３４のリードアドレス
としても使用される。

バッファ容量レジスタ１４には診断装置（図示せず）に
よって設定されるメモリリプライバッファ３４の容量、
すなわちメモリリプライバッファ３４に格納可能なリプ
ライデータの格納個数ｒｎＪが保持されており、その値
１０４はメモリリクエスト抑止回路１５に出力される。

メモリリクエスト抑止回路１５はリクエスト送出数カウ
ンタ１１のカウント値１０１とリプライ処理数カウンタ
１３のカウント値１０８とを比較し、現在装置Ｂからの
リプライデータが未返送のメモリリクエストの数、すな
わち装置Ｂに送出されたメモリリクエストの送出回数と
装置Ｂから読出したリプライデータの読出し回数との差
がバッファ容量レジスタ１４の値１０４（−ｎ）になる
と、メモリリクエスト送出部１０にリクエスト抑止信号
１０３を送出する。

すなわち、メモリリクエスト抑止回路１５は装置Ｂから
のリプライデータが未返送のメモリリクエストの数を検
出することにより装置Ｂから未返送のリプライデータの
データ量を算出し、そのデータ量がバッファ容量レジス
タ１４の値１０４から算出されるメモリリプライバッフ
ァ３４の容量に達したときに、メモリリクエスト送出部
１０にリクエスト抑止信号１０３を送出している。

装置Ｂ内のシステム制御部３において、リクエスト受信
数カウンタ３０は装置Ａから送出されてくるメモリリク
エストの数をカウントし、そのカウント値１０９をリク
エストチエツク回路３２に出力する。

リクエスト処理数カウンタ３１はメモリリクエスト処理
部３３からのリクエスト送出報告ｉｌｌによりメモリ部
４に送出したメモリリクエストの数をカウントし、その
カウント値１１０をリクエストチエツク回路３２に送出
する。

リクエストチエツク回路３２はリクエスト受信数カウン
タ３０のカウント値１０９とリクエスト処理数カウンタ
３１のカウント値１１０とを比較し、未処理のリクエス
トがあるときにリクエスト有信号１１５をメモリリクエ
スト処理部３３に出力する。

メモリリクエスト処理部３３はリクエストチエツク回路
３２からのリクエスト有信号１１５が有効になると、ク
ロックｂで動作する装置Ｂのプロセッサ（図示せず）か
らのメモリリクエストと装置Ａからのメモリリクエスト
との競合制御を行い、メモリ部４にメモリリクエスト１
１２を発行する。

メモリリプライバッファ３４はプロセッサ部２からのメ
モリリクエスト１００に対するメモリ部４からのリプラ
イデータ１１３をｎ個格納することができ、リプライ処
理数カウンタ１３のカウント値１０ｇがリードアドレス
として入力されると、リプライデータｌ１４を装置Ａに
送出する。

次に、第１図を用いて本発明の一実施例の動作について
説明する。

本発明の一実施例において、プロセッサ部２がメモリ部
４からｍ個（ｍ＞ｎ）のデータを読出すために、メモリ
部４にｍ回のリードリクエストを連続して発行した場合
、メモリリクエスト送出部１０はプロセッサ部２からの
ｍ個のリードリクエストを受信すると、装置Ｂ側が受信
可能な間隔で順次メモリリクエスト１０２を装置Ｂに送
出する。

ここで、装置Ａと装置Ｂとの間のように非同期クロック
装置間のリクエストの送出は、装置Ｂのクロック周期Ｔ
８より大きい周期ＴＡ　（ＴＡ＞ＴＢ）毎に、メモリリ
クエスト１０２を“０°−“１“で変化させ、装置Ｂで
前縁および後縁の微分を行うことによって該リクエスト
を認識する。

このとき、リクエストデータは装置Ａ側にバッファを設
けて格納し、該リクエストデータを装置Ｂから必要に応
じて読出すことによりメモリリクエストの連続送出を行
う。

システム制御部１は装置Ｂにメモリリクエストを１個送
出する毎にリクエスト送出数カウンタ１１の値に１ずつ
加算していく。

ｎ個目のメモリリクエストを送出したとき、メモリ部４
から１個目のリプライが戻り、メモリリプライバッファ
３４からのリプライデータの読出しが終了してメモリリ
プライ制御部１２での処理が行われることにより、リプ
ライ処理数カウンタ１３の値に１が加算されていれば、
メモリリクエスト抑止回路１５はリクエスト送出数カウ
ンタ１１の値ｒｎＪからリプライ処理数カウンタ１３の
値「１」を減算した値ｒｎ−ＩＪがバッファ容量レジス
タ１４の値ｒｎＪよりも小さいので、リクエスト抑止信
号１０３を“１”とすることはない。

よって、メモリリクエスト送出部１０はｎ＋１個目のメ
モリリクエストを装置Ｂに送出する。

ここで、メモリリプライバッファ３４に格納可能なリプ
ライデータの格納個数ｎは、メモリリクエスト送出部１
０がメモリリクエストを送出してからリプライ制御部１
２がリプライを受取ってメモリリプライバッファ３４か
らリプライデータを読出すまでのメモリアクセスタイム
をＴＭとすると、ＴＭ／ＴＡくｎの関係になるようにし
ておく必要がある。

一方、装置Ｂに送出したメモリリクエストが装置Ｂ側の
プロセッサからのメモリリクエストとの競合によって処
理が遅れ、ｎ個目のメモリリクエストの送出時点でメモ
リリプライ制御部１２が１個目のリプライを受取ってい
ない場合には、メモリリクエスト抑止回路１５がリクエ
スト抑止信号１０３を“１′とする。

これにより、メモリリクエスト送出部１０てはｎ＋１個
目のメモリリクエストの装置Ｂへの送出が抑止される。

メモリリプライ制御部１２が装置Ｂからの１個目のリプ
ライを受取ることによりリプライ処理数カウンタ１３の
値に１が加算されると、メモリリクエスト抑止回路１５
からメモリリクエスト送出部１０へのリクエスト抑止信
号１０３が“０”となるので、メモリリクエスト送出部
１０はｎ＋１個目のメモリリクエストを装置Ｂに送出す
る。

このように、装置Ａと装置Ｂとの間のように非同期クロ
ック装置間でのメモリリクエストの送出数の制御を該メ
モリリクエストを送出する側のシステム制御部１で行う
ようにすることによって、従来のように装置Ａ側から装
置Ｂ側にリプライ終了報告１２１を発行する必要がなく
なるので、リプライ終了報告１２１の発行間隔を調整す
る回路やこのリプライ終了報告１２１のクロック同期化
回路も必要なくなる。

よって、少ないハードウェア量でメモリリクエストの送
出数の制御が可能となり、非同期クロック装置間のイン
タフェース信号を削減することができる。

発明の詳細 な説明したように本発明によれば、第１のクロックによ
り動作する第１の装置内のプロセッサからのメモリリク
エストにより第２のクロックにより動作する第２の装置
内のメモリから読出されるリプライデータの未返送量が
該リプライデータを格納する第２の装置内の格納手段の
格納量に達したことを第１の装置内で検出したとき、第
２の装置へのメモリリクエストの送出を抑止するように
することによって、少ないハードウェア量でメモリリク
エストの送出数の制御が可能となり、非同期クロック装
置間の、インタフェース信号を削減することができると
いう効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は従来例のシステム構成を示すブロク、り図、第３
図は従来例の構成を示すブロック図である。 主要部分の符号の説明 １．２・・・・・・システム制御部 ３・・・・・・プロセッサ部 ４・・・・・・メモリ部

Claims (1)

【特許請求の範囲】
1. （１）第１のクロックにより動作する第１の装置内のプ
   ロセッサからのメモリリクエストに応じて、第２のクロ
   ックにより動作する第２の装置内のメモリから返送され
   るリプライデータを格納する格納手段が前記第２の装置
   内に設けられた情報処理装置であって、前記メモリに送
   出したメモリリクエストの送出回数を計数する第１の計
   数手段と、前記格納手段から読出したリプライデータの
   読出し回数を計数する第２の計数手段と、前記第１およ
   び第２の計数手段の計数値から未返送のリプライデータ
   量を検出する検出手段と、前記検出手段により検出され
   たリプライデータ量が前記格納手段の格納量に達したと
   きに前記メモリリクエストの送出を抑止する抑止手段と
   を前記第１の装置内に設けたことを特徴とする情報処理
   装置。