JPS59154522A - 時刻装置の時刻設定回路 - Google Patents
時刻装置の時刻設定回路Info
- Publication number
- JPS59154522A JPS59154522A JP58028188A JP2818883A JPS59154522A JP S59154522 A JPS59154522 A JP S59154522A JP 58028188 A JP58028188 A JP 58028188A JP 2818883 A JP2818883 A JP 2818883A JP S59154522 A JPS59154522 A JP S59154522A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- time
- circuit
- timer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、データ処理装置における時刻装置の時刻設定
回路に関するものである。
回路に関するものである。
従来、この種の時刻装置がシステムに複数個存在すると
きは、互いに独立して時刻が設定されている。従って、
同一時刻を全時刻装置に初期値として設定することは不
可能でちゃ、全時刻装置に一括して計時クロックを供給
しても、常に全時刻装置が同一時刻を指示できない欠点
があった。
きは、互いに独立して時刻が設定されている。従って、
同一時刻を全時刻装置に初期値として設定することは不
可能でちゃ、全時刻装置に一括して計時クロックを供給
しても、常に全時刻装置が同一時刻を指示できない欠点
があった。
本発明の目的は、時刻を設定するときは計時のためのク
ロック信号を停止し、全ての時刻装置に設定し終えた後
、計時のだめの、タロツク信号を再び供給するようにし
て、複数個の時刻装置全てが同一の時刻を指示するよう
にし、更に、必要により、設定中は読出不ａｆ信号を発
生することを可能とした時刻設定回路を提供することに
ある。
ロック信号を停止し、全ての時刻装置に設定し終えた後
、計時のだめの、タロツク信号を再び供給するようにし
て、複数個の時刻装置全てが同一の時刻を指示するよう
にし、更に、必要により、設定中は読出不ａｆ信号を発
生することを可能とした時刻設定回路を提供することに
ある。
本発明ｔ：ｊ１、データ処理装置に設けられ、Ｍ−Ｆ時
りロック発生回路からのクロック（ｆｉ号により引時動
作する複数の時刻装置に時刻を設定する回路において、
上記データ処理装置のプログラムにより制御コΣれ、計
時クロック制御伯＋ｉを出力する計時クロック抑止回路
と、上記各時刻装置に対する上記開時りロンク発生回路
からのクロック信号の供給を、上目己計時クロック制御
信号にＬｒ、’＋動して停止・再開し、各時刻装置の計
時全停止・再開せしめる計時クロック制御回路と全備え
て構成される。
りロック発生回路からのクロック（ｆｉ号により引時動
作する複数の時刻装置に時刻を設定する回路において、
上記データ処理装置のプログラムにより制御コΣれ、計
時クロック制御伯＋ｉを出力する計時クロック抑止回路
と、上記各時刻装置に対する上記開時りロンク発生回路
からのクロック信号の供給を、上目己計時クロック制御
信号にＬｒ、’＋動して停止・再開し、各時刻装置の計
時全停止・再開せしめる計時クロック制御回路と全備え
て構成される。
本発明によｉば、計時回路のり「７ンク信号の供給を停
止／−８開できるように改善したことで、システム内に
複数個の時刻装置が存在しても、常に同一の時刻全指示
できる効果がある。
止／−８開できるように改善したことで、システム内に
複数個の時刻装置が存在しても、常に同一の時刻全指示
できる効果がある。
以下、本発明を図面に示す実施例に基づいて説明する。
第１図は本発明時刻設定回路の一実施例を示すグロック
図である。
図である。
同図に示す実施例の回路は、図示しないデータ処理装置
内に設けられて成り、複数の時刻装置用、Ｊ１．・・・
ＩＮと、該時刻装置用〜ＩＮにｊ１時用クロック５を供
給する１助りロック元生回路６と、８１時クロック制御
１ｄ号４を出力する計時クロック抑止回路７と、該ｉｉ
時ジクロツク制御信号に応動して上記計時用クロック５
の供給を停止・再開する計時クロック制御回路８とを備
えて構成される。
内に設けられて成り、複数の時刻装置用、Ｊ１．・・・
ＩＮと、該時刻装置用〜ＩＮにｊ１時用クロック５を供
給する１助りロック元生回路６と、８１時クロック制御
１ｄ号４を出力する計時クロック抑止回路７と、該ｉｉ
時ジクロツク制御信号に応動して上記計時用クロック５
の供給を停止・再開する計時クロック制御回路８とを備
えて構成される。
次に、このように構成される本発明時刻設定回路の動作
について、第１図及び第２図を参照して説明する。
について、第１図及び第２図を参照して説明する。
通常の１Ｎ−１時動作では、言１時クロック抑止回路７
がセットへれており、δＩ助゛クロック制御信号４が論
理１であるため、Ｈ１′時クコクロック５、計時クロッ
ク発生回路６の出力が、時刻装置を動作させるだめのク
ロック信号として（Ｉｔ；給さ才１゜でいる、１ この回路で、時刻装置１．０ 、−１１ 、・・ＩＮに
１時刻をセットするＫ ハ、計時クロック抑止回路７を
リセソｌ−Ｌ、ｔ１時クロック制御（、−Ｉ弓４を論理
Ｏとし、温時クロック５を停止させる３、ついで、時刻
装置用、１１．・・・ＩＮの引時動作が停止した状態で
、時刻データ２０ 、２Ｊ 、・・・２Ｎを時刻設定用
り℃コック３０ 、３１ ｊ・・・３Ｎを使用して時刻
装置１０ 、１１． 、・・・ＩＮに設定する。全ての
時刻装置に時刻をセラ）した後、計時り１］ソック止回
路７を再びセントし、計時用クロック５０供給を再開す
る。
がセットへれており、δＩ助゛クロック制御信号４が論
理１であるため、Ｈ１′時クコクロック５、計時クロッ
ク発生回路６の出力が、時刻装置を動作させるだめのク
ロック信号として（Ｉｔ；給さ才１゜でいる、１ この回路で、時刻装置１．０ 、−１１ 、・・ＩＮに
１時刻をセットするＫ ハ、計時クロック抑止回路７を
リセソｌ−Ｌ、ｔ１時クロック制御（、−Ｉ弓４を論理
Ｏとし、温時クロック５を停止させる３、ついで、時刻
装置用、１１．・・・ＩＮの引時動作が停止した状態で
、時刻データ２０ 、２Ｊ 、・・・２Ｎを時刻設定用
り℃コック３０ 、３１ ｊ・・・３Ｎを使用して時刻
装置１０ 、１１． 、・・・ＩＮに設定する。全ての
時刻装置に時刻をセラ）した後、計時り１］ソック止回
路７を再びセントし、計時用クロック５０供給を再開す
る。
以」二の動作により、時刻装置１０ 、１１ 、・・弓
Ｎは、同一時刻を設定でき、引時用クロック５が全装置
に供給されるため、常に、同一時刻を表ボすることが可
能となる。
Ｎは、同一時刻を設定でき、引時用クロック５が全装置
に供給されるため、常に、同一時刻を表ボすることが可
能となる。
なお、艦（）稍りロック制御イｌｉ号４乞プ１Ｊグラム
で読取ることで、１）４刻情報が読取５ｆ／不司が判定
できる。
で読取ることで、１）４刻情報が読取５ｆ／不司が判定
できる。
第１図は本発明時刻設定回路の−・実施例を示すグロッ
ク図１、第２図は上記す、−流側の動作を示すタイムチ
ャートである。 １０ 、１１． 、・・・１Ｎ・・・時刻装置２０ 、
２１ 、・・・２Ｎ・・・時刻設定データ３０ 、３１
、・・・３Ｎ・・・時刻設定クロック４・・・４時り
ロック制御イ１）シ ５・・・計時用クロソク
ク図１、第２図は上記す、−流側の動作を示すタイムチ
ャートである。 １０ 、１１． 、・・・１Ｎ・・・時刻装置２０ 、
２１ 、・・・２Ｎ・・・時刻設定データ３０ 、３１
、・・・３Ｎ・・・時刻設定クロック４・・・４時り
ロック制御イ１）シ ５・・・計時用クロソク
Claims (1)
- 【特許請求の範囲】 け） データ処理装置に設けられ、計時クロック発生回
路からのクロック信号により計時動作する複数の時刻装
置に時刻を設定する回路において、 上記データ処理装置のプログラムにより制御され、計時
クロック制御信号を出力する計時クロック抑止回路と、
上記各時刻装置に対する上記計時クロンク発生回路から
のクロック信号の供給を、上記計時クロンク制御信号に
応動して停止・再開し、各時刻装置の計時を停止・再開
せしめる計時クロンク制御回路とを備えて成ることを特
徴とする時刻装置の時刻設定回路。 （２）上記計時クロック抑止回路を、その計時クロック
制御信号を、時刻設定中は時刻情報読出不可信号として
データ処理装置に出力できるよう構成した上記第１項記
載の時刻装置の時刻設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58028188A JPS59154522A (ja) | 1983-02-22 | 1983-02-22 | 時刻装置の時刻設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58028188A JPS59154522A (ja) | 1983-02-22 | 1983-02-22 | 時刻装置の時刻設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59154522A true JPS59154522A (ja) | 1984-09-03 |
Family
ID=12241714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58028188A Pending JPS59154522A (ja) | 1983-02-22 | 1983-02-22 | 時刻装置の時刻設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59154522A (ja) |
-
1983
- 1983-02-22 JP JP58028188A patent/JPS59154522A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63288538A (ja) | 通信装置 | |
| JPH0721021A (ja) | 情報処理装置 | |
| US5233638A (en) | Timer input control circuit and counter control circuit | |
| JPS59154522A (ja) | 時刻装置の時刻設定回路 | |
| JPH0157824B2 (ja) | ||
| US5293572A (en) | Testing system of computer by generation of an asynchronous pseudo-fault | |
| JP3912987B2 (ja) | 自己同期型転送制御回路およびこれを備えるデータ駆動型情報処理装置 | |
| JPS6316316A (ja) | リセツト装置 | |
| JP2513032B2 (ja) | マイクロコンピュ―タの入力制御回路 | |
| JPH0668015A (ja) | アサイン情報保持回路 | |
| JP3157662B2 (ja) | Ｌｓｉ診断制御回路 | |
| JP2869205B2 (ja) | データ処理装置のリピート回路 | |
| JPH01223521A (ja) | 大規模集積回路 | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPS6292042A (ja) | 記憶装置 | |
| JPH0140433B2 (ja) | ||
| JPS60204004A (ja) | シ−ケンスコントロ−ラ | |
| JPS6149260A (ja) | チヤネル処理装置 | |
| JPS63284618A (ja) | マイクロ・コンピュ−タの初期設定方式 | |
| JPH06309887A (ja) | 半導体集積回路 | |
| JPS6324569B2 (ja) | ||
| JPS63298450A (ja) | デ−タ処理装置 | |
| JPS59140687A (ja) | 磁気バブルメモリ装置の制御方法 | |
| JPH02178745A (ja) | シングルチップマイクロコンピュータ | |
| JPS58105353A (ja) | マイクロプロセツサによる高速制御方式 |