JPH04154245A - 並直列変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はディジタル伝送における並直列変換回路に係わ
り、特に動作余裕の少ない高速動作を必要とする分野に
おける並直列変換回路に関するものである。

［従来の技術］ 従来の並直列変換回路の一例を第３図に示し説明する。

この第３図において、２１は多重化ゲートで、この多重
化ゲート２１に、分周カウンタ２３の出力に接続された
パルス発生回路２４によりつくられる多重化パルスと多
重化するデータ信号（入力データ１〜４）を入力し、多
重化ゲート２１の出力に接続された多重化ゲート２２お
よびＤ型フリップフロップ２５を接続する構成を有して
いる。２６は入力クロックの極性を反転するインバータ
である。

第４図はこの第３図の動作説明に供するタイムチャート
で、（ａ）は入力クロックを示したものであり、（ａ）
は入力クロックを示したものであり、（ｂ）、　（ｃ）
、　（ｄ）、　（ｅ）は入力データ１．２．３．４、（
ｆ）、　（ｇ）、　（ｈ）、　（ｉ）はＤ型フリップロ
ップＦＦ。

ＦＦ２．　ＦＦ３．　ＦＦ４の各出力、（Ｄ、　（ｋ）
、　（１）、　（蔚）はＮＯＲ，ＮＯＲ，、ＮＯＲ３，
ＮＯＲ，の各出力、（ｎ）は入力クロック、（０）はＤ
型フリップフロップＦＦ５の出力をしめしたものである
。そして、この第４図における１、２・・・１３はデー
タのタイムスロットの番号を示す。

つぎに第３図に示す並直列変換回路の動作を第４図を参
照して説明する。。

まず、入力データ１〜４（第４図（ｂ）　−（ｃ）参照
）は多重化ゲート２１に入力され、それぞれ独立に、パ
ルス発生回路２４によりつくられた多重化パルス（第４
図（ｂ）、　（ｉ）の　ＦＦ３．　ＦＦ、の各出力参照
）により、多重化ゲート２２へ入力される多重化データ
をつくる（第４図（Ｄ〜（ｍ）のＮＯＲ□ＮＯＲ４の各
出力参照）。

つぎに、この多重化ゲート２２の出力を入力クロックの
反転クロック（第４図（ｎ）の入力クロック参照）によ
りＤ型フリップフロップ２５にてリタイミングして出力
する（第４図（０）のＦＦ、の出力参照）。

［発明が解決しようとする課題］ 一般に、Ｄ型フリップフロップを高速で動作させる場合
、入力されるデータとクロックの位置関係をセットアツ
プタイムとホールドタイムを確保するために、データの
アイの中心に対して、クロックの立ち上がりに合わせる
必要がある。

このため、上述した従来の並直列変換回路では、入力デ
ータと入力クロック間の位相関係を最も動作余裕のある
状態で使用するために、入力するデータの位相を入力ク
ロック一周期分ずらさなければならないという課題があ
った。

［課題を解決するための手段］ 本発明の並直列変換回路は、入力されたクロックより分
周カウンタおよびパルスを発生回路を通して多重化する
ためのパルスをつ（す、多重化するＮ本のデータととに
多重化グーＩ・に入力することにより、多重化データを
つくり、入力データの多重化を行う構成の並列変換回路
において、各多重化データに対して、この並直列変換回
路の内部に上記多重化ゲートの出力を入力とする遅延ゲ
トを設け、多重化される順番にしたがい、入力データの
位相をこの並直列変換回路の外部で入力クロック一周期
分ずつずらすことなく同一位相で入力しても入力の位相
余裕を確保することができるようにしたものである。

［作　用］ 本発明においては、入力されたクロックより分周カウン
タおよびパルス発生回路を通して多重化するためのパル
スをつくり、多重化するＮ本のデータとともに、多重化
ゲートに入力することにより、多重化データをつくり、
その多重化データに対して、遅延ゲートを追加すること
により入力されるデータの位相を入力クロック一周期分
ずつずらすことなく同一位相で入力しても、入力の位相
余裕を確保する。

［実施例３ 以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明による並直列変換回路の一実施例を示す
回路図で、４多電の場合を示す。

この第１図において第３図と同一符号のものは相当部分
を示し、２７はパルス発生回路で、分周カウンタ３にお
けるＤ型フリップフロップＦＦ、のＱ出力とＤ型フリッ
プフロップＦＦ、のる出方を入力とするＯＲゲートから
構成されている。２８は入力クロックの極性を反転する
インバータ、２９は多重化ゲート２１の出力に接続され
た遅延ゲートで、Ｄ型フリップフロップＦＦ１．　　と
Ｄ型フリップフロップＦＦ、□、　ＦＦ２．　　および
Ｄ型フリップフロップＦＦ３１．ＦＦ　ｓｔ、　ＦＦ５
ａ　　ならびにＤ型フリップフロップＦＦ、□、　ＦＦ
ａ２．ＦＦ４３．　ＦＦ４４　　によるシフトレジスタ
で構成されている。３０は多重化ゲートで、遅延ケート
２９におけるＤ型フリップフロップＦＦ、□のＱ出力と
Ｄ型フリップフロップＦＦ、、のＱ出力およびＤ型フリ
ップフロップＦＦ３．　　のＱ出力ならびにＤ型フリッ
プフロップＦＦ４４　　のＱ出力を入力とする　Ｎ０Ｉ
ｉゲートによって構成されている。

そして、多重化ゲート２１の入力端子に、分周カウンタ
２３の出力に接続されたパルス発生回路２７によりつく
られる多重化パルスと多重化するデータ信号を入力し、
出力されたデータに対して遅延ゲート２９を通して多重
化ゲート３０およびＤ型フリップフロップ２５を接続す
るように構成されている。

第２図は第１図の動作説明に供するタイムチャートで、
（ａ）は入力クロックを示したものであり、（ｂ）、　
（ｃ）、　（ｄ）、　（ｅ）は入力データ１〜４　、（
ｆ）、（ｇ）はＤ型フリップフロップＦＦ、、　ＦＦ、
の各出力、（ｈ）はパルス発生回路２７におけるＯＲゲ
ートの出力、（ｉ）は入力クロック、（ｊ）、（ｋ）、
（１）、（＋）はＤ型フリップフロップＦＦ＋＋、　Ｆ
Ｆｔｔ、ＦＦ５ｓ、　ＦＦ４４．　　の各出力、（ｎ）
はクロック、（０）はＤ型フリップフロップＦＦ、の出
力をしめしたものである。そして、この第２図における
１、２・・・１６はデータのタイムスロットの番号を示
す。

つぎに第１図に示す実施例の動作第２図を参照して説明
する。

まず、多重化される入力データ１〜４（第２図（ｂ）〜
（ｅ）参照）は多重化ゲート２１に入力される。

また、その入力データ１〜４に同期したクロックを分周
カウンタ２３へ人力し、多重度に応じて入力クロックの
分局を行う。ここで、第１図には４多電の場合を示すが
多重度はこの限りではない。

そして、分周カウンタ２３により分周されたクロックは
パルス発生回路２７に入力され、入力データを切り取る
多重化パルスをつくる（第２図（ｂ　’）のＯＲ参照）
。この多重化パルスと上記入力データ１〜４とを多重化
ゲート２１へ入力し入力クロック一周期分の幅を持つデ
ータを作る（第２図（ｇ）〜（ｍ）のＦＦ、、〜ＦＦ、
４の各出力参照）。

つぎに、多重化ゲート３０により４本のデータの多重化
を行うために多重化ゲート２１の出力データの位相合わ
せを行う。すなわち、多重化するデータの位相を遅延ゲ
ート２９により、クロック一周期分ずつずらす必要があ
る。ここで、第１図では遅延ゲート２９はＤ型フリップ
フロップによるシフトレジスタによる構成となっている
が、この限りではない。そして、この遅延ゲート２９で
位相をずらせたデータ信号は多重化ゲート３０により多
重化され、Ｄ型フリップフロップ２５によってリタイミ
ングされて出力される。

［発明の効果コ 以上説明したように本発明は入力されたクロックより分
周カウンタおよびパルス発生回路を通して多重化するた
めのパルスをつくり、多重化するＮ本のデータとともに
多重化ゲートに入力することにより、多重化データをつ
くり、入力データの多重化を行う構成の並直列変換回路
に、多重化データに対して遅延ゲートを追加することに
より、入力されるデータの位相を入力クロック一周期分
ずつずらすことなく、同一位相で入力しても、入力の位
相余裕を確保することができる効果がある。

【図面の簡単な説明】

第１図は本発明による並直列変換回路の一実施例を示す
回路図、第２図は第１図の動作説明に供するタイムチャ
ート、第３図は従来の並直列変換回路の一例を示す回路
図、第４図は第３図の動作説明に供するタイムチャート
である。 ２１・・・・多重化ゲート、２３・・・・分周カウンタ
、２５・　・・Ｄ型フリップフロップ、パルス発生回路
、 イ ン タ、 ・遅延ゲート、 多重化ゲート。

Claims (1)

【特許請求の範囲】
1. 入力されたクロックより分周カウンタおよびパルス発生
   回路を通して多重化するためのパルスをつくり、多重化
   するＮ本（Ｎ：任意の自然数）のデータとともに多重化
   ゲートに入力することにより、多重化データをつくり、
   入力データの多重化を行う構成の並直列変換回路におい
   て、各多重化データに対して、この並直列変換回路の内
   部に前記多重化ゲートの出力を入力とする遅延ゲートを
   設け、多重化される順番にしたがい、入力データの位相
   をこの並直列変換回路の外部で入力クロック一周期分ず
   つずらすことなく同一位相で入力しても入力の位相余裕
   を確保しうるようにしたことを特徴とする並直列変換回
   路。