JPH04137554A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH04137554A JPH04137554A JP2257103A JP25710390A JPH04137554A JP H04137554 A JPH04137554 A JP H04137554A JP 2257103 A JP2257103 A JP 2257103A JP 25710390 A JP25710390 A JP 25710390A JP H04137554 A JPH04137554 A JP H04137554A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- opening
- integrated circuit
- bare
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 29
- 239000004020 conductor Substances 0.000 abstract description 15
- 239000003990 capacitor Substances 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は混成集積回路装置に関し、特にベアチップの近
くのチップ部品が搭載される基板表面にチップ部品を収
納すべき開口部を有した混成集積回路装置に係わる。
くのチップ部品が搭載される基板表面にチップ部品を収
納すべき開口部を有した混成集積回路装置に係わる。
(従来の技術)
従来、絶縁性基板上に、チップ抵抗やチップコンデンサ
等のペアチップ、及びこのペアチップの近くにチップ部
品を実装した混成集積回路装置か知られている。以下に
、各装置の例について説明する。
等のペアチップ、及びこのペアチップの近くにチップ部
品を実装した混成集積回路装置か知られている。以下に
、各装置の例について説明する。
■第2図(A)、(B)は従来の混成集積回路装置の一
例を示し、同図(A)は東面図、同図(B)は同図(A
)のX−X線に沿う断面図である。図中の1は絶縁性基
板である。この基板〕上には導体2a、2bか形成され
、これらの導体上には、半田層3を用いてチップ部品4
か搭載されている。なお、図示しないか、前記基板1上
にはペアチップか搭載されている。しかしながら、こう
した構4成の装置の場合、図示するように、前記チップ
部品4の外周部に半田層3の流れを防止するためにレジ
ストや誘電体等のブロック5を設ける必要かある。
例を示し、同図(A)は東面図、同図(B)は同図(A
)のX−X線に沿う断面図である。図中の1は絶縁性基
板である。この基板〕上には導体2a、2bか形成され
、これらの導体上には、半田層3を用いてチップ部品4
か搭載されている。なお、図示しないか、前記基板1上
にはペアチップか搭載されている。しかしながら、こう
した構4成の装置の場合、図示するように、前記チップ
部品4の外周部に半田層3の流れを防止するためにレジ
ストや誘電体等のブロック5を設ける必要かある。
■第3図は、ウェッジ5によりベアチンプロと基板1上
の所定の導体2aとをボンディングワイヤ7て接続する
場合の混成集積回路装置を示す。
の所定の導体2aとをボンディングワイヤ7て接続する
場合の混成集積回路装置を示す。
この場合、ポンディングパッドから決められた距離にチ
ップ部品4を搭載したり、逆にボンディングする必要か
ある。しかしなから、チップ部品4をベアチップ5に近
づけて配置すると、半田ブリソンや半田スクリーン印刷
において、ボンディングパノドに半田クリームが付着し
て金属材料のくわれか生じる。また、ボンディングワイ
ヤ7の逆打ちは、ベアチップの端にボンディングワイヤ
7か接触する恐れかある。
ップ部品4を搭載したり、逆にボンディングする必要か
ある。しかしなから、チップ部品4をベアチップ5に近
づけて配置すると、半田ブリソンや半田スクリーン印刷
において、ボンディングパノドに半田クリームが付着し
て金属材料のくわれか生じる。また、ボンディングワイ
ヤ7の逆打ちは、ベアチップの端にボンディングワイヤ
7か接触する恐れかある。
■第4図は、複数のチップ部品4を夫々集合させたり、
複数のベアチップ5を夫々集合させた混成集積回路装置
を示す。しかしながら、こうした装置においては、部品
を接続するパターンか複雑になり、多層化することにな
る。
複数のベアチップ5を夫々集合させた混成集積回路装置
を示す。しかしながら、こうした装置においては、部品
を接続するパターンか複雑になり、多層化することにな
る。
■第5図はガラスエポキシ等からなる絶縁性基板8にチ
ップ部品4を圧入した混成集積回路装置を示し、2d、
2eは導体、9は半田層を示す。
ップ部品4を圧入した混成集積回路装置を示し、2d、
2eは導体、9は半田層を示す。
しかしながら、この場合、絶縁性基板8か割れる可能性
かある。
かある。
(発明か解決しようとする課題)
本発明は上記事情に鑑みてなされたもので、チップ部品
か搭載される基板表面にチップ部品を収納すべき開口部
を設けることにより、部品間隔を広げることなくチップ
部品を基板に半田付けにより搭載できるとともに、高さ
のある部品でもベアチップの近くにウェッジボンディン
グでき、更に半田のくわれ等を回避できる混成集積回路
装置を提供することを目的とする。
か搭載される基板表面にチップ部品を収納すべき開口部
を設けることにより、部品間隔を広げることなくチップ
部品を基板に半田付けにより搭載できるとともに、高さ
のある部品でもベアチップの近くにウェッジボンディン
グでき、更に半田のくわれ等を回避できる混成集積回路
装置を提供することを目的とする。
[発明の構成コ
(課題を解決するための手段と作用)
本発明は、絶縁性基板と、この絶縁性基板上に搭載され
たベアチップと、前記絶縁性基板上で前記ペアチップの
近くに半田層を用いて搭載されたチップ部品とを具備し
、前記チ・ノブ部品か搭載される基板表面に、チップ部
品を収納すべき開口部を設けることを特徴とする混成集
積回路装置である。
たベアチップと、前記絶縁性基板上で前記ペアチップの
近くに半田層を用いて搭載されたチップ部品とを具備し
、前記チ・ノブ部品か搭載される基板表面に、チップ部
品を収納すべき開口部を設けることを特徴とする混成集
積回路装置である。
本発明によれば、チップ部品か搭載される基板表面にチ
ップ部品を収納すべき開口部を設けることにより、部品
間隔を広げることなくチ・ノブ部品を基板に半田付けに
より搭載できるとともに、高さのある部品でもペアチッ
プの近くにウニ・ソジボンディングてき、更に半田のく
われ等を回避できるという利点を有する。
ップ部品を収納すべき開口部を設けることにより、部品
間隔を広げることなくチ・ノブ部品を基板に半田付けに
より搭載できるとともに、高さのある部品でもペアチッ
プの近くにウニ・ソジボンディングてき、更に半田のく
われ等を回避できるという利点を有する。
(実施例)
以下、本発明の一実施例を第1図を参照して説明する。
図中の11は絶縁性基板である。この基板11上には、
導体12a、 12bか形成されている。前記導体12
a上には、チップ抵抗やチップコンデンサ等のベアチッ
プ13か搭載されている。
導体12a、 12bか形成されている。前記導体12
a上には、チップ抵抗やチップコンデンサ等のベアチッ
プ13か搭載されている。
前記ベアチップ13の近くの前記基板11表面には、所
定の深さの開口部14か形成されている。この開口部1
4の底部には中間導体15か形成され、この中間導体1
5上に半田層16を用いてチップ部品17か搭載されて
いる。ここて、チップ部品17の高さと開口部14の深
さは略同ヒである。
定の深さの開口部14か形成されている。この開口部1
4の底部には中間導体15か形成され、この中間導体1
5上に半田層16を用いてチップ部品17か搭載されて
いる。ここて、チップ部品17の高さと開口部14の深
さは略同ヒである。
上記混成集積回路装置は、絶縁性基板11と、この基板
ll上に搭載されたペアチップ13と、前記ベアチップ
13の近くの前記基板11表面に形成された開口部14
に設けられたチップ部品17とを具備した構成となって
いるため、チップ部品17の高さを従来と比べて開口部
14の深さ分下げることかでき、これにより第1図に示
す如くウェッジ18によりペアチップ13表面のパッド
(図示せず)と基板表面の導体12bをボンディングワ
イヤ19で電気的に接続する場合でも、ペアチップ13
とチップ部品17間の距離を小さくてき、高密度実装か
可能となる。
ll上に搭載されたペアチップ13と、前記ベアチップ
13の近くの前記基板11表面に形成された開口部14
に設けられたチップ部品17とを具備した構成となって
いるため、チップ部品17の高さを従来と比べて開口部
14の深さ分下げることかでき、これにより第1図に示
す如くウェッジ18によりペアチップ13表面のパッド
(図示せず)と基板表面の導体12bをボンディングワ
イヤ19で電気的に接続する場合でも、ペアチップ13
とチップ部品17間の距離を小さくてき、高密度実装か
可能となる。
また、チップ部品17は前記基板11表面に形成された
開口部14内で半田層16により中間導体15と接続さ
れているため、半田層16かチップ部品17の周辺に流
れることを回避でき、従来のようなブロックを設ける必
要かない。更に、金属材料のくわれや基板の割れの恐れ
もない。
開口部14内で半田層16により中間導体15と接続さ
れているため、半田層16かチップ部品17の周辺に流
れることを回避でき、従来のようなブロックを設ける必
要かない。更に、金属材料のくわれや基板の割れの恐れ
もない。
[発明の効果コ
以上詳述した如く本発明によれば、チップ部品が搭載さ
れる基板表面にチップ部品を収納すべき開口部を設ける
ことにより、部品間隔を広げることなくチップ部品を基
板に半田付けにより搭載できるとともに、高さのある部
品でもペアチップの近くにウェッジボンディングでき、
更に半田のくわれ等を回避できる信頼性の高い混成集積
回路装置を提供できる。
れる基板表面にチップ部品を収納すべき開口部を設ける
ことにより、部品間隔を広げることなくチップ部品を基
板に半田付けにより搭載できるとともに、高さのある部
品でもペアチップの近くにウェッジボンディングでき、
更に半田のくわれ等を回避できる信頼性の高い混成集積
回路装置を提供できる。
第1図は本発明の一実施例に係る混成集積回路装置の説
明図、第2図、第3図、第4図及び第5図は夫々従来の
混成集積回路装置の説明図である。 11・・絶縁性基板、12a 、 12b・・導体、1
3・・・ベアチップ、14・・・開口部、15・・中間
導体、16・・・半田層、17・・・チップ部品、18
・・ウェッジ、19・・ボンディングワイヤ。
明図、第2図、第3図、第4図及び第5図は夫々従来の
混成集積回路装置の説明図である。 11・・絶縁性基板、12a 、 12b・・導体、1
3・・・ベアチップ、14・・・開口部、15・・中間
導体、16・・・半田層、17・・・チップ部品、18
・・ウェッジ、19・・ボンディングワイヤ。
Claims (1)
- 絶縁性基板と、この絶縁性基板上に搭載されたベアチ
ップと、前記絶縁性基板上で前記ベアチップの近くに半
田層を用いて搭載されたチップ部品とを具備し、前記チ
ップ部品か搭載される基板表面に、チップ部品を収納す
べき開口部を設けることを特徴とする混成集積回路装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2257103A JPH04137554A (ja) | 1990-09-28 | 1990-09-28 | 混成集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2257103A JPH04137554A (ja) | 1990-09-28 | 1990-09-28 | 混成集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04137554A true JPH04137554A (ja) | 1992-05-12 |
Family
ID=17301776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2257103A Pending JPH04137554A (ja) | 1990-09-28 | 1990-09-28 | 混成集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04137554A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04123551U (ja) * | 1991-04-23 | 1992-11-09 | アンリツ株式会社 | 超高周波用ハイブリツドic |
-
1990
- 1990-09-28 JP JP2257103A patent/JPH04137554A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04123551U (ja) * | 1991-04-23 | 1992-11-09 | アンリツ株式会社 | 超高周波用ハイブリツドic |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3991347A (en) | Plated-through hole soldering to filter body | |
US5521435A (en) | Semiconductor device and a fabrication process thereof | |
US4839713A (en) | Package structure for semiconductor device | |
CA2412030C (en) | Perimeter anchored thick film pad | |
JPS60134442A (ja) | 半導体デバイス | |
JPH05343878A (ja) | 高密度回路モジュールの製造方法 | |
JPH04137554A (ja) | 混成集積回路装置 | |
JPS61251047A (ja) | 半導体デバイスパッケージ及びその製造方法 | |
JP2886613B2 (ja) | 表面実装用多層プリント配線板 | |
JPH04139783A (ja) | Ic搭載用可撓性回路基板及びその製造法 | |
JP2000012992A (ja) | 回路基板 | |
US6560121B1 (en) | Method for surface mounting of a microwave package on a printed circuit and package and printed circuit for implementing said method | |
JPH0794838A (ja) | 大電流回路基板 | |
JP3254406B2 (ja) | 電子部品搭載用基板 | |
JP2937151B2 (ja) | 表面実装部品用グランドケース及び半導体装置 | |
JPH03262186A (ja) | 印刷配線基板 | |
JP2953893B2 (ja) | プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板 | |
JP2858252B2 (ja) | 表面実装用電子部品の電極構造 | |
JP2000278041A (ja) | 電圧制御発振器 | |
JPH0427131A (ja) | 電子部品搭載用基板 | |
JPH10335873A (ja) | 高周波回路部品 | |
JP2791301B2 (ja) | マイクロ波集積回路及びマイクロ波回路装置 | |
JPS59193054A (ja) | 半導体装置 | |
JPH03200398A (ja) | 回路基板装置のシールド構造 | |
JPS594061A (ja) | 半導体装置 |