JPH04123551U - 超高周波用ハイブリツドic - Google Patents
超高周波用ハイブリツドicInfo
- Publication number
- JPH04123551U JPH04123551U JP1991036520U JP3652091U JPH04123551U JP H04123551 U JPH04123551 U JP H04123551U JP 1991036520 U JP1991036520 U JP 1991036520U JP 3652091 U JP3652091 U JP 3652091U JP H04123551 U JPH04123551 U JP H04123551U
- Authority
- JP
- Japan
- Prior art keywords
- base
- bonding
- electronic circuit
- high frequency
- ultra
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 abstract description 12
- 230000000694 effects Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009396 hybridization Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ボンディング作業を容易化できるとともに、
ボンデイングのワイヤ長を短くすることができ、超高周
波帯域の周波数特性が良好であること。 【構成】 パッケージ1の基台2上にアース面3が設け
られ、このアース面3上に各種電子回路素子としてそれ
ぞれ高さの異なるIC10、基板11が設けられる。そ
して、高さがあるIC10部分には段差として凹部2b
が形成され、この凹部2b部分にICが設けられる。そ
してIC10、基板11のボンデイング面である上面の
高さ位置はほぼ同一位置となり、ボンデイング作業を行
い易いとともに、短い長さのワイヤ12a,12bで接
続でき、高周波化を達成できる。
ボンデイングのワイヤ長を短くすることができ、超高周
波帯域の周波数特性が良好であること。 【構成】 パッケージ1の基台2上にアース面3が設け
られ、このアース面3上に各種電子回路素子としてそれ
ぞれ高さの異なるIC10、基板11が設けられる。そ
して、高さがあるIC10部分には段差として凹部2b
が形成され、この凹部2b部分にICが設けられる。そ
してIC10、基板11のボンデイング面である上面の
高さ位置はほぼ同一位置となり、ボンデイング作業を行
い易いとともに、短い長さのワイヤ12a,12bで接
続でき、高周波化を達成できる。
Description
【0001】
本考案は、内部にIC等が組み込まれたハイブリッドICに関し、特に超高周
波帯域を扱う超高周波ハイブリッドICに関する。
【0002】
図4に示すのは、従来のハイブリッドICを示す部分側断面図である。
各種電子回路素子を収容するパッケージ30は、所定厚さ(例えば0.6mm)
の基台30aを有し、この基台30a上面には全面にアース面31が設けられて
いる。
このアース面31上には、各種電子回路素子、例えば同図中に示すIC32、
素子が設けられた基板33等が設けられる。また、IC32のボンデイングパッ
ド32a部分からは基板33、及びアース面31に対してそれぞれワイヤー34
がボンディング接続されている。尚、IC32の裏面は一番低い電位(例えばア
ース電位、場合によりマイナス電位)とされている。
【0003】
ところで、近年では上述したハイブリッドICの高周波化が進み、現在1GHz
のパルス(上限値3GHz程度)の超高周波帯域を扱うようになっている。
【0004】
しかしながら、従来のハイブリッドICでは、以下に述べる問題点を有してい
た。
まず、それぞれ異なる高さを有するIC32(たとえば0.4mm)と、基板3
3(0.127mm)との間が同一の高さ位置とならないから、これらの間で段差
が生じた。このため、ワイヤーボンディングの作業を容易に行うことができなか
った。これを行う際にはボンディングツールが突出している電子回路素子に接触
するため、これらIC32と基板33間に所定距離Sを設けなければならなかっ
た。さらに、IC32の上面と基板33の上面の高さ位置が異なることにより、
ボンディング作業時に使用する顕微鏡の焦点を各々の電子回路素子部分でそれぞ
れ再調整しなければならず面倒である。
【0005】
ところで、超高周波化にとって最も問題となるのは、ワイヤ34が長くなり周
波数特性が劣化することである。電子回路素子同士間の間隔があくことにより、
これらを接続するワイヤ34が長く必要となること、およびIC32の高さ以上
の長さのワイヤ34が必要であり、短くできないことにより、このワイヤ34は
多くのインダクタンス成分を有することとなり、超高周波帯域において、周波数
特性を劣化させる原因となり、ハイブリッドIC全体の高周波化を達成すること
ができないとともに、信頼性を向上させることができなかった。
【0006】
本考案は、上記問題点を解決するためになされたものであり、ボンディング作
業を容易化できるとともに、ボンデイングのワイヤを短くでき、超高周波帯域で
の周波数特性が優れた超高周波用ハイブリッドICを提供することを目的として
いる。
【0007】
上記目的を達成するため、本考案の超高周波用ハイブリッドICは、基台2に
取り付けられた複数のボンデイングパット10aを有する電子回路素子10,1
1を、前記基台のアース面3または前記基台の接続箇所11aに、ワイヤ12a
,12bを用いたボンデイングによって接続する超高周波用ハイブリッドICに
おいて、
前記基台の複数のボンデイングパットを有する電子回路素子のボンデイング面
が、前記基台の前記他の電子回路素子のボンデイング面とほぼ同じ高さとなるよ
うに、前記基台には、前記ボンデイングパットを有する電子回路素子が取り付け
られる部分に段差2bを設けたことを特徴とする。
【0008】
基台2には、ボンディングパッド10aを有する電子回路素子10部分に段差
としての凹部2bが形成され、高さの異なる電子回路素子10,11のうち一方
がこの段差2b部分に設けられる。これにより、それぞれの電子回路素子10,
11は上面のボンデイング面がほぼ同じ高さとすることができ、ワイヤ12a,
12bを用いたボンディング作業を容易に行うことができるとともに、短い距離
のワイヤ12a,12bでこれをおこなうことができる。
【0009】
図1は、本考案の超高周波ハイブリッドICの実施例を示す側断面図、図2は
同平面図である。
本超高周波ハイブリッドICは外形寸法が横15mm、縦17mm程度のチップで
ある。
パッケージ1の基台2は、本実施例ではセラミック等により成る絶縁体により
形成され、この基台2上には、後述する各構成部が固定配置される。基台2は、
所定厚さ、例えば0. 6mmとなるように0.3mmの基台2を2層に積層形成して
成るものであり、この基台2の上面2aにはアース電位とされたアース面3が形
成されている。
【0010】
基台2の縁部周囲には、枠体4が設けられ、この枠体4からはリード5が外部
まで導出されている。この枠体4上面位置においてリード5の内側端部5a部分
の電源ライン、アースライン間にはバイパスコンデンサ6が配置されている。
枠体4上にはシールリング7が設けられ、このシールリング7上にキャップ8
が密閉される構造となっていて、内部空間にはアルゴンガス等の不活性ガスが封
入される。
組み立て後において基台2は上下反転してパッケージの上面となり、リード5
は、回路基板15上に半田付け等で接続固定される。また、基台2には、放熱用
のヒートシンク14が設けられる。
【0011】
基台2の上面2aには、各種電子回路素子、例えばIC10、回路素子が設け
られた基板11等が設けられる。基板11は基台2上に接着等により固定される
。ここでIC10の厚さは0.4mm、基板11の厚さは0.127mmである。I
C10は図2の平面図に示すように基板11に接続され、基板11はリード5端
部5aにワイヤで接続される。
そして、この基台2において、IC10が配置される部分のみ、所定の深さを
有した凹部2bが形成されている。この凹部2bは、前記積層して形成する際に
上側の層のみ予め貫通穴を形成して作成することができる。
【0012】
これにより、IC10の上面位置は、基板11の上面位置とほぼ同じ高さとな
る。そして、IC10のボンディングパッド10aから引き出されるワイヤ12
a,12bはそれぞれ基板11上の接続箇所11a、及びアース面3に対して最
短距離で接続することができる。
さらに、IC10の上面位置と基板11の上面位置とがほぼ同じ高さとできる
ので、ボンディングツール(ボンダ)の移動に際して接触部分がなくなり、作業
しやすくなるとともに、これらIC10と基板11とを近接することができる。
この近接によっても、ワイヤ12a,12bの長さを短くすることができるとと
もに、スペースを有効に利用することができ、全体面積の縮小化によるハイブリ
ッドICの小型化することができる。また、ボンディングの際に使用する顕微鏡
の焦点の調整が不要となり、ボンデイング作業を行い易くなる。
尚、ワイヤ12aは信号用に用いられ、ワイヤ12bはアース用に用いられた
ものである。
【0013】
上述した実施例では、電子回路素子であるIC10と基板11の上面高さをほ
ぼそろえる構成とし、ワイヤ12a,12bの短距離化を図ったものであるが、
他、図3の部分拡大断面図に示す如く、IC10の上面位置を基板11の略中央
位置部分となるよう、凹部2bの深さを調整することにより、IC10のワイヤ
12a、12bは、基板11、及びアース面3いずれに対しても最短、かつ同一
長とすることができる。
【0014】
尚、上述した実施例では、基台2に段差として凹部2bを設けてIC10と基
板11の上面の高さ位置を調整する構造としたが、段差としては凸部を設け、低
い方の電子回路素子の上面位置をあげることにより、異なる高さの電子回路素子
の上面高さを調整するよう構成してもよく、この場合によっても前記実施例同様
の作用効果を得ることができる。
【0015】
本考案によれば、基台上に段差を設け、この基台上に設けられる異なる高さの
電子回路素子同士の上面の高さを揃えることができる。
これにより、電子回路素子同士を接続するワイヤ長を短くすることができ、高
周波化を達成できる。
また、電子回路素子同士の上面がそろっているので、ボンディングツールの作
業に支障をきたすことがなく、ワイヤ接続作業を容易に行うことができるととも
に、電子回路素子同士を近接でき、全体を小型化できる。
【図1】本考案の超高周波ハイブリッドICの実施例を
示す側断面図。
示す側断面図。
【図2】同ハイブリッドICの平面図。
【図3】同ハイブリッドICの部分拡大側断面図。
【図4】従来のハイブリッドICを示す部分側断面図。
1…パッケージ、2…基台、2a…上面、2b…凹部、
3…アース面、5…リード、6…バイパスコンデンサ、
10…IC、11…基板、12a,12b…ワイヤ。
3…アース面、5…リード、6…バイパスコンデンサ、
10…IC、11…基板、12a,12b…ワイヤ。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成3年7月3日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図3】
【図4】
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所
H01L 25/04
25/18
H01P 5/08 L 7741−5J
Claims (1)
- 【請求項1】 基台(2)に取り付けられた複数のボン
デイングパット(10a)を有する電子回路素子(1
0,11)を、前記基台のアース面(3)または前記基
台の接続箇所(11a)に、ワイヤ(12a,12b)
を用いたボンデイングによって接続する超高周波用ハイ
ブリッドICにおいて、前記基台の複数のボンデイング
パットを有する電子回路素子のボンデイング面が、前記
基台の前記他の電子回路素子のボンデイング面とほぼ同
じ高さとなるように、前記基台には、前記ボンデイング
パットを有する電子回路素子が取り付けられる部分に段
差(2b)を設けたことを特徴とする超高周波用ハイブ
リッドIC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991036520U JPH04123551U (ja) | 1991-04-23 | 1991-04-23 | 超高周波用ハイブリツドic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991036520U JPH04123551U (ja) | 1991-04-23 | 1991-04-23 | 超高周波用ハイブリツドic |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04123551U true JPH04123551U (ja) | 1992-11-09 |
Family
ID=31918451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1991036520U Pending JPH04123551U (ja) | 1991-04-23 | 1991-04-23 | 超高周波用ハイブリツドic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04123551U (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03272161A (ja) * | 1990-03-22 | 1991-12-03 | Sumitomo Electric Ind Ltd | リードフレーム |
JPH04137554A (ja) * | 1990-09-28 | 1992-05-12 | Toshiba Lighting & Technol Corp | 混成集積回路装置 |
JPH04137756A (ja) * | 1990-09-28 | 1992-05-12 | Sanyo Electric Co Ltd | 混成集積回路 |
JP4099555B2 (ja) * | 1998-09-04 | 2008-06-11 | ソニー株式会社 | 画像情報変換装置 |
-
1991
- 1991-04-23 JP JP1991036520U patent/JPH04123551U/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03272161A (ja) * | 1990-03-22 | 1991-12-03 | Sumitomo Electric Ind Ltd | リードフレーム |
JPH04137554A (ja) * | 1990-09-28 | 1992-05-12 | Toshiba Lighting & Technol Corp | 混成集積回路装置 |
JPH04137756A (ja) * | 1990-09-28 | 1992-05-12 | Sanyo Electric Co Ltd | 混成集積回路 |
JP4099555B2 (ja) * | 1998-09-04 | 2008-06-11 | ソニー株式会社 | 画像情報変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6593647B2 (en) | Semiconductor device | |
US20220007499A1 (en) | Module, terminal assembly, and method for producing module | |
JP5414644B2 (ja) | 半導体装置 | |
JP3853263B2 (ja) | 半導体装置 | |
US20070217174A1 (en) | Wafer level packaging structure with inductors and manufacture method thereof | |
JP2003163310A (ja) | 高周波半導体装置 | |
JPH04123551U (ja) | 超高周波用ハイブリツドic | |
JPH06120294A (ja) | 化合物半導体装置及びその製造方法及びその実装方法 | |
JP2020035820A (ja) | モジュールおよびその製造方法 | |
US11264967B2 (en) | Multi-piece wiring substrate, electronic component housing package, electronic device, and electronic module | |
JPH0563136A (ja) | 混成集積回路装置 | |
JP3078773B2 (ja) | 電子部品およびその製造方法 | |
JP2006245396A (ja) | 半導体装置及びその製造方法 | |
JP4946959B2 (ja) | 半導体装置の製造方法 | |
JP2000294694A (ja) | 両面に放熱構造を具えた半導体装置及びその製造方法 | |
JP2833592B2 (ja) | 半導体容器 | |
JPH1050879A (ja) | 表面実装型電子部品 | |
JP2006049602A (ja) | 半導体装置およびその製造方法 | |
JP2600898B2 (ja) | 薄型パッケージ装置 | |
JPH07193160A (ja) | チップキャリア | |
JP4122394B2 (ja) | ボンディングパッドの表面保護方法と基板とその基板の製造方法 | |
WO2006001087A1 (ja) | 半導体装置 | |
JP2845846B2 (ja) | 樹脂封止型半導体装置 | |
JP2701348B2 (ja) | 半導体装置 | |
JP4015118B2 (ja) | 半導体装置 |