JPH04134419A

JPH04134419A - 液晶表示装置の表示制御方法

Info

Publication number: JPH04134419A
Application number: JP25998790A
Authority: JP
Inventors: Koji Numao; 孝次沼尾
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-09-27
Filing date: 1990-09-27
Publication date: 1992-05-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、強誘電性液晶〈以下、ＦＬＣと略称する）が
用いられる液晶表示装置の表示制御方法に関する。

従来の技術第２図は、ＦＬＣパネルの概略的な構成を示す断面図で
ある。２枚のガラス基板５ａ、５ｂは、互いに対向させ
て配置される。一方のガラス基板５ａの表面には、イン
ジウム錫酸化物（以下、ＩＴＯと略称する）からなる信
号電極Ｓが複数本互いに平行に配置されており、さらに
その表面には、Ｓ］０２からなる透明な絶縁膜６ａで被
覆されている。信号電極Ｓと対向するもう一方のガラス
基板５ｂの表面には、ＩＴ○からなる走査電極りが信号
電極Ｓと直交する向きに複数本互いに平行に配置されて
おり、さらにその表面はＳｉＯ２からなる透明な絶縁１
１ｊ６ｂで被覆されている。各絶縁膜６ａ、６ｂ上には
、ラビング処理などが施されたポリビニルアルコールな
どからなる配向膜７ａ７ｂがそれぞれ形成されている。

この２枚のガラス基板５ａ、５ｂは、一部に注入口を残
して封止剤８で貼り合わされ、その注入口から配向１ｉ
７ａ、７ｂで挟まれる空間内に真空注入によってＦＬＣ
９が導入された後、上記注入口は封止剤８て封止される
。このようにして貼り合わした２枚のガラス基板５ａ、
５ｂは、互いの偏向軸が直交するように配置した２枚の
偏向板１０ａ、１０ｂで挟まれる。

第１３図は、上述のＦＬＣＤＩを用いた表示装置の構成
を概略的に示すプロ・ツク図である。こグ）表示装置で
は、画像表示に必要な情報をパーソナルコンピュータ２
からＣＲＴデイスプレィ３へ出力しているデジタル信号
から得ている。このデジタル信号をコントロール回路４
にてＦ　Ｌ　ＣＤ　１て画像表示をさせるためのドライ
ブ信号に変換し、このドライブ信号によってＦＬＣＤＩ
での画像表示が行われる。

第１１図および第１４図は、上述した単純マトリクス構
成のＦＬＣパネルの走査電極りに走査側駆動回路１１が
接続され、信号電極Ｓに信号側駆動回路１２が接続され
たＦＬＣデイスプレィ〈以下、ＦＬＣＤと略称する）１
の構成を示す平面図である。走査側駆動回路１１は、走
査電極りに電圧を印加するための回路であり、信号側駆
動回路１２は、信号電極Ｓに電圧を印加するための回路
である。

ここでは説明を簡単にするために、走査電極りは３２本
で信号電極Ｓが１６本の場合、つまり３２×１６の画素
で構成されているＦＬＣＤＩの場合について示しており
、走査電＆Ｌのそれぞれは符号りに添字ｉ　（ｉ＝１−
３２）を付加して区別し、信号電極Ｓのそれぞれは符号
Ｓに添字ｊ（ｊ−１〜１６）を付加して区別している。

また、以後の説明では、任意の走査電極Ｌｉと任意の信
号電極Ｓｊとが交差する部分の画素を符号Ａｌｊで表す
ものとする。

第６図は、上述したパーソナルコンピュータ２からＣＲ
Ｔデイスプレィ３へ出力される各信号の波形図である。

第６図（１）はＣＲＴデイスプレィ３へ出力される画像
情報の１水平走査区間分の周期を与える水平同期信号Ｈ
Ｄ−であり、第６図（２〉はその情報の１画面分の周期
を与える垂直同期信号ＶＤ−であり、第６図（３）はそ
の情報を表示データＤａｔａとして１水平走査区間毎に
まとめて示したものであり、添付の数字はＦＬＣＤｌの
走査Ｔ４極Ｌｉに対応する。

第６図（４）は水平同期信号ＨＤ−の１水平走査区間を
拡大して示す波形図であり、第６図（５）は上記表示デ
ータＤａｔａの１水平走査区間を拡大して示す波形図で
あり、添付の数字はＦＬＣＤｌの信号電極Ｓｊに対応し
、第６１１Ｊ（６）はその表示データＤａｔａの１画素
毎のデータ転送りロックＣＬＫを示す波形図である。

第１５図は、上述のコントロール回路４の構成を概略的
に示すブロック図である。表示用メモリ１６は、第１３
図のパーソナルコンピュータ２から出力される１画面分
の表示データＤａｔａを記録するためのメモリである。

この表示用メモリ１６からは、現在ＦＬＣＤＩの画面に
表示されている表示データと次のフトームで表示させる
べき表示データとの問責を示す変換データＲ，ｘが識別
用メモリ１７と参照用メモリ１８とへ、次のフレームで
表示させるべき表示データＤｏが駆動制御回路１９へそ
れぞれ出力されている。

識別用メモリ１７は、上記表示用メモリ１６から出力さ
れる変換データＲｘに基づき、ＦＬＣＤｌの各走査電極
上の画素に現在表示されている表示データと次のフレー
ムで表示させるべき表示データとに違いがある画素が１
つでもあるかどうかを、走査電極毎に識別データとして
記録するためのメモリである。この識別用メモリ１７て
は、各走査電極毎に識別データを保持するためにそれぞ
れ１ビツトの記憶容量が割当てられており、これを出力
制御回路１４へ識別データＳＡＭＥ−として出力してい
る。参照用メモリ１８は、上記表示用メモリ１６から出
力される１画面分の変換データＲｘをそのまま記録する
ためのメモリである。

入力制御回路１３は、パーソナルコンピュータ２から出
力される水平同期信号ＨＤ−２垂直同期信号ＶＩ）−、
クロックＣＬＫに基づき、表示用メモリ１６、識別用メ
モリ１７、参照用メモリ１８の入力側の動作を、直接ま
たは入出力切換え回路１５を通して間接的に制御するた
めの回路である。

出力制御回路１４は、識別用メモリ１７から出力される
識別データＳＡＭＥ−と内部クロックＣＫとに基づき、
表示用メモリ１６、識別用メモリ１７、参照用メモリ１
８の出力側の動作を、直接または入出力切換え回路１５
を介して間接的に制御するとともに、駆動制御回路１９
から出力される表示データＤＡＴＡのＦＬＣＤｌでの表
示位置を指示するための回路である。

入出力切換え回路１５は、入力制御回路１３と出力制御
回路１４との信号に基づき、表示用メモリ１６、識別用
メモリ１７、参照用メモリ１８の入出力のタイミングを
切換える回路である。

駆動制御回路１つは、表示用メモリ１６から与えられる
表示データＤｏと参照メモリ１８がら与えられる同異デ
ータＤｒｅとがら画像データＤＡＴＡを出力し、出力制
御回路１４がら与えられる信号に基づき、この画像デー
タＤＡＴＡのＦＬＣＤｌでの位置を与える信号、選択電
圧ＶＣａ、非選択電圧ＶＣｂ、非書換え電圧ＶＳｃ、書
換え暗電圧ＶＳｄおよび書換え明電圧ＶＳｅをＦＬＣＤ
ｌに出力する回路である。

第７図および第８図は、上述の走査電極りに印加する選
択電圧■Ｃａ、非選択電圧■ｃｂ、信号電極Ｓに印加す
る非書換え電圧ＶＳｃ、書換え暗電圧■Ｓｄ、書換え明
電圧ＶＳｅの具体的な電圧波形である。第７図（１）お
よび第８図く１）に示す波形は走査型［ｉＬに印加され
、その走査電極り上の画素のメモリ状態つまり表示され
ている輝度の状態を書換えるための選択電圧Ｖ　Ｃａて
あり、第７図く２）および第８図（２）に示す波形はそ
の他の走査電極しに印加され、その走査電極り上の画素
の表示状態を書換えないための非選択電圧ｖｃｂである
。第７図（３）および第８図（３）に示す波形は信号電
極Ｓに印加され、選択電圧ＶＣａが印加されている走査
電極り上の画素の表示状態を書換えないための非書換え
電圧ＶＳｃてあり、第７図（４）および第８図（４）に
示す波形は信号電極Ｓに印加され、選択電圧ＶＣａが印
加されている走査電極り上の画素の表示状態を「暗」の
輝度状態に書換えるための書換え暗電圧ＶＳｄであり、
第７図〈５）および第８図く５）に示す波形は信号電極
Ｓに印加され、選択電圧Ｖ　Ｃａが印加されている走査
電極り上の画素の表示状態を［明Ｊの輝度状態に書換え
るための書換え明電極Ｖ　Ｓ−ｅである。

第７図（６）〜第７図（１１）、第８図（６）〜第８図
（１１）は、画素ＡＩＪにががる実効電圧の波形を示す
。第７図く６）および第８図（６）の波形Ａ−Ｃは走査
電極Ｌ１に選択電圧ＶＣａが印加され、信号電極Ｓｊに
非書換え電圧Ｖ　Ｓ　ｃが印加されたときに画素Ａｉｊ
にかかる電圧波形を示し、第７図（７）および第８図（
７）の波形ＡＤは走査電極Ｌ１に選択電圧ＶＣａが印加
され、信号電極Ｓｊに書換え暗電圧Ｖ　Ｓ　＜３が印加
されたときに画素Ａｉｊにかかる電圧波形を示し、第７
図（８）および第８図（８）の波形Ａ、　−Ｅは走査電
極Ｌｉに選択電圧Ｖ　Ｃａが印加され、信号電極Ｓｊに
書換え明電圧Ｖ　Ｓ　ｅが印加されたときに画素Ａｉｊ
にかかる電圧波形を示し、第７１ｇ（９）および第８図
（９）の波形Ｂ−Ｃは走査電極Ｌｉに非選択電圧ｖｃｂ
が印加され、信号電１＋Ｓｊに非書換え電圧ＶＳｃが印
加されたときに画素Ａｉｊにかかる電圧波形を示し、第
７図（１０）および第８図（１０）の波形はＢ−Ｄは走
査を極Ｌｉに非選択電圧ｖｃｂが印加され、信号電極Ｓ
ｊに書換え暗電圧ＶＳｄが印加されたときに画素Ａｉｊ
にかかる電圧波形を示し、第７図（１１）および第８図
（１１）の波形Ｂ−Ｅは走査電極Ｌｉに非選択電圧ｖｃ
ｂが印加され、信号電極Ｓｊに書換え明電圧ＶＳｅが印
加されたときに画素Ａｉｊにかかる電圧波形を示してい
る。

第１６図および第１７図は、上述の第１５図のコントロ
ール回路４を用いてＦＬＣＤＩの画素Ａｉｊの表示状態
が第１４図の「強請」から第１１図の「常誘」に書換え
られた場合、コントロール回路４からＰＬＣＤＩへ出力
されるドライブ信号を示す波形図である。第１６図（２
）および第１７図（２）は走査電極Ｌｉを選択する選択
信号ＹＩを示す波形図であり、第１６図（１）および第
１７図（１）は上記選択信号ＹＩを走査側駆動回路１１
に含まれる図示しないシフトレジスタ内において順次転
送させるためのクロックＹＣＫ−を示す波形図であり、
第１６図〈４）および第１７図（４）は上記シフトレジ
スタ内の選択信号ＹＩを同じ走査側駆動回路１１に含ま
れる図示しない別のシフトレジスタに取込み、保持する
ためのクロックＬＣＫ−を示す波形図であり、第１６図
（３）および第１７図（３）はＦＬＣＤＩの各画素に対
応する表示データＤＡＴＡであり、添付の数字はＦＬＣ
ＤＩの走査ｔ［ｉ　Ｌ　ｉに対応する。

第１６図（５）は上記クロックＹＣＫ−を１ｉ１！択時
間分拡大して示す波形図であり、第１６図（６）は上記
選択信号ＹＩを１選択時間分拡大して示す波形図であり
、第１６図（７）は上記表示データＤＡＴＡを１選択時
間分拡大して示す波形図であり、添付の数字はＦＬＣＤ
Ｉの信号電極Ｓｊに対応する。

第１６図（８）は上記表示データＤＡＴＡを信号側駆動
回路１２に含まれる図示しないシフトレジスタ内におい
て順次転送するためのデータ転送りロックＸＣＫを示す
波形図であり、第１６図（９〉は信号側駆動回路１２に
含まれる図示しないシフトレジスタ内の上記表示データ
ＤＡＴＡを同時に信号側駆動回路１２に含まれる図示し
ない別のレジスタに取込んで保持するためのタイミング
を与えるラッチパルスＬＰを示す波形図であり、第１６
図〈１０）は走査電極りに印加する電圧ＶＣａ、ＶＣｂ
を概略的に示す波形図であり、−第１６図（１１）は信
号電極Ｓに印加する電圧Ｖ　Ｓ　ｃ　。

ＶＳｄＶＳｅを概略的に示す波形図である。なお、第１
７図（１）〜第１７図（４）は、第１６図（１）〜第１
６図（４）の各波形に続く波形を示している。

この第１６図および第１７図の波形図に沿って従来の駆
動方法を説明する。ＦＬＣＤＩの画面に「強請」の文字
が表示されているフレームでは、表示用メモリ１６に記
録されている表示データＤＯは、第１４図の３２Ｘ１６
画素の状態そのものであり、識別用メモリ１７に記録さ
れている識別データは全て「０」とする。

この状態で、パーソナルコンピュータ２から、「常誘」
の文字を表示する表示データＤａｔａが表示用メモリ１
６に送信されるので、表示用メモリ１６からは、ｒ強請
」と「常誘」との違いである第１２図に模式的に示すよ
うな１画面分の変換データＲｘが、識別用メモリ１７と
参照用メモリ１８とへ送出される。その変換データＲｘ
は、参照用メモリ１８ではそのまま保持されるが、識別
用メモリ１７では変換データＲｘの１走査電極分が１つ
にまとめられて保持される。すなわち、走査電極Ｌ１〜
Ｌ１６までは「１」が保持され、走査電極Ｌ１７〜Ｌ３
２までは「０」が保持される。

第１６図および第１７図の波形図は、この後の動作を説
明するものであり、出力制御回路１４は、入出力切換え
回路１５を通して出力側行アドレス０ＡＣｒｌＪを、表
示用メモリ１６と識別用メモリ１７と参照用メモリ１８
とへ出力し、識別用メモリ１７の出力信号である識別デ
ータＳＡＭＥ−を調べる。上述したように走査電極Ｌ１
に相当する識別データの値は「１」なので、出力側列ア
ドレスＯＡＳ’ｌＪ〜ｒ４．を表示用メモリ１６と参照
用メモリ１７とへ出力し、走査電極Ｌ１に対応する表示
データＤＯと同異データＤｒｅとを駆動制御回路１９へ
出力させ、識別用メモリ１７の走査電極Ｌ１に相当する
識別データの値を「０」に戻す。

駆動制御回路１９は、この表示データＤｏが「暗」で同
異データＤｒｅが「変化」ならば表示データＤＡＴＡと
して「書換え暗Ｊの信号を、表示データＤｏが「明」で
同意データＤｒｅが「変化Ｊならば表示データＤＡＴＡ
として「書換え明」の信号を、表示データＤｏが「明」
か「暗」で同意データＤｒｅが「同じ」ならば表示デー
タＤＡＴＡとして「非書換え」の信号を、それぞれＦＬ
ＣＤｌの信号側駆動回路１２へ出力する。

続いて出力制御回路１４は出力側行アドレス０ＡＣｒ２
Ｊを出力するが、出力側アドレスＯＡｃが「１７Ｊとな
るまではコントロール回路４は上述の動作を繰返す。

出力制御回路１４が出力側行アドレスＯＡｃ　ｒ１７」
を出力し、識別用メモリ１７の出力信号である識別デー
タＳＡＭＥ−を調べると、走査電極Ｌ１７に相当する識
別データの値は「０」なので、出力制御回路１４は出力
側行アドレスＯＡｃを「１８」として再び識別データＳ
ＡＭＥ−を調べる。

この動作を繰返すが、この動作は最大４回まで繰返され
、出力制御回路１４が出力側行アドレスＯＡｃ　ｒ２０
」を出力するたびに、識別用メモリ１７の出力信号であ
る識別データＳＡＭＥ−の値によらず、出力側列アドレ
スＯＡｓを表示用メモリ１６と参照用メモリ１７とへ出
力し、表示データＤｏと同意データＤｒｅとを駆動制御
回路１９／＼出力させ、識別用メモリ１７の走査電極Ｌ
１に相当する識別データの値を「Ｏ」に戻す。

駆動制御回路１９は、この表示データＤｏと同意データ
Ｄｒｅとから上述のとおり表示データＤＡＴＡをＦＬＣ
Ｄｌの信号側駆動回路１２へ出力する。

以下、このような動作を繰返すが、この動作を繰返して
いる間にパーソナルコンピュータ２から出力される画像
情報が変化したならば、その変化に合わせて上述の「強
訴」から「常誘」へ画像情報が変化した場合と同様に、
表示用メモリ１６、識別用メモリ１７、参照用メモリ１
８の記録内容が変化する。なお、識別用メモリ１７では
、このとき「１」であった識別用データは変化せずに、
「１」のままである。

このようにして、信号側駆動回路１２へ表示データＤＡ
ＴＡが入力されるが、信号側駆動回路１２では、表示デ
ータＤＡＴＡをデータ転送り口・ンクＸＣＫによって図
示しないシフトレジスタ内を順次転送し、ラッチパルス
ＬＰに同期して図示しない別のレジスタに取込む、この
レジスタに取込まれた表示データＤＡＴＡの値が「書換
え暗」ならば対応する信号電極に書換え暗電圧ＶＳｄを
、表示データＤＡＴＡの値が「書換え明Ｊならば対応す
る信号電極に書換え明電圧ＶＳｅを、表示データＤＡＴ
Ａの値が「非書換え」ならば対応する信号電極に非書換
え電圧ＶＳｃを印加する。

また、駆動制御回路１９から、上述のレジスタに取込ま
れた表示データＤＡＴ−Ａに対応する走査電極を示すた
めに、選択信号ＹＩとクロ・ンク信号ＹＣＫ−ＬＣＫ−
とが出力される。

走査側駆動回路１１では、選択信号ＹＩを転送りロック
ＹＣＫ−によって走査側駆動回路１１に含まれる図示し
ないシフトレジスタ内を順次転送し、保持クロックＬＣ
Ｋ−に同期して走査側駆動回路１１に含まれる図示しな
い別のレジスタに取込む。このレジスタに取込まれた選
択信号Ｙｌの値が「１」ならば対応する走査電極に選択
電圧■Ｃａを、選択信号ＹＩの値が「０」ならば対応す
る走査電極に選択電圧ｖｃｂを印加する。

このような従来の駆動方法によれば、現在表示されてい
る走査電極上の画素の表示データと次のフレームでの表
示データとが同じである画素については、走査電極が選
択されないかまたは走査電極が選択されても、信号電極
に非書換え電圧しか印加されないので、ＦＬＣＤの走査
電極数が増えても画素を書換えることによるフリッカの
発生しない表示が可能となる。

発明が解決しようとする課題上述の駆動方法を適用できるＦＬＣＤは、走査電極Ｌｉ
に非選択電圧を印加するか、または走査電極Ｌｉに選択
電圧を印加するが信号電極Ｓｊには非書換え電圧を印加
する限り、その走査電極と信号電極との交点である画素
Ａｉｊの表示状態が変わらないＦＬＣＤでなければなら
ない。

また、従来の駆動方法では、パーソナルコンピュータ２
から出力される画像情報が表示用メモリ１６に連続して
書込まれるので、後のフレームの表示が先のフレームの
表示より先にＦＬＣＤ’ｌに表示されてしまうという問
題があった。

本発明の目的は、フリッカの発生が少なく、実用上問題
のない表示状態を得ることができる液晶表示装置の駆動
方法を提供することである。

課題を解決するための手段本発明は、互いに交差する方向に配列した複数の走査電
極と複数の信号電極との間に強誘電性液晶を介在させ、
走査電極と信号電極とが交差する領域を画素とし、複数
の走査電極のうちの１つの走査電極にその電極上の画素
を書換えるための選択電圧を印加し、残りの走査電極に
その電極上の画素を書換えないための非選択電圧を印加
し、信号電極に選択電圧を印加した走査電極上の画素に
表示させようとするデータに対応する信号電圧を印加す
る液晶表示装置の駆動方法において、液晶表示装置の画
素に表示させるときデータに変化があったかどうかを走
査電極毎に検出し、変化のあった走査電極に選択電圧を
印加し、選択した走査電極上の画素を明の表示状態から
暗の表示状態に変化させるのか、暗の表示状態がち明の
表示状態に変化させるのか、明暗の表示状態を変化させ
ないのかに対応して信号電極に信号電圧を印加する部分
書換えの動作と、液晶表示装置の全画素の表示状態を、隣接する複数本の
走査電極毎に１本の走査電極の割合で書換えて行き、複
数のフィールドで全画素を書換える飛び趣し走査を一定
周期で行う置載し動作とを行い、前記置載し動作の各フィールド毎に前記部分書換え動作
を行うための時閉を予め複数本分確保したことを特徴と
する液晶表示装置の表示制御方法である。

作　　用本発明に従えば、隣接する複数本の走査電極毎に１本の
走査電極の割合で書換えてゆき、複数フィールドで全画
素を書換える飛び越し走査を一定周期で行え、かつその
置載し動作の間に、液晶表示装置の画素に表示させるべ
きデータに変化があった走査電極へ選択電圧を印加し、
この選択した走査電極上の画素を明の表示状態がら暗の
表示状態に変化させるべきなのが、暗の表示状態から明
の表示状態に変化させるべきなのが、明暗の表示状態を
変化させないべきなのかに応じて信号電極に信号電圧を
印加することができる。

通常、人間がデイスプレィの表示画面を見る場合、１画
素１画素の明るさを個別に認識するわけではなく、ある
程度の画素の塊の明るさをまとめて認識する。そこで、
１画面の表示周波数３０Ｈ２のデイスプレィを使い、走
査線を１本飛ばしに表示してゆき、２フイールドで１画
面を表示していけば、フィールド周波数の６０Ｈｚは認
識しても、フレーム周波数の３０Ｈｚは認識されにくく
なる。

この方法はテレビジョンのＮＴＳＣ方式などで実用化さ
れているが、ＣＲＴ（陰極線管）のような１１１（電子
線が蛍光体に当たって）光ってその後、蛍光体の明るさ
が落ちていく表示装置に比べＦＬＣＤのように１ｍｌ、
書換え電圧によって明るさが変化するけれとも、その後
は明るさが保持される表示装置では、この飛び越し走査
にょるフリッカの軽減作用は大きくなる。

そこで、上記置載し動作のフィールド周波数を３０Ｈｚ
以上にすることによって、たとえば隣接する１６本の走
査電極に１本の割合で書換えていっても、フリッカの目
立たない表示を得ることができる。

実施例第１図は、本発明の一実施例である駆動方法が適用され
る表示装置の構成を概略的に示すブロック図である。こ
の表示装置の構成は、概略的には従来例の表示装置と同
じであり、画像表示に必要な情報をパーソナルコンピュ
ータ２がらＣＲＴ７”イスプレイ３へ出力されているデ
ジタル信号から得ており、このデジタル信号をコントロ
ール回路２２でＦＬＣＤ２０によって画像表示をさせる
ためのドライブ信号に変換し、このドライブ信号によっ
てＦ　Ｌ　ＣＤ　２０で画像表示が行われる。

このコントロール回路２２ヘパーソナルコンピユータ２
から出力されるデジタル信号は、後述する第５図に示す
信号である。

第２図は、ＦＬＣＤ２０の概略的な構成を示す断面図で
ある。２枚のガラス基板５ａ、５ｂは互いに対向させて
配置される。一方のガラス基板５ａの表面には、インジ
ウム錫酸化物（以下、ＩＴＯと略称する）からなる信号
電極Ｓが複数本互いに平行に配置されており、さらにそ
の表面にはＳｉＯ２からなる透明な絶縁膜６ａで被覆さ
れている。信号電極Ｓと対向するもう一方のガラス基板
５ｂの表面には、ＩＴＯからなる走査電極りが信号電極
Ｓと直交する向きに複数本互いに平行に配置されており
、さらにその表面はＳ　ｉ　Ｏ２からなる透明な絶縁１
１６ｂで被覆されている。

各絶縁膜６ａ、６ｂ上には、ラビング処理などが施され
たポリビニルアルコールなどからなる配向膜７ａ、７ｂ
がそれぞれ形成されている。この２枚のガラス基板５ａ
、５ｂは、一部に注入口を残して封止剤８で貼り合わさ
れ、その注入口から配向膜７ａ、７ｂで挟まれる空間内
に真空注入によってＦＬＣ９が導入された後、上記注入
口は封止剤８で封止される。

このようにして貼り合わした２枚のガラス基板５ａ　　
５ｂは、互いの偏向軸が直交するように配置した２枚の
偏向板１０ａ、１０ｂで挟まれる。

なお、本実施例のＦＬＣＤ２０では配向膜７ａ。

７ｂとしてポリイミド樹脂をラビング処理して用いてお
り、強誘電性液晶としてメルク社製のＺＬＴ−４２３７
１０００が用いられている。

第３図は、上述した単純マトリクス構成のＦＬＣパネル
の走査電極りに走査側駆動回路２１が接続され、信号電
極Ｓに信号側駆動回路１２が接続されたＦＬＣＤ２０の
構成を示す平面図である。

走査側駆動回路２１は、走査電極りに電圧を印加するた
めの回路であり、信号側駆動回路１２は信号電極Ｓに電
圧を印加するための回路である。つまり、このＦＬＣＤ
２０と第１３図のＦＬＣＤＩとでは走査側駆動回路の構
成が異なるだけである。

第４図は、上述のＦＬＣＤ２０で使われる走査側駆動回
路２１の概略的な構成を示す回路図である。この走査側
駆動回路２１は、１つの８ライン用デコーダと、８つの
４ライン用デコーダと、３２組の２電圧切換え用アナロ
グスイッチとで構成されている。この走査側駆動回路２
１は、アドレス信号ＡＤＤＲ１選択電圧ＶＣａ、非選択
電圧■ｃｂを入力信号とし、アドレス信号ＡＤＤＲの値
に対応する走査電極Ｌｉに選択電圧ＶＣａを印加し、そ
れ以外の走査電極Ｌｋ　（ｋ＃ｉ、ｉ＝１〜３２）に非
選択電圧ｖｃｂを印加する回路である。

第５図は本発明の表示制御装置で使われている上述のコ
ントロール回路２２の構成を概略的に示すブロック図で
あり、第６図は上述したパーソナルコンピュータ２から
ＣＲＴデイスプレィ３へ出力される各信号の波形図であ
る。第６図（１）はＣＲＴデイスプレィ３へ出力される
画像情報の１水平走査区間分の周期を与える水平同期信
号ＨＤであり、第６図（２〉はその情報の１画面分の周
期を与える垂直同期信号ＶＤ−であり、第６図（３）は
その情報を表示データＤａｔａとして１水平走査区間毎
にまとめて示したものであり、添付の数字はＦＬＣＤＩ
の走査電極Ｌｉに対応する。

第６図（４）は水平同期信号ＨＤ−の１水平走査区間を
拡大して示す波形図であり、第６図（５）は上記表示デ
ータＤａｔａの１水平走査区間を拡大して示す波形図で
あり、添付の数字はＦＬＣＤ２０の信号電極Ｓｊに対応
し、第６図（６）はその表示データＤａｔａの１画素毎
のデータ転送りロックＣＬＫを示す波形図である。

表示用メモリ２６は、第１図のパーソナルコンピュータ
２から出力される１画面分の表示データＤａｔａを必要
に応じて記録するためのメモリである。この表示用メモ
リ２６からは、現在ＦＬＣＤ２０の画面に表示されてい
る表示データと次のフレームで表示させるべき表示デー
タ（っまり、いま表示用メモリ２６に書込まれようとし
ている表示データ）との差異を示す変移データＤＦが識
別用メモリ２７へ出力され、表示用メモリ２６に記録さ
れている表示データがデータＤＤとして駆動制御回路２
９へ、データＰＤｘとして保持用メモリ２８へそれぞれ
出力される。

識別用メモリ２７は、上記表示用メモリ２６から出力さ
れる変移データＤＦに基づき、ＦＬＣＤ２０の各走査を
極上の画素に現在表示されている表示データと次のフレ
ームで表示させるべき表示データとに違いがある画素が
１つでもあるかどうかを、走査電極毎に識別データとし
て記録するためのメモリである。この識別用メモリ２７
では、走査電極毎に識別データを記録するためにそれぞ
れ１ビツトの記憶容量が割当てられており、出力制御回
路２４へ識別データ５ＡＶＥ−を出力している。

保持用メモリ２８は、現在ＦＬＣＤ２０で表示されてい
る表示データと同じ表示データを１画面分保持するため
のメモリであり、保持データＲＤを駆動制御回路２９へ
出力した後、上記表示用メモリ２６から駆動制御回路２
９へ出力される表示データＤＤと同じ情報を含む表示デ
ータＰＤｘを記録するメモリである。

入力制御回路２３は、パーソナルコンピュータ２から出
力される水平同期信号ＨＤ−５垂直同期信号ＶＤ−、ク
ロックＣＬＫに基づき、表示用メモリ２６、識別用メモ
リ２７、保持用メモリ２８の入力側の動作を、直接また
は入出力切換え回路２５を通して間接に制御するための
回路である。

出力制御回路２４は、識別用メモリ２７から出力される
識別データＳＡＭＥ〜と内部クロックＣＫとに基づき、
表示用メモリ２６、識別用メモリ２７、参照用メモリ２
８の出力側の動作を、直接才たは入出力切換え回路２５
を通して間接に制御すると共に、駆動制御回路２９から
出力される表示データＤＡＴＡのＦＬＣＤ２０での表示
位置を指示するための回路である。

入出力切換え回路２５は、入力制御回路２３と出力制御
回路２４との信号に基づき、表示用メモリ２６、識別用
メモリ２７、参照用メモリ２８へ与える入出力制御信号
を切換える回路である。

駆動制御回路２９は、表示用メモリ２６から与えられる
表示データＤＤと保持用メモリ２８がら与えられる保持
データＲ，Ｄとがら画像データＤＡＴＡを出力し、出力
制御回路２４がら与えられる信号に基づき、この画像デ
ータＤＡＴＡのＦＬＣＤ２０での位置を与える信号、選
択電圧ＶＣａ、非選択電圧■Ｃｂ、非書換え電圧ＶＳｃ
、書換え暗電圧ＶＳｄおよび書換え明電圧ＶＳｅをＦＬ
ＣＤ２０へ出力する回路である。

上述の走査電極りに印加する選択電圧Ｖ　ｃ　ａ、非選
択電圧ＶＣｂ、信号電極Ｓに印加する非書換え電圧ｖＳ
ｃ、書換え暗電圧ＶＳｄ、書換え明電圧ＶＳｅの具体的
な電圧波形は、第７図および第８図に示されている。

第７図および第８図は、上述の走査電極りに印加する選
択電圧ＶＣａ、非選択電圧ｖｃｂ、信号電極Ｓに印加す
る非書換え電圧■ｓｃ、書換え暗電圧ｖＳｄ、書換え明
電圧Ｖ　Ｓ　ｅの具体的な電圧波形である。第７図（１
）および第８図（１）に示す波形は走査電極りに印加さ
れ、その走査電極り上の画素のメモリ状態つまり表示さ
れている輝度の状態を書換えるための選択電圧ＶＣａで
あり、第７図（２）および第８図（２）に示す波形はそ
の他の走査電極りに印加され、その走査型ｉ　Ｌ上の画
素の表示状態を書換えないための非選択電圧■Ｃｂであ
る。

第７図（３）および第８図（３）に示す波形は信号電極
Ｓに印加され、選択電圧Ｖ　Ｃａが印加されている走査
電極り上の画素の表示状態を書換えないための非書換え
電圧ＶＳｃであり、第７図（４）および第８図（４）に
示す波形は信号電極Ｓに印加され、選択電圧ＶＣａが印
加されている走査電極り上の画素の表示状態を［暗Ｊの
輝度状態に書換えるための書換え暗電圧ＶＳｄであり、
第７図（５）および第８図（５）に示す波形は信号１を
極Ｓに印加され１選択電圧Ｖ　Ｃａが印加されている走
査電極り上の画素の表示状態を「明Ｊの輝度状態に書換
えるための書換え明電極Ｖ　Ｓ　ｅである。

第７図（６）〜第７図（１１）、第８図（６）〜第８図
（１１）は、画素Ａｉｊにかかる実効電圧の波形を示す
。第７図（６）および第８図（６）の波形Ａ−Ｃは走査
電極Ｌｉに選択電圧Ｖ　Ｃａが印加され、信号電極Ｓｊ
に非書換え電圧ＶＳｃが印加されたときに画素Ａｉｊに
かかる電圧波形を示し、第７図（７）および第８図（７
）の波形ＡＤは走査電極Ｌｉに選択電圧ＶＣａが印加さ
れ、信号電極Ｓｊに書換え暗電圧ＶＳｄが印加されたと
きに画素Ａｉｊにかかる電圧波形を示し、第７図（８）
および第８図（８）の波形Ａ−Ｅは走査電極Ｌｉに選択
電圧Ｖ　Ｃａが印加され、信号電極Ｓｊに書換え明電圧
Ｖ　Ｓ　ｅが印加されたときに画素Ａｉｊにかかる電圧
波形を示し、第７図（９）および第８図（９）の波形Ｂ
−Ｃは走査電極Ｌｉに非選択電圧ｖＣｂが印加され、信
号電極Ｓｊに非書換え電圧ＶＳｃが印加されたときに画
素Ａｉｊにかかる電圧波形を示し、第７図（１０）およ
び第８図（１０）の波形はＢ−Ｄは走査電極Ｌｉに非選
択電圧ｖｃｂが印加され、信号電極Ｓｊに書換え暗電圧
ＶＳｄが印加されたときに画素Ａｔｊにかかる電圧波形
を示し、第７図（１１）および第８図（１１）の波形Ｂ
−Ｅは走査電極Ｌｉに非選択電圧ＶＣｂが印加され、信
号電極Ｓｊに書換え明電圧ＶＳｅが印加されたときに画
素Ａｉｊにかかる電圧波形を示している。

第９図および第１０図は、上述の第５図のコントロール
回路２２を用いて本発明の駆動方法によって第３図示の
ＦＬＣＤ２０の画素Ａｉｊの表示状態ｒ強請Ｊが５．第
１１図示のＦＬＣＤ２０の画素Ａｉｊの表示状懸と同じ
「常誘Ｊに書換えられた場き、コントロール回路２２か
らＦＬＣＤ２０へ出力されるドライブ信号を示す波形図
である。

第９図（２）および第１０図（２）は、ＦＬＣＤ２０の
各画素に対応する表示データＤＡＴＡを示し、第９図（
３）および第１０図（３）は信号側駆動回路１２に含ま
れる図示しないシフトレジスタ内の上記表示データＤＡ
ＴＡを、信号側駆動回路１２に含まれる図示しいない別
のレジスタに取込んで保持するためのタイミングを与え
るラッチパルスＬＰを示し、第９図（１）および第１０
図（１）は上述のレジスタ内に保持している表示データ
ＤＡＴＡに対応するＦＬＣＤ２０の走査電極Ｌｉｌ＼選
択電圧ＶＣａを印加するための走査電極アドレスＡＤＤ
Ｒを示す波形図である。

第９図（４）は上記表示データＤＡＴＡをｌｉｌ択時間
分拡大して示す波形図であり、第９図（５）は上記ラッ
チパルスＬＰをＩＭ択時間分拡大して示す波形図であり
、第９図（６）は信号側駆動回路１２に含まれる図示し
ないシフトレジスタ内において、上記表示データＤＡＴ
Ａを順次転送するためのデータ転送りロックＸＣＫを示
す波形図であり、第９図（７）は走査型［ｉＬに印加す
る電圧ＶＣａ、ＶＣｂを概略的に示す波形図であり、第
９図（８）は信号電極Ｓに印加する電圧Ｖ　Ｓ　ｃ　。

ＶＳｄ、ＶＳｅを概略的に示す波形図である。なお、第
１０図（１）〜第１０図（３）は、第９図（１）〜第９
図（３）の各波形に続く波形を示している。

この第９図および第１０図の波形図に従って本発明の駆
動方法を説明すると、ＦＬＣＤ２０の画面にｒ強請」の
文字が表示されているフレームでは、表示用メモリ２６
と保持用メモリ２８とに記録されている表示データは、
第３図の３２Ｘ１６画素の状態そのものであり、識別用
メモリ２７に記録されている識別データは全て「ｏ」で
ある。

この状態で、パーソナルコンピュータ２がら「常誘ノの
文字を表示する表示データＤａｔａが表示用メモリ２６
に送信される。このとき、好ましくは識別用メモリ２７
に記録されている識別データが全てｒ□、であることを
確認し、表示用メモリ２６に表示データＤａｔａ　ｒ常
誘」の入力を許可し、表示用メモリ２６から「強請」と
「常誘」との違いである第１２図に模式的に示すような
１画面分の変移データＤＦが識別用メモリ２７へ送出さ
れる。その変位データＤＦは、識別用メモリ２７で変移
データＤＦの１走査電極分が１つにまとめられて記録さ
れる。すなわち、走査電極Ｌ１〜Ｌ１６までは「１」が
保持され、走査電極Ｌ１７〜Ｌ３２までは「０」が保持
される。

第９図および第１０図の波形図は、この後の動作を説明
するものであり、まず、走査電極Ｌ４の書直し動作から
始まる。出力制御回路２４から入出力切換え回路２５を
通して出力側行アドレスＡＣＸｒ４Ｊを保持用メモリ２
８と駆動制御回路２つとへ出力し、出力側列アドレスＡ
ＳＸｒｌｊ〜「４」を保持用メモリ２８へ出力し、走査
電極Ｌ４に対応する保持データＲＤが保持用メモリ２８
から駆動制御回路２９へ出力される。

駆動制御回路２つは、保持データＲＤが「暗」なら表示
データＤＡＴＡとして「書換え暗」の信号を、保持デー
タＲＤが「明」なら表示データＤＡＴＡとして「書換え
明」信号をＦＬＣＤ２０の信号側駆動回路１２へ出力す
る。

この間に、出力制御回路２４から入出力切換え回路２５
を介して出力側行アドレスＣＡｘ　ｒ　１　」を表示用
メモリ２６と識別用メモリ２７とへ出力し、識別用メモ
リ２７の出力信号である識別データＳＡＭＥ−を調べる
。上述のとおり、走査電極Ｌ１に相当する識別データの
値は「１」なので、出力側行アドレスＣＡｘ　ｒ　Ｉ　
Ｊをこのまま保持し、識別用メモリ２７の走査側電極Ｌ
１に相当する識別データの値を「０」に戻す。

走査電極Ｌ４に対応する保持データＲＤが保持用メモリ
２８から駆動制御回路２９へ出力されたならば、出力制
御回路２４から入出力切換え回路２５を通して上述の保
持されている出力側行アドレスＣＡｘ　ｒ　Ｉ　Ｊと出
力側列アドレスＳＡｘ　ｒ　Ｉ　Ｊ〜「４」とが表示用
メモリ２６へ与えられ、走査電極Ｌ１に対応する表示デ
ータＤＤが表示用メモリ２６から駆動制御回路２９へ出
力され、走査電極Ｌ１に対応する表示データＰＤｘが表
示用メモリ２６から保持用メモリ２８へ出力される。

同時に、出力制御回路２４から入出力切換え回路２５を
通して出力側行アドレスＡＣＸｒｌＪを保持用メモリ２
８と駆動制御回路２つとへ出力し、出力側列アドレスＡ
Ｓｘｒｌ」〜「４」を保持用メモリ２８へ出力し、走査
電極Ｌ１に対応する保持データＲＤが保持用メモリ２８
から駆動制御回路２９へ出力され、代わりに走査電極Ｌ
１に対応する表示データＰＤｘが保持データとして保持
用メモリ２８へ記録される。

駆動制御回路２９は、この表示データＤＤが「暗」で保
持データＲＤが「明」なら表示データＤＡＴＡとして「
書換え暗」の信号を、表示データＤＤが「明」で保持デ
ータＲＤが「暗」なら表示データＤＡＴＡとして「書換
え明」の信号を、表示データＤＤと保持データＲＤとが
同じならば表示データＤＡＴＡとして「非書換え」の信
号をＦＬＣＤ２０の信号側駆動回路１２へ出力する。

次いで出力制御回路２４から入出力切換え回路２５を通
して出力側行アドレスＡＣＸｒ８Ｊが保持用メモリ２８
と駆動制御回路２９とへ出力されるが、以下、上述の動
作が繰返される。

すなわち、出力側行アドレスＡＣＸｒ８Ｊが保持用メモ
リ２８と駆動制御回路２９とへ出力され、この間に出力
側行アドレスＣＡｘ　ｒ２」が表示用メモリ２６と識別
用メモリ２７とへ出力される。

その後、出力側行アドレスＡＣＸ’２Ｊが、保持用メモ
リ２８と駆動制御回路２９とへ出力される。

その後、出力側行アドレスＡＣＸｒ１２Ｊが保持用メモ
リ２８と、駆動制御回路２９とへ出力され、この間に出
力側行アドレスＣＡＸｒ３Ｊが表示用メモリ２６と識別
用メモリ２７とへ出力される、その後、出力側行アドレ
スＡＣＸｒ３Ｊが保持用メモリ２８と駆動制御回路２８
とへ出力される。

この繰返しは、出力側行アドレスＡＣＸｒ３１Ｊが保持
用メモリ２８と駆動制御回路２９とへ出力され、この間
に出力側行アドレスＣＡＸ’１６Ｊが表示用メモリ２６
と識別用メモリ２７とへ出力され、その後、出力側行ア
ドレスＡ　Ｃｘ　ｒ　ｌ　６　」が保持用メモリ２８と
駆動制御回路２つとへ出力されるまで続く。

その後、出力側行アドレスＡＣＸｒ２Ｊが保持用メモリ
２８と駆動制御回路２９とへ出力され、この間に出力側
行アドレスＣＡＸｒ１７Ｊが表示用メモリ２６と識別用
メモリ２７とへ出力されたならば、識別用メモリ２７の
出力信号である走査電極Ｌ１７に相当する識別データＳ
ＡＭＥ−は上述のとおり「０」なので、出力側行アドレ
スＣＡＸを１増やして「１８」としなければならない。

その後、再び識別用メモリ２７の出力信号である走査電
極Ｌ１８に相当する識別データＳＡＭＥを調べて、この
動作を最大４回まで繰返し、それでも識別データＳＡＭ
Ｅ−がｒｌＪにならなければ、そのまま出力側行アドレ
スＣＡＸ’２０Ｊを保持し、走査電極Ｌ２に対応する保
持データＲＤが保持用メモリ２８から駆動制御回路２９
へ出力されたならば、出力側行アドレスＡＣＸ’２０Ｊ
が保持用メモリ２８と駆動制御回路２つとへ出力される
。

その後、再びこの動作が繰返されるが、出力側行アドレ
スＣＡｘ　ｒ３２」を表示用メモリ２６と識別用メモリ
２７とへ出力し、識別用メモリ２７の出力信号である識
別データＳＡＭＥ−を調べる段階になったならば、新た
に表示用メモリ２６へ表示データＤａｔａの入力が許可
される。

このようにして、信号側駆動回路１２へ表示データＤＡ
ＴＡが入力される。信号側駆動回路１２では、表示デー
タＤＡＴＡがデータ転送りロックＸＣＫによって図示し
ないシフトレジスタ内を順次転送し、ラッチパルスＬＰ
に同期して図示しない別のレジスタに取込む。このレジ
スタに取込まれた表示データＤＡＴＡの値が［書換え暗
」ならば対応する信号電極に書換え暗電圧ＶＳｄを、表
示データＤＡＴＡの値が「書換え明」ならば対応する信
号電極に書換え明電圧Ｖ　Ｓ　ｅを、表示データＤＡＴ
Ａの値が「非書換え」ならば対応する信号電極に非書換
え電圧Ｖ　Ｓ　ｃを印加する。

また、駆動制御回路２つから、上述のレジスタに取込ま
れた表示データＤＡＴＡに対応する走査電極を示すため
の走査電極アドレスＡＤＤＲが走査側駆動回路２１へ出
力され、対応する走査電極へ選択電圧ＶＣａを、その他
の走査電極へは選択電圧ＶＣａを印加する。

このようにして表示制御装置２２を構成したので、ＦＬ
ＣＤ２０の全画素を走査電極Ｌ４．Ｌ８゜Ｌ１２．Ｌ１
６．Ｌ２０．Ｌ２４．Ｌ２８．Ｌ３２、Ｌ３．Ｌ７．・
・・と、隣接する４本の走査電極毎に１本の走査電極の
割合いで書換えて行く動作を１選択期間飛ばしに行い、
４フイールドで全画素を書換える飛び越し走査を行え、
かつその書換え動作の間に、その飛ばした１選択期間で
強誘電性液晶パネルの画素に表示させるべきデータに変
化があった走査電極の１本に選択電圧を印加し、この選
択した走査電極上の画素を明の表示状態から暗の表示状
態に変化させるべきなのか、暗の表示状態から明の表示
状態に変化させるべきなのが、明暗の表示状態を変化さ
せないべきなのかに応じて信号電極に信号電圧を印加す
ることができる。

また、識別用メモリ２７の出力信号である識別データＳ
ＡＭＥ−を調べた後でしか、新たに表示用メモリ２６へ
表示データＤａｔａの入力が許可されないので、パーソ
ナルコンピュータ２がら出力された後のフレームの表示
が、先のフレームの表示より先にＦＬＣＤ２０に表示さ
れることはなくなる。

なお、上記実施例では説明を簡単にするため１６×３２
の画素のＦＬＣＤ２０を対象とした場合を示したが、実
際に１０２４ｘ１０２４の画素のＦＬＣＤ用の隣接する
１６本の走査電極毎に１本の走査電極の割合で保持用メ
モリの値を使って書換える上記実施例の表示制御装置を
１０２４Ｘ１０２４の画素のＦＬＣＤに適用したところ
、画質の劣化がなくフリッカの少ない表示が得られる。

また、上記実施例では部分書換えの動作と書直し動作と
の比率は１対１であるが、この比率を２対１や１対２等
変えることもできる。実際、書直しの動作のために保持
用メモリ２８から走査電極Ｌ４．Ｌ５に対応する保持デ
ータＲＤを連続して読出すことは可能であり、部分書換
えの動作のために表示用メモリ２６と保持用メモリ２８
とから走査電極Ｌ４に対応する表示データＤＤと保持デ
ータＲＤとを読出している間に、識別用メモリ２７へ入
力される出力側行アドレスＣＡｘの値を「５Ｊ、ｒ６Ｊ
、ｒ７．、・・・と変化させ、対応する識別データＳＡ
ＭＥ−を調べることも（このとき、表示用メモリ２６へ
入力される出力側行アドレスＣＡｘは「４」のままにし
ておける）可能である。

発明の効果以上のように本発明によれば、従来の駆動方法で使えな
いような画素の表示特性の良くないＦＬＣＤを使っても
、隣接する数本の走査電極のうち１本の走査電極上の画
素の割合でしか書換えないので、画素の表示の劣化を防
ぎながらほとんどフリッカのない表示を得ることができ
る。

また、後のフレームの表示が先のフレームの表示より先
にＦＬＣＤに表示されることはなく、正常な表示を得る
ことができる。

【図面の簡単な説明】

第１図は本発明の表示制御装置を用いた表示システムの
概略的な構成を示すブロック図、第２図はその表示制御
装置に用いられる強誘電性液晶デイスプレィに用いられ
る強誘電性液晶パネルの構成を示す断面図、第３図はそ
の表示制御装置で用いられる強誘電性液晶デイスプレィ
にｒ強請Ｊの文字を表示させた状態を示す図、第４図は
その強誘電性液晶デイスプレィに用いられる走査側駆動
回路の概略的な構成を示す回路図、第５図は本発明の表
示制御装置におけるコントロール回路の概略的な構成を
示すブロック図、第６図はその表示制御装置におけるパ
ーソナルコンピュータからの出力信号を示す波形図、第
７図および第８図はその表示制御装置における強誘電性
液晶パネルの駆動に用いられる各印加電圧を示す波形図
、第９図および第１０図はその表示制御装置におけるコ
ントロール回路からの出力信号を示す波形図、第１１図
は強誘電性液晶デイスプレィに「常誘」の文字を表示さ
せた状態を示す図、第１２図はコントロール回路におけ
る参照用メモリに記録される変換データの１例を模式的
に示す図、第１３図は従来の表示制御装置の概略的な構
成を示すブロック図、第１４図は強誘電性液晶デイスプ
レィに「強請」の文字を表示させた状態を示す図、第１
５図は従来の表示制御装置におけるコントロール回路の
概略的な構成を示すブロック図、第１６図および第１７
図はその表示制御装置におけるコントロール回路からの
出力信号を示す波形図である。２・・・パーソナルコンピュータ、３・・・ＣＲＴデイ
スプレィ、５・・・ガラス基板、６・・・絶縁膜、７・
・・配向膜、８・・・封止剤、９・・・ＦＬＣｌｌｏ・
・・偏向板、１２・・・信号側駆動回路、２０・・・Ｆ
ＬＣＤ、２１・・・走査側駆動回路、２２・・・コント
ロール回路、２３・・・入力制御回路、２４・・・出力
制御回路、２５・・・入出力切換え回路、２６・・・表
示用メモリ、２７・・・識別用メモリ、２８・・・保持
用メモリ、２９・・駆動制御回路代理人　　弁理士　画数　圭一部第　１　図＠２　　図ＤＤＲ第図第図第じ第図

Claims

【特許請求の範囲】互いに交差する方向に配列した複数の走査電極と複数の
信号電極との間に強誘電性液晶を介在させ、走査電極と
信号電極とが交差する領域を画素とし、複数の走査電極
のうちの１つの走査電極にその電極上の画素を書換える
ための選択電圧を印加し、残りの走査電極にその電極上
の画素を書換えないための非選択電圧を印加し、信号電
極に選択電圧を印加した走査電極上の画素に表示させよ
うとするデータに対応する信号電圧を印加する液晶表示
装置の駆動方法において、液晶表示装置の画素に表示させるときデータに変化があ
ったかどうかを走査電極毎に検出し、変化のあった走査
電極に選択電圧を印加し、選択した走査電極上の画素を
明の表示状態から暗の表示状態に変化させるのか、暗の
表示状態から明の表示状態に変化させるのか、明暗の表
示状態を変化させないのかに対応して信号電極に信号電
圧を印加する部分書換えの動作と、液晶表示装置の全画素の表示状態を、隣接する複数本の
走査電極毎に１本の走査電極の割合で書換えて行き、複
数のフィールドで全画素を書換える飛び越し走査を一定
周期で行う書直し動作とを行い、前記書直し動作の各フィールド毎に前記部分書換え動作
を行うための時間を予め複数本分確保したことを特徴と
する液晶表示装置の表示制御方法。