JP2882709B2 - 表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はメモリ性を持った素子、
特に強誘電性液晶（以下ＦＬＣと略称する）素子を用い
た表示装置に関する。

【０００２】

【従来の技術】図２６は、ＦＬＣパネル２６の概略的な
構成を示す断面図である。２枚のガラス基板５ａ，５ｂ
は互いに対向させて配置され、一方のガラス基板５ａの
表面にはインジウム錫酸化物（以下ＩＴＯと略称する）
からなる信号電極Ｓが複数本互いに平行に配置されてお
り、その上はＳｉＯ2からなる透明な絶縁膜６ａで被覆
されている。信号電極Ｓと対向するもう一方のガラス基
板５ｂの表面にはＩＴＯからなる走査電極Ｌが信号電極
Ｓと直交する向きに複数本互いに平行に配置されてお
り、その上はＳｉＯ2からなる透明な絶縁膜６ｂで被覆
されている。各絶縁膜６ａ，６ｂ上にはラビング処理な
ど施したポリビニルアルコール等からなる配向膜７ａ，
７ｂが各々形成されている。この２枚のガラス基板５
ａ，５ｂは一部に注入口を残して封止剤８で貼り合わさ
れ、その注入口から配向膜７ａ，７ｂで挟まれる空間内
に真空注入によってＦＬＣ９が導入された後、上記注入
口は封止剤８で封止される。このようにして貼り合わせ
た２枚のガラス基板５ａ，５ｂは、互いに偏光軸が直交
するよう配置した２枚の偏光板１０ａ，１０ｂで挟まれ
る。

【０００３】図２７は、上述した単純マトリックス構成
のＦＬＣパネル２６の走査電極Ｌに走査側駆動回路２８
が接続され、信号電極Ｓに信号側駆動回路２９が接続さ
れたＦＬＣディスプレイ（以下ＦＬＣＤと略称する）２
７の構成を示す平面図である。走査側駆動回路２８は走
査電極Ｌに電圧を印加する為の回路であり、信号側駆動
回路２９は信号電極Ｓに電圧を印加する為の回路であ
る。ここでは説明を簡単にする為に、走査電極Ｌが９本
で信号電極Ｓが８本の場合、つまり９×８の画素で構成
されているＦＬＣＤ４の場合について示しており、走査
電極Ｌの各々は符号Ｌに添字ｉ（i＝0〜8）を付加して
区別し、信号電極Ｓの各々は符号Ｓに添字ｊ（j＝0〜
7）を付加して区別している。また、以後の説明では、
任意の走査電極Ｌｉと任意の信号電極Ｓｊが交差する部
分の画素を符号Ａijで表すものとする。

【０００４】図２５は、上述のＦＬＣＤ２７を用いた表
示システムの構成を概略的に示すブロック図である。こ
の表示システムでは、画像表示に必要な情報を、パーソ
ナルコンピュータ２からＣＲＴディスプレイ３へ出力し
ているデジタル信号から得、このデジタル信号をコント
ロール回路２５でＦＬＣＤ２７で画像表示をさせる為の
信号に変換し、この変換信号によってＦＬＣＤ２７で画
像表示が行われる。

【０００５】図４は、上述したパーソナルコンピュータ
２からＣＲＴディスプレイ３へ出力される各信号の波形
図であり、そのうち図４（１）はＣＲＴディスプレイ３
へ出力される画像情報の１水平走査区間分の周期を与え
る水平同期信号ＨＤであり、図４（２）はその情報の１
画面分の周期を与える垂直同期信号ＶＤであり、図４
（３）はその情報を表示データDataとして１水平走査区
間ごとにまとめて示したものであり添付の数字はＦＬＣ
Ｄ２７の走査電極Ｌｉに対応する。図４（４）は水平同
期信号ＨＤの１水平走査区間を拡大して示す波形図であ
り、図４（５）は上記表示データDataの１水平走査区間
を拡大して示す波形図であり添付の数字はＦＬＣＤ２７
の信号電極Ｓｊに対応し、図４（６）はその表示データ
Dataの１画素毎のデータ転送クロックＣＬＫを示す波形
図である。

【０００６】このＦＬＣＤ２７の駆動方法として特開昭
６４−５９３８９号公報がある。図１０はこの駆動方法
に用いられる走査電極Ｌおよび信号電極Ｓへの各印加電
圧波形の一例を示す波形図である。そのうち、図１０
（１）に示す波形は走査電極Ｌへ印加され、その走査電
極Ｌ上の画素のメモリ状態つまり表示されている輝度の
状態を書き換える為の選択電圧Ａの波形であり、図１０
（２）に示す波形はその他の走査電極Ｌへ印加され、そ
の走査電極Ｌ上の画素の表示状態を書き換えない為の非
選択電圧Ｂの波形である。

【０００７】図１０（３）に示す波形は信号電極Ｓへ印
加され、選択電圧Ａが印加されている走査電極Ｌ上の画
素の表示状態を「暗」の輝度状態に書き換える為の書換
え暗電圧Ｃの波形であり、図１０（４）に示す波形は信
号電極Ｓへ印加され、選択電圧Ａが印加されている走査
電極Ｌ上の画素の表示状態を「明」の輝度状態に書き換
える為の書換え明電圧Ｄの波形であり、図１０（５）に
示す波形は信号電極Ｓへ印加され、選択電圧Ａが印加さ
れている走査電極Ｌ上の画素の表示状態を書き換えない
為の非書換え電圧Ｇの波形である。

【０００８】図１０（６）〜（１１）は画素Ａijにかか
る実効電圧の波形を示し、そのうち、図１０（６）の波
形Ａ−Ｃは走査電極Ｌiへ選択電圧Ａが印加され、信号
電極Ｓjへ書換え暗電圧Ｃが印加されたとき画素Ａijへ
かかる電圧波形を示し、図１０（７）の波形Ａ−Ｄは走
査電極Ｌiへ選択電圧Ａが印加され、信号電極Ｓjへ書換
え明電圧Ｄが印加されたとき画素Ａijへかかる電圧波形
を示し、図１０（８）の波形Ａ−Ｇは走査電極Ｌiへ選
択電圧Ａが印加され、信号電極Ｓjへ非書換え電圧Ｇが
印加されたとき画素Ａijへかかる電圧波形を示し、図１
０（９）の波形Ｂ−Ｃは走査電極Ｌiへ非選択電圧Ｂが
印加され、信号電極Ｓjへ書換え暗電圧Ｃが印加された
とき画素Ａijへかかる電圧波形を示し、図１０（１０）
の波形Ｂ−Ｄは走査電極Ｌiへ非選択電圧Ｂが印加さ
れ、信号電極Ｓjへ書換え明電圧Ｄが印加されたとき画
素Ａijへかかる電圧波形を示し、図１０（１１）の波形
Ｂ−Ｇは走査電極Ｌiへ非選択電圧Ｂが印加され、信号
電極Ｓjへ非書換え電圧Ｇが印加されたとき画素Ａijへ
かかる電圧波形を示している。

【０００９】上記駆動方法によって図２７のＦＬＣＤ２
７の画素Ａijの表示状態が書換えられる場合、走査電極
Ｌiへは図１０（１）の選択電圧Ａが印加され、残りの
全部の走査電極Ｌk（k≠i，k＝0〜8）へは図１０（２）
に示す非選択電圧Ｂが印加され、画素Ａijが「暗」の表
示状態に書換えられるときには信号電極Ｓjへ図１０
（３）に示す書換え暗電圧Ｃが印加され、画素Ａijが
「明」の表示状態に書換えられるときには信号電極Ｓj
へ図１０（４）に示す書換え明電圧Ｄが印加され、また
画素Ａijの前のフレームでの「明」の表示状態あるいは
「暗」の表示状態がそのまま維持されればよいときには
信号電極Ｓjへ図１０（５）に示す非書換え電圧Ｇが印
加される。

【００１０】例えば図２７のＦＬＣＤ２７において、斜
線を施して示す「暗」の表示状態の各画素Ａijによって
画面に「Ａ」の文字が表示されている状態に、図５に示
すように「Ｅ」の文字を表示する為の信号がパーソナル
コンピュータ２からコントロール回路２５へ入力された
場合、「明」の表示状態から「暗」の表示状態に書換え
られる画素Ａijを書換え暗電圧Ｃに対応付けて符号Ｃで
表し、「暗」の表示状態から「明」の表示状態に書換え
られる画素Ａijを書換え明電圧Ｄに対応付けて符号Ｄで
あらわし、「暗」の表示状態のままである画素Ａijを符
号Ｈで示し、「明」の表示状態のままである画素Ａijを
符号を付けずに表すと画面全体の変移状態は図２８に示
すようになる。

【００１１】上記駆動方法では走査電極Ｌ0〜Ｌ8の順に
選択電圧Ａを印加し、信号電極Ｓ0〜Ｓ7へは図２８に示
す選択電圧Ａが印加されている走査電極Ｌi上の画素Ａi
0〜Ａi7に相当する位置の記号Ｃに対応して書換え暗電
圧Ｃを、記号Ｄに対応して書換え明電圧Ｄを、記号Ｈ及
び無記号に対応して非書換え電圧Ｇを印加する。即ち走
査電極Ｌ2へ選択電圧Ａを印加している時、信号電極Ｓ
1，Ｓ5へは書換え暗電圧Ｃを、他の信号電極へは非書換
え電圧Ｇを印加し、走査電極Ｌ3へ選択電圧Ａを印加し
ている時、信号電極Ｓ5へは書換え明電圧Ｄを、他の信
号電極へは非書換え電圧Ｇを印加する。

【００１２】このようにすると図２８で記号Ｈ及び無記
号で示す画素には図１０（８）に示す電圧と図１０
（９）〜（１１）に示す電圧しか印加されず、両者の電
圧が画素に与える光学的影響にそれほど差がないので、
ある走査電極Ｌｉに選択電圧Ａが印加されてから次に同
じ走査電極に選択電圧Ａが印加されるまでの時間、つま
り１フレーム周期波数が６０Hz以上（一説には３０Hz以
上）より低くても、フリッカを感じることのない表示が
可能となる。

【００１３】ＦＬＣパネルでは完全な双安定なメモリ状
態を得るのは極めて困難であり、通常パネルの表示領域
内でも場所によって暗のメモリ状態が安定な領域と、明
のメモリ状態が安定な領域が混在している。この配向状
態を制御せずにＦＬＣパネルの走査電極へ選択電圧を印
加したとき、信号電極へ非書換え電圧を印加し続けてい
ると、画素は各々が安定なメモリ状態になってしまい、
何を表示しているか判らなくなるという問題があった。

【００１４】一方、特開昭６３−２９８２８６号公報に
記載の「表示デバイスの駆動方法」には、全ての走査電
極を例えば隣接する４本の走査電極単位に等分して走査
電極群とし、第一のフィールドでその複数の走査電極群
を構成する４本の走査電極のうち第一の走査電極へ選択
電圧を順次印加し、第二のフィールドでその複数の走査
電極群を構成する４本の走査電極のうち第二の走査電極
へ選択電圧を順次印加し、第三のフィールドでその複数
の走査電極群を構成する４本の走査電極のうち第三の走
査電極へ選択電圧を順次印加し、第四のフィールドでそ
の複数の走査電極群を構成する４本の走査電極のうち最
後の走査電極へ選択電圧を印加する４：１の飛び越し走
査をして、そのフィールド周波数を３０Hz以上にすれば
フリッカの目立たない表示が得られることが示されてい
る。

【００１５】しかし、このＮ：１の飛び越し走査で表示
を書換える駆動方法では、僅かな表示を書換えるのにも
Ｎフィールド即ち１フレームかかるという問題があっ
た。そこでＮ：１の飛び越し走査によって、一定本数の
走査電極に選択電圧を印加するごとに、特開昭６４−５
９３８９号公報の駆動方法で表示に変化のあった画素を
含む一定本数の走査電極へ選択電圧を印加し、走査電極
上の画素を書換えれば、フリッカが目立たず表示内容の
変化に速く応答できるＦＬＣＤを得られることが容易に
予想される。

【００１６】そこで、インターレースリフレッシュ駆動
の改良版であるキャノン（株）出願の特開平１−１２８
０４４号公報のマルチインターレース駆動法を例に既存
のリフレッシュ駆動法の説明をする。図２９はこの特開
平１−１２８０４４号公報の１つの実施例に用いられて
いる走査電極Ｌおよび信号電極Ｓへの印加する電圧波形
の組合せである。図２９（Ａ）に示す電圧波形の組合せ
は走査電極上の画素を第１の安定状態へ書き直す為の電
圧波形の組合せであり、１）はこの電圧が印加された走
査電極上の画素の安定状態を第１の安定状態へ書き直す
ことを許す選択電圧ＶCAであり、２）はこの電圧が印加
された走査電極上の画素の安定状態を第１の安定状態へ
書き直すことを許さない非選択電圧ＶCBであり、３）は
この電圧が印加された信号電極と電圧ＶCAが印加された
走査電極から構成される画素を第１の安定状態へ書き直
す為の書換え暗電圧ＶSCであり、４）はこの電圧が印加
された信号電極と電圧ＶCAが印加された走査電極から構
成される画素を第１の安定状態へ書き直さない為の非書
換え暗電圧ＶSGである。

【００１７】５）は電圧ＶCAが印加された走査電極と電
圧ＶSCが印加された信号電極から構成される画素へ印加
される電圧Ａ−Ｃであり、６）は電圧ＶCAが印加された
走査電極と電圧ＶSGが印加された信号電極から構成され
る画素へ印加される電圧Ａ−Ｇであり、７）は電圧ＶCB
が印加された走査電極と電圧ＶSCが印加された信号電極
から構成される画素へ印加される電圧Ｂ−Ｃであり、
８）は電圧ＶCBが印加された走査電極と電圧ＶSGが印加
された信号電極から構成される画素へ印加される電圧Ｂ
−Ｇである。

【００１８】また、図２９（Ｂ）に示す電圧波形の組合
せは走査電極上の画素を第２の安定状態へ書き直す為の
電圧波形の組合せであり、１）はこの電圧が印加された
走査電極上の画素の安定状態を第２の安定状態へ書き直
すことを許す選択電圧ＶCEであり、２）はこの電圧が印
加された走査電極上の画素の安定状態を第２の安定状態
へ書き直すことを許さない非選択電圧ＶCFであり、３）
はこの電圧が印加された信号電極と電圧ＶCEが印加され
た走査電極から構成される画素を第２の安定状態へ書き
直す為の書換え明電圧ＶSDであり、４）はこの電圧が印
加された信号電極と電圧ＶCEが印加された走査電極から
構成される画素を第２の安定状態へ書き直さない為の非
書換え暗電圧ＶSHである。

【００１９】５）は電圧ＶCEが印加された走査電極と電
圧ＶSDが印加された信号電極から構成される画素へ印加
される電圧Ａ−Ｄであり、６）は電圧ＶCEが印加された
走査電極と電圧ＶCHが印加された信号電極から構成され
る画素へ印加される電圧Ｅ−Ｈであり、７）は電圧ＶCF
が印加された走査電極と電圧ＶSDが印加された信号電極
から構成される画素へ印加される電圧Ｆ−Ｄであり、
８）は電圧ＶCFが印加された走査電極と電圧ＶSHが印加
された信号電極から構成される画素へ印加される電圧Ｆ
−Ｈである。

【００２０】この実施例では総ての走査電極を４本置き
に４つのグループ（Ｌ0,Ｌ4,Ｌ8,ＬCを１つのグループ
にする等）に分け、第１のフィールドでは第１のグルー
プに属する走査電極上の画素を図２９（Ａ）に示す電圧
波形の組合せでリフレッシュし、第３のグループに属す
る走査電極上の画素を図２９（Ｂ）に示す電圧波形の組
合せでリフレッシュする。第２のフィールドでは第２の
グループに属する走査電極上の画素を図２９（Ａ）に示
す電圧波形の組合せでリフレッシュし、第４のグループ
に属する走査電極上の画素を図２９（Ｂ）に示す電圧波
形の組合せでリフレッシュする。

【００２１】第３のフィールドでは第３のグループに属
する走査電極上の画素を図２９（Ａ）に示す電圧波形の
組合せでリフレッシュし、第１のグループに属する走査
電極上の画素を図２９（Ｂ）に示す電圧波形の組合せで
リフレッシュする。第４のフィールドでは第４のグルー
プに属する走査電極上の画素を図２９（Ａ）に示す電圧
波形の組合せでリフレッシュし、第２のグループに属す
る走査電極上の画素を図２９（Ｂ）に示す電圧波形の組
合せでリフレッシュする。このようにして４フィールド
を使い総ての走査電極上の画素をリフレッシュする。

【００２２】そこで走査電極Ｌ1〜Ｌ4と信号電極Ｓ1、
Ｓ2から構成される画素Ａ11〜Ａ42の表示状態を図３０
の通りとして、この実施例を使った時走査電極Ｌ1〜Ｌ4
と信号電極Ｓ１、Ｓ２へ印加される電圧を示したのが図
３１であり、画素Ａ１１からＡ２２へ印加される電圧を
示したのが図３２である。図３１の１）は走査電極Ｌ１
へ印加される電圧であり、２）は走査電極Ｌ２へ印加さ
れる電圧であり、３）は走査電極Ｌ３へ印加される電圧
であり、２）は走査電極Ｌ４へ印加される電圧であり、
５）は信号電極Ｓ１へ印加される電圧であり、６）は信
号電極Ｓ２へ印加される電圧である。図３２の１）は画
素Ａ１１へ印加される電圧であり、２）は画素Ａ１２へ
印加される電圧であり、３）は画素Ａ２１へ印加される
電圧であり、４）は画素22へ印加される電圧を示したの
が図３２である。

【００２３】この実施例は画素Ａ１１〜Ａ２２を一度に
視野に納めれば、このＦＬＣＤ４の明るさは１フィール
ド周期のピークを持ち、このフィールド周波数を人間の
目にフリッカを感じさせない周波数６０Hz以上（一説に
は３０Hz以上）にすれば、ＦＬＣＤの画素をフリッカな
しにリフレッシュ駆動できるというものである。

【００２４】

【発明が解決しようとする課題】表示内容が変化する部
分を特開昭６４−５９３８９号公報の駆動方法で画素を
書換える前に、Ｎ：１の飛び越し走査（特開平１−１２
８０４４号公報のマルチ・インターレース駆動法を含
む）によって画素を書換えられては、表示内容が数本お
きに変化することになり好ましくない。これを避ける為
には、次に表示させるべき画素の状態と既にＦＬＣパネ
ルに表示させた画素の状態とを各１画面分記録し、特開
昭６４−５９３８９号公報の駆動方法で画素を書換える
場合には両者のデータを使い、Ｎ：１の飛び越し走査に
よって画素を書換える場合には後者のデータを使い駆動
することが考えられるが、そのようなコントロール回路
の構成は複雑になりすぎる。

【００２５】また、インターレースリフレッシュ駆動に
おいては、１本の走査電極上の画素を書き換えるのにｔ
１秒必要とすれば、１本の走査電極をリフレッシュ駆動
する為に選択した後平均としてＰ本の走査電極を部分書
換え駆動する為に選択するとし、総ての走査電極をＱ本
置きに飛び越し駆動する場合、表示できる走査電極の本
数Ｎは、 ｔ１×（１＋Ｐ）×Ｎ／Ｑ≦１／６０［ms］ …（１） の関係式を満たさなければならない。この式は Ｑ≧６０×Ｎ×（１＋Ｐ）×ｔ１ …（２） と変形できるから、仮に１本の走査電極上の画素を書き
換えるのに１００μｓ必要とすると、１本の走査電極を
リフレッシュ駆動する為に選択した後平均として１本の
走査電極を部分書換え駆動する為に選択する場合、４０
９６本の走査電極を持つＦＬＣＤを表示もするには、Ｑ
即ち Ｑ≧６０Hz×４０９６×（１＋１）×１００μｓ＝４９．１５２本 置きに総ての走査電極を飛び越し駆動しなければならな
い事になる。

【００２６】ところが走査電極を余りに多くの本数置き
に飛び越し駆動しては、それほど多くの画素を一度に視
野に納めない場合も出てくるので、おのずと飛び越し走
査できる本数に制限がでてくる。この本数はだいたい１
６〜３２本程度であるから、あるＦＬＣを使った場合表
示できる走査電極数には制限がある事になる。

【００２７】本発明はこのような問題点に対してなされ
たものであり、上述の表示制御方法に最適な駆動方法を
与えることを目的とする。更に既存のリフレッシュ駆動
法により表示できる走査電極数を多くできるリフレッシ
ュ駆動法を与えることを目的とする。

【００２８】

【課題を解決するための手段】本発明においてＮ：１の
飛び越し走査をする目的は、ＦＬＣパネルの各画素の状
態をフリッカが目立たないように保持することである。
この駆動方法で表示内容が数本おきに変化しないように
するには、ＦＬＣパネルの選択電圧を印加した走査電極
上の画素の表示状態とその画素に表示させるべきデータ
が違っていたら、画素の表示状態を変化させないよう信
号電極へ非書換え電圧を印加し、ＦＬＣパネルの選択電
圧を印加した走査電極上の画素の表示状態とその画素の
表示させるべきデータが同じであれば、画素の表示状態
を保持させるよう画素の表示データが暗のとき信号電極
へ書換え暗電圧を印加し、画素の表示データが明のとき
信号電極へ書換え明電圧を印加する。

【００２９】特開昭６４−５９３８９号公報の駆動方法
の目的は、ＦＬＣパネルの各画素の状態をフリッカが目
立たないように書換えることである。この駆動方法でフ
リッカを目立たせない為には、ＦＬＣパネルの選択電圧
を印加した走査電極上の画素の表示状態とその画素に表
示させるべきデータとが違っていたら、画素の表示状態
をあるべき表示状態にするよう画素の表示データが暗の
とき信号電極へ書換え暗電圧を印加し、画素の表示デー
タが明のとき信号電極へ書換え明電圧を印加し、ＦＬＣ
パネルの選択電圧を印加した走査電極上の画素の表示状
態とその画素の表示させるべきデータとが同じであれ
ば、フリッカを感じさせないよう信号電極へ非書換え電
圧を印加すればよい。

【００３０】このような駆動方法を可能とする為には、
ＦＬＣパネルに表示させるべき画素の状態を記録する手
段と、ＦＬＣパネルに表示させるべき画素の状態と既に
表示させた画素の状態とに違いがあるかを複数の画素ご
とにまとめて（１画素でも違いがあれば違いがあると）
記録する手段を持たせたコントロール回路を作り、前者
の手段により記録されたデータを表示データとし、後者
の手段により記録されたデータを同異データとし、Ｎ：
１の飛び越し走査の駆動方法をする目的で走査電極へ選
択電圧を印加したとき、同異データが違いを示していれ
ば表示データに関係なく信号電極へ非書換え電圧を印加
し、同異データが違いを示していなければ表示データが
暗のとき信号電極へ書換え暗電圧を印加し、表示のデー
タが明のとき信号電極へ書換え明電圧を印加するが、特
開昭６４−５９３８９号公報の駆動方法をする目的で走
査電極へ選択電圧を印加したときは、同異データが違い
を示していれば表示データが暗のとき信号電極へ書換え
暗電圧を印加し、表示データが明のとき信号電極へ書換
え明電圧を印加し、同異データが違いを示していなけれ
ば、表示データに関係なく信号電極へ非書換え電圧を印
加し、それによって本発明のＮ：１の飛び越し走査によ
って、一定本数の走査電極に選択電圧を印加するごと
に、特開昭６４−５９３８９号公報の駆動方法で表示に
変化のあった画素を含む一定本数の走査電極へ選択電圧
を印加すれば、表示内容が数本おきに変化することがな
い表示が得られる。また、必要な記憶容量が２画面分よ
り少なくてすむコントロール回路を作る事も可能とな
る。さらにリフレッシュ駆動法の発明においては次の４
つの条件を満たす電圧波形の組合せを使う。 Ｉ）部分書換え駆動をする為に走査電極へ印加する選択
電圧と、その走査電極上の画素を第１の安定状態へ書き
換える電圧と書き換えない電圧と、走査電極へ印加する
非選択電圧との組合せであって、非選択電圧を印加した
走査電極と書き換える電圧を印加した信号電極から構成
される画素へ印加される電圧と、非選択電圧を印加した
走査電極と書き換えない電圧を印加した信号電極から構
成される画素へ印加される電圧とが、実質的に同じ極性
１の電圧の後極性２の電圧が続く電圧波形の組合せ、

【００３１】II）部分書換え駆動をする為に走査電極へ
印加する選択電圧と、その走査電極上の画素を第２の安
定状態へ書き換える電圧と書き換えない電圧と、走査電
極へ印加する非選択電圧との組合せであって、非選択電
圧を印加した走査電極と書き換える電圧を印加した信号
電極から構成される画素へ印加される電圧と、非選択電
圧を印加した走査電極と書き換えない電圧を印加した信
号電極から構成される画素へ印加される電圧とが、実質
的に同じ極性２の電圧の後極性１の電圧が続く電圧波形
の組合せ、

【００３２】III）リフレッシュ駆動する為に走査電極
へ印加する選択電圧と、その走査電極上の画素を第１の
安定状態へ書き換える電圧と書き換えない電圧と、走査
電極へ印加する非選択電圧との組合せ、

【００３３】IV）リフレッシュ駆動をする為に走査電極
へ印加する選択電圧と、その走査電極上の画素を第２の
安定状態へ書き換える電圧と書き換えない電圧と、走査
電極へ印加する非選択電圧との組合せ、

【００３４】この４つの電圧波形の組合せを、１本の走
査電極をIII）もしくはIV）の電圧波形の組合せを使い
リフレッシュ駆動した後、Ｐ本の走査電極をＩ）の電圧
波形の組合せを使い部分書換え駆動し、その後１本の走
査電極をIV）もしくはIII）の電圧波形の組合せを使い
リフレッシュ駆動した後、Ｐ本の走査電極をII）の電圧
波形の組合せを使い部分書換え駆動する事により課題を
解決する。なお、リフレッシュ駆動はＱ本置きの飛び越
し駆動とすることが好ましい。

【００３５】

【作用】このような駆動方法が可能となるのは、本発明
のＮ：１の飛び越し走査の駆動方法をする目的で走査電
極へ選択電圧を印加したとき、同異データが違いを示し
ている画素の表示状態を保持しなくても、すぐに特開昭
６４−５９３８９号公報の駆動方法をする目的でその走
査電極へ選択電圧が印加され、同異データが違いを示し
ている画素はその画素の表示データが暗のとき信号電極
へ書換え暗電圧が印加され、表示データが明のとき信号
電極へ書換え明電圧が印加され書換えられるのため、あ
えてＮ：１の飛び越し走査において変化のあった画素の
表示内容を保持する必要がないからである。

【００３６】また、特開昭６４−５９３８９号公報の駆
動方法が可能となるのは、表示状態に変化のあった画素
を書換えても、書換えに伴う明るさの変化は表示状態の
変化による明るさの変化と区別できず、フレーム周波数
が６０Hzでも１Hzでも書換えに伴う明るさの変化は認知
されることがないからである。

【００３７】なお、必要な記憶容量が２画面分より少な
くする事が可能となるのは特開昭６４−５９３８９号公
報の駆動方法で、ＦＬＣパネルに表示させるべき画素の
状態と既に表示させた画素の状態とに違いがある１つの
画素を書換えれば、隣接する違いのない複数画素を書換
えても書換えなくても、ＦＬＣパネルのその部分に明る
さの変化があったことが認知されることに変わりはない
ので、必ずしも同異データを１画素１画素記録する必要
はなく、複数画素まとめて記録する事も可能となるから
である。

【００３８】図３４はスメチックＣ相におけるＦＬＣ分
子１０１の状態を示している。ＦＬＣ分子１０１は固有
の円錐１０２上を移動する。この様子を真上からみたの
が図３３であり、ＦＬＣ分子１０１が移動できる最大軸
１０７とと１０６の角度（チルト角という）は中心軸１
０３に対して−θとθであり、第１の安定状態１０５と
第２の安定状態１０４の角度（メモリ角という）は中心
軸１０３に対して−ωとωである。また、ＦＬＣ分子を
第１の安定状態から第２の安定状態へ転位させるには多
くの場合ＦＬＣ分子を角度θまで移動させなければなら
ず、第２の安定状態から第１の安定状態へ転位させるに
は多くの場合ＦＬＣ分子を角度−θまで移動させなけれ
ばならない。

【００３９】このＦＬＣ分子１０１が第１の安定状態１
０５にあるとき、このＦＬＣ分子１０１へ極性２の電圧
を印加し角度−ωから角度ωまで移動させた後電圧０に
すれば、このＦＬＣ分子１０１は自然と角度ωから角度
−ωへ戻る。また、このＦＬＣ分子１０１へ極性１の電
圧を印加し角度−ωから角度−θまで移動した後電圧を
０にしても、このＦＬＣ分子１０１は自然と角度−θか
ら角度−ωへ戻る。この事はＦＬＣ分子１０１を一度第
１の安定状態１０５にすれば、そのＦＬＣ分子１０１に
は角度−ωへ戻ろうとする復元力が働くという事であ
る。

【００４０】また、ＦＬＣ分子１０１が第２の安定状態
１０４にあるときも同様に角度ωへ戻ろうとする復元力
が働く。そこで、第１の安定状態１０５にあるＦＬＣ分
子１０１に極性２の電圧を印加した後、同じ大きさの極
性１の電圧を印加することを繰り返すと、最初ＦＬＣ分
子１０１の揺れの中心は角度０の近傍にあるが、角度−
ωへ戻ろうとする復元力が働くので、やがて角度−ωを
ほぼ中心とするようになる。また、第２の安定状態１０
４にあるＦＬＣ分子１０１に極性１の電圧を印加した
後、同じ大きさの極性２の電圧を印加することを繰り返
す場合も同様、最初角度０の近傍にあるが、やがて角度
ωほぼ中心とするようになる。

【００４１】本発明の手段のような駆動をした場合、部
分書換え駆動においては選択されない走査電極上の画素
を構成するＦＬＣ分子が仮に第１の安定状態にあると仮
定すると、このＦＬＣ分子へは極性１の電圧の後極性２
の電圧の後極性１の電圧が印加される事がＰ回繰り返さ
れる。

【００４２】Ｐ回目に極性１の電圧の後に極性２の電圧
を印加した時、このＦＬＣ分子の揺れの中心は角度−ω
の近傍にあると予想できる。中心が角度−ωの近傍にあ
るという事は、ＦＬＣ分子へ極性２の電圧を印加した直
後は角度０の近傍にあるという事であり、この角度にあ
るＦＬＣ分子へ極性２の電圧を印加すれば、角度−ωに
あるＦＬＣ分子へ極性２の電圧を印加するよりずっと角
度θの方向へＦＬＣ分子を移動できるという事である。

【００４３】またその後、極性２の電圧の後極性１の電
圧を印加する事をＰ回繰り返すせば、ＦＬＣ分子の揺れ
の中心は角度−ωの近傍になり、ＦＬＣ分子へ極性１の
電圧を印加した直後は角度−θ寄りにあり、この角度に
あるＦＬＣ分子へ極性１の電圧を印加すれば、角度−ω
にあるＦＬＣ分子へ極性１の電圧を印加するよりずっと
角度θの方向へＦＬＣ分子を移動できるという事であ
る。

【００４４】そこで、偏光板の偏光軸を角度−ωと一致
させるか、ややずらした状態にすると、第１の安定状態
にあるＦＬＣ分子から構成される暗の表示状態にある画
素では、この動作が切り替わる毎に透過光量が大きくな
り、リフレッシュ駆動時この画素を書換える時に出る透
過光量を目立たなくする作用がある。また第２の安定状
態にあるＦＬＣ分子から構成される明るい表示状態にあ
る画素を構成するＦＬＣ分子に対しても同様な作用があ
ることは言うまでもない。

【００４５】

【実施例】

［実施例１］図２は、本実施例で使われるＦＬＣパネル
１の概略的な構成を示す断面図であり、走査電極Ｌ及び
信号電極Ｓが各１６本になった以外は図２６のＦＬＣパ
ネル２６と変わらないので、その説明はここで省略す
る。なお、本実施例のＦＬＣパネル１では配向膜として
ポリイミドをラビング処理して用いており、強誘電性液
晶としてメルク社製のＺＬＩ−４２３７／０００が用い
られている。

【００４６】図３は、上述した１６×１６の単純マトリ
ックス構成のＦＬＣパネル１の走査電極Ｌに走査側駆動
回路１１が接続され、信号電極Ｓに信号側駆動回路１２
が接続されたＦＬＣＤ４の構成を示す平面図である。走
査電極Ｌの各は符号Ｌに添字ｉ（ｉ＝0〜F）を付加して
区別し、信号電極Ｓの各は符号ｊ（ｊ＝0〜F）を付加し
て区別している。

【００４７】図１は、上述のＦＬＣＤ４を用いた表示シ
ステムの構成を概略的に示すブロック図である。この表
示システムの構成は、概略的には従来例の表示システム
と同じであり、画像表示に必要な情報をパーソナルコン
ピュータ２からＣＲＴディスプレイ３へ出力されている
従来例と同じ図４のデジタル信号から得、このデジタル
信号をコントロール回路１３でＦＬＣＤ４で画像表示を
させるための信号に変換し、この変換信号によってＦＬ
ＣＤ４で画像表示が行われる。

【００４８】図５及び図６は、図４（３）及び（５）に
示すこのデジタル信号の表示データDataをマトリックス
状にして示したデータ図である。ところで、このデジタ
ル信号は９×８画素分しかないにもかかわらず、どうし
てＦＬＣパネル１の１６×１６画素全部でデータを表示
できるかというと、ＦＬＣパネル１の１６×１６画素
は、走査電極Ｌ0〜Ｌ7と信号電極Ｓ0〜Ｓ7からなる表示
部「０」と、走査電極Ｌ0〜Ｌ7と信号電極Ｓ8〜ＳFから
なる表示部分「１」と、走査電極Ｌ8〜ＬFと信号電極Ｓ
0〜Ｓ7からなる表示部分「２」と、走査電極Ｌ8〜ＬFと
信号電極Ｓ8〜ＳFからなる表示部分「３」とに仮想的に
分割され、図５及び図６に示すように、第０の水平走査
区分のデータで、それに続く第１〜第８の水平走査区分
のデータが前記表示部分「０」〜「３」のどれに対応す
るかを指示されているからである。

【００４９】即ち、図５及び図６に従って説明すれば、
第０の水平走査区分の第３データが「明」（斜線がない
データ）で、第７データが「明」ならば（図５はこれに
相当する）次に続く第１〜第８の水平走査区分のデータ
は表示部分「０」に対応し、第０の水平走査区分の第３
データが「明」で第７データが「暗」（斜線があるデー
タ）ならば次に続く第１〜第８の水平走査区分のデータ
は表示部分１に対応し、第０の水平走査区分の第３デー
タが「暗」で第７データが「明」ならば（図６はこれに
相当する）次に続く第１〜第８の水平走査区分のデータ
は表示部分「２」に対応し、第０の水平走査区分の第３
データが「暗」で第７データが「暗」なら次に続く第１
〜第８の水平走査区分のデータは表示部分「３」に対応
する。

【００５０】図７は、上述の規則に従って上記９×８の
デジタル信号から作られた次にＦＬＣパネル１に表示さ
せるべき表示データＤＡを記録するための表示メモリの
内容を、ＦＬＣパネル１の１画素１画素に対応して１６
×１６のマトリックス状に示したデータ図である。

【００５１】上記表示メモリには、既にＦＬＣＤ４に表
示されている図３に示す「ＡＢＣＤ」のデータが１６×
１６のマトリックス状に記録されたいが、図５に示す表
示データData「Ｅ」がコントロール回路１３へ入力され
たことによって、図７に示す「ＥＢＣＤ」のデータが記
録される。この時の表示メモリのデータの変化をＦＬＣ
パネル１の１画素１画素に対応して１６×１６のマトリ
ックス状に示すと（斜線を施して示したデータが変化し
たデータである）図８のようになる。

【００５２】本実施例では、上述の表示メモリのデータ
の変化はＦＬＣＤ４の４画素ごとにまとめて（１画素で
も違いがあれば違いがあると）同異メモリへ記録され
る。即ち図８の表示メモリのデータの変化は、ＦＬＣパ
ネル１の画素Ａi0〜Ａi3，Ａi4〜Ａi7，Ａi8〜ＡiB，Ａ
iC〜ＡiFに対応して４画素ごとにまとめられて、同異デ
ータＤＦとして、図９に示すように同異メモリへ記録さ
れる（斜線を施して示したデータが、違いがあったデー
タである）。また、飛び越し走査は４：１で走査電極Ｌ
0，Ｌ4，Ｌ8，ＬC、Ｌ1，Ｌ5，Ｌ9，ＬD、Ｌ2，Ｌ6，Ｌ
A，ＬE、Ｌ3，Ｌ7，ＬB，ＬFの順に行い、１本の走査電
極へ本発明のＮ：１の飛び越し走査の駆動方法により選
択電圧を印加したら、２本の走査電極に特開昭６４−５
９３８９号公報の駆動方法で選択電圧を印加するものと
する。

【００５３】そこで、ＦＬＣＤ４に図３の「ＡＢＣＤ」
が表示されており、コントロール回路１３の表示メモリ
に図７の「ＥＢＣＤ」が記録されており、同異メモリに
図９のデータが記録された状態で、本発明のＮ：１の飛
び越し走査の駆動方法で走査電極ＬEへ選択電圧を印加
し終わり、特開昭６４−５９３８９号公報の駆動方法に
て走査電極Ｌ0へ選択電圧を印加するところから本発明
の動作を以下１）〜４）の順に時間を追って具体的に説
明する。

【００５４】１）特開昭６４−５９３８９号公報の駆動
方法であり、図７の表示メモリの記録により画素Ａ00〜
Ａ0Fの総ての表示データＤＡが「明」であり、図９の同
異メモリの記録により同異データＤＦが「変化なし」で
あることが解り、走査側駆動回路１１から走査電極Ｌ0
へ選択電圧が印加され、走査電極Ｌ1〜ＬFへ非選択電圧
が印加され、信号側駆動回路１２から信号電極Ｓ0〜ＳF
へ非書換え電圧が印加される。またこの時、走査電極Ｌ
0に対応する同異メモリの４個の同異データは「変化な
し」に書き換わる。

【００５５】２）特開昭６４−５９３８９号公報の駆動
方法であり、図７の表示メモリの記録により、画素Ａ1
0，Ａ16〜Ａ18，Ａ1D〜１AFが「明」で画素Ａ11〜Ａ1
5，Ａ19〜Ａ1Cが「暗」であり、図９の同異メモリの記
録より、画素Ａ10〜Ａ17が「変化あり」で画素Ａ18〜Ａ
1Fが「変化なし」であることが解り、走査側駆動回路１
１から走査電極Ｌ1へ選択電圧が印加され、走査電極Ｌ
0，Ｌ2〜ＬFへ非選択電圧が印加され、信号側駆動回路
１２から信号電極Ｓ8〜ＳFへ非書換え電圧が印加され、
信号電極Ｓ1〜Ｓ5へ書換え暗電圧が印加され、信号電極
Ｓ0，Ｓ6，Ｓ7へ書換え明電圧が印加される。またこの
時、走査電極Ｌ1に対応する同異メモリの４個の同異デ
ータは「変化なし」に書き換わる。

【００５６】３）飛び越し走査の駆動方法であり、図７
の表示メモリの記録により、画素Ａ30，Ａ32〜Ａ38，Ａ
3A〜Ａ3C，Ａ3E，Ａ3Fが「明」で画素Ａ31，Ａ39，Ａ3D
が「暗」であり、図９の同異メモリの記録より、画素Ａ
34〜Ａ37が「変化あり」で画素Ａ30〜Ａ33，Ａ38〜Ａ3F
が「変化なし」であることが解り、走査側駆動回路１１
から走査電極Ｌ３へ選択電圧が印加され、走査電極Ｌ0
〜Ｌ2，Ｌ4〜ＬFへ非選択電圧が印加され、信号電極Ｓ
1，Ｓ9，ＳDへ書換え暗電圧が印加され、信号電極Ｓ0，
Ｓ2，Ｓ3，Ｓ8，ＳA〜ＳC，ＳE，ＳFへ書換え明電圧が
印加され、信号電極Ｓ4〜Ｓ7へ非書換え電圧が印加され
る。なお、この時、走査電極Ｌ3に対応する同異メモリ
の４個の同異データは書き換わらない。

【００５７】４）以下、特開昭６４−５９３８９号公報
の駆動方法でＬ2，Ｌ3、飛び越し走査の駆動方法でＬ
7、特開昭６４−５９３８９号公報の駆動方法でＬ4，Ｌ
5、飛び越し走査の駆動方法でＬB、等々の順で駆動す
る。 なお、上述の実施例では選択電圧、非選択電圧、書換え
暗電圧、書換え明電圧、非書換え電圧として、図１０
（１）〜（５）の電圧波形を使った。以上のようにＦＬ
ＣＤ４を表示制御することにより、表示内容が数本おき
に変化することのない表示が得られ、かつ必要なメモリ
容量は、表示メモリの１画面分と同異メモリの１／４画
面分とで済ますことができた。

【００５８】また、図９の同異メモリは走査電極毎にま
とめて記録したが、図１１のように走査電極群内で複数
の走査電極に渡って表示データの変化をまとめて同異メ
モリへ記録することもできる。また、図１２に示すよう
に画素ごとに対応した画素電極２４を、走査側駆動回路
１１もしくは信号側駆動回路１２からの印加電圧を電導
するための電導電極２２から誘電率の高い膜２３で絶縁
した構造の走査電極Ｌもしくは信号電極Ｓを使いＦＬＣ
パネル１を構成することもできる。

【００５９】上述の構成にすると、図１０（６）Ａ−Ｃ
もしくは図１０（７）Ａ−Ｄの実効電圧により、１画素
を構成する強誘電性液晶９分子のうち大多数は極性が反
転したが、一部の分子が極性が反転していない図１３に
示すような画素において、大多数の分子の極性に引かれ
て画素電極２４に反対の極性の電荷が誘導され、極性が
反転していない一部の分子の極性と反発し合い、その分
子を反転させ、画素の表示を均一にする効果がある。な
お、上述の実験では、高誘電性絶縁膜２３として酸化タ
ンタル（Ｔａ₂Ｏ₅）を使い、画素電極２４及び電導電極
２２としてＩＴＯを使った。

【００６０】［実施例２］上述の実施例１では本発明を
最も理解し易い実施例を示したが、本発明の別の実施例
として、ＦＬＣパネル１の走査電極を複数本ずつ組にし
て走査電極群とし、同異メモリに変化のあった走査電極
群を予め知る手段をコントロール回路１３に持たせ、特
開昭６４−５９３８９号公報の駆動方法をする目的であ
る走査電極群を構成するすべての走査電極へ選択電圧を
順次印加し、続いて本発明のＮ：１の飛び越し走査の駆
動方法をする目的で特定の走査電極へ選択電圧を印加す
るという行為を、同一走査電極群と同一走査電極を使っ
て２回繰り返し、１回目は選択電圧を印加した走査電極
Ｌi上の画素Ａijを、暗状態に書き換えるか書き換えな
いかの２種類の電圧のうちいずれかを信号電極Ｓjへ印
加し、２回目は選択電圧を印加した走査電極Ｌi上の画
素Ａijを、明状態に書換えるか書換えないかの２種類の
電圧のうちいずれかを信号電極Ｓjへ印加する駆動方法
を使うこともできる。

【００６１】本実施例では以上の方法に沿ってＦＬＣＤ
４を駆動する。なお、本実施例においてもＦＬＣパネル
１およびＦＬＣＤ４の構成は、図２および図３の構成と
同様であり、表示システムの構成は図１と同様である。
本実施例では、走査電極Ｌ0，Ｌ1で第０走査電極群を構
成し、走査電極Ｌ2，Ｌ3で第１走査電極群を構成し、走
査電極Ｌ4，Ｌ5で第２走査電極群を構成し、走査電極Ｌ
6，Ｌ7で第３走査電極群を構成し、走査電極Ｌ8，Ｌ9で
第４走査電極群を構成し、走査電極ＬA，ＬBで第５走査
電極群を構成し、走査電極ＬC，ＬDで第６走査電極群を
構成し、走査電極ＬE，ＬFで第７走査電極群を構成す
る。また、４：１の飛び越し走査の駆動方法をＬ0，Ｌ
4，Ｌ8，ＬC、Ｌ1，Ｌ5，Ｌ9，ＬD、Ｌ2，Ｌ6，ＬA，Ｌ
E、Ｌ3，Ｌ7，ＬB，ＬFの順に行い、走査電極群を構成
する２本の走査電極へ特開昭６４−５９３８９号公報の
駆動方法で選択電圧を印加した後、４：１の飛び越し走
査の駆動方法で特定の１本の走査電極へ選択電圧を印加
するという行為を上記の通り２回繰り返す。

【００６２】ＦＬＣパネル１の走査電極Ｌと信号電極Ｓ
へ印加する電圧の組み合わせとして、図１４（Ａ）と図
１４（Ｂ）に示す電圧波形の組み合わせを使う。図１４
（Ａ）（１）に示す波形は走査電極Ｌへ印加され、その
走査電極Ｌ上の画素の表示状態を「暗」の輝度状態へ書
き換えられるようにするための選択電圧Ａの波形であ
り、図１４（Ａ）（２）に示す波形はその他の走査電極
Ｌへ印加され、その走査電極Ｌ上の画素の表示状態を書
き換えないための非選択電圧Ｂの波形である。

【００６３】図１４（Ａ）（３）に示す波形は信号電極
Ｓへ印加され、選択電圧Ａが印加されている走査電極Ｌ
上の画素の表示状態を「暗」の輝度状態に書き換えるた
めの書換え暗電圧Ｃの波形であり、図１４（Ａ）（４）
に示す波形は信号電極Ｓへ印加され、選択電圧Ａが印加
されている走査電極Ｌ上の画素の表示状態を書き換えな
いための非書換え電圧Ｇの波形である。図１４（Ａ）
（５）〜（８）は画素Ａijにかかる実効電圧の波形を示
し、そのうち、図１４（Ａ）（５）の波形Ａ−Ｃは走査
電極Ｌiへ選択電圧Ａが印加され、信号電極Ｓjへ書換え
暗電圧Ｃが印加されたとき画素Ａijへかかる電圧波形を
示し、図１４（Ａ）（６）の波形Ａ−Ｇは走査電極Ｌi
へ選択電圧Ａが印加され、信号電極Ｓjへ非書換え電圧
Ｇが印加されたとき画素Ａijへかかる電圧波形を示し、
図１４（Ａ）（７）の波形Ｂ−Ｃは走査電極Ｌiへ非選
択電圧Ｂが印加され、信号電極Ｓjへ書換え暗電圧Ｃが
印加されたとき画素Ａijへかかる電圧波形を示し、図１
４（Ａ）（８）の波形Ｂ−Ｇは走査電極Ｌiへ非選択電
圧Ｂが印加され、信号電極Ｓjへ非書換え電圧Ｇが印加
されたとき画素Ａijへかかる電圧波形を示している。

【００６４】図１４（Ｂ）（１）に示す波形は走査電極
Ｌへ印加され、その走査電極Ｌ上の画素の表示状態を
「明」の輝度状態へ書き換えられるようにするための選
択電圧Ｅの波形であり、図１４（Ｂ）（２）に示す波形
はその他の走査電極Ｌへ印加され、その走査電極Ｌ上の
画素の表示状態を書き換えないための非選択電圧Ｆの波
形である。

【００６５】図１４（Ｂ）（３）に示す波形は信号電極
Ｓへ印加され、選択電圧Ｅが印加されている走査電極Ｌ
上の画素の表示状態を「明」の輝度状態に書き換えるた
めの書換え暗電圧Ｄの波形であり、図１４（Ｂ）（４）
に示す波形は信号電極Ｓへ印加され、選択電圧Ｅが印加
されている走査電極Ｌ上の画素の表示状態を書き換えな
いための非書換え電圧Ｈの波形である。

【００６６】図１４（Ｂ）（５）〜（８）は画素Ａijに
かかる実効電圧の波形を示し、そのうち、図１４（Ｂ）
（５）の波形Ｅ−Ｄは走査電極Ｌiへ選択電圧Ｅが印加
され、信号電極Ｓjへ書換え暗電圧Ｄが印加されたとき
画素Ａijへかかる電圧波形を示し、図１４（Ｂ）（６）
の波形Ｅ−Ｈは走査電極Ｌiへ選択電圧Ｅが印加され、
信号電極Ｓjへ非書換え電圧Ｈが印加されたとき画素Ａi
jへかかる電圧波形を示し、図１４（Ｂ）（７）の波形
Ｆ−Ｄは走査電極Ｌiへ非選択電圧Ｆが印加され、信号
電極Ｓjへ書換え暗電圧Ｄが印加されたとき画素Ａijへ
かかる電圧波形を示し、図１４（Ｂ）（８）の波形Ｆ−
Ｈは走査電極Ｌiへ非選択電圧Ｆが印加され、信号電極
Ｓjへ非書換え電圧Ｈが印加されたとき画素Ａijへかか
る電圧波形を示している。

【００６７】また、コントロール回路１３の構成は、図
１５に示すブロック図のようになる。このコントロール
回路１３は、パーソナルコンピュータ２からのデジタル
信号を受けそれを必要な回路に分配するインターフェー
ス回路１４と、上記ＦＬＣパネル１へ次に表示させるべ
き表示データＤＡを記録している表示メモリ回路１５
と、その表示メモリ回路１５のデータの変化を４画素ご
とにまとめて記録している同異メモリ回路１７と、その
表示メモリ回路１５のデータの変化を２走査電極ごとに
まとめて記録している群メモリ回路１６と、これら３つ
のメモリ回路１５，１６，１７へ必要なデータを書き込
むタイミングを制御する入力制御回路１８とこれら３つ
のメモリ回路１５，１６，１７からＦＬＣＤ４へ出力す
べきデータを読み出すタイミングを制御する出力制御回
路１９及びアドレス回路２０と、表示メモリ回路１５と
同異メモリ回路１７と出力制御回路１９及びアドレス回
路２０からデータを受けてＦＬＣＤ４を構成する走査側
駆動回路１１及び信号側駆動回路１２の動作を制御する
駆動制御回路２１より構成される。

【００６８】図１６は、上記入力制御回路１８の構成図
である。入力制御回路１８は、１０個のＮＡＮＤゲート
４０ａ〜４０ｊと、２個のＡＮＤゲート４１ａ，４１ｂ
と、１０個のＤタイプのフリップフロップ４２ａ〜４２
ｊと２個のシフトレジスタ４３ａ，４３ｂと、１個のロ
ード機能付レジスタ４４ａと、３個のカウンタ４５ａ〜
４５ｃと、２個のＲＯＭ（リード オンリイ メモリ）
と、３個のロータリースイッチ４７ａ〜４７ｃより構成
される。

【００６９】図１７は、上記出力制御回路１９の構成図
である。出力制御回路１９は、１１個のＮＡＮＤゲート
４８ａ〜４８ｋと、２個のＡＮＤゲート４９ａ，４９ｂ
と、８個のカウンタ５０ａ〜５０ｈと、２個のＤタイプ
のフリップフロップ５１ａ，５１ｂと１個のシフトレジ
スタ５２ａと、８個のロータリースイッチ５３ａ〜５３
ｈより構成される。図１８は、上記アドレス回路２０の
構成図である。アドレス回路２０は、１個のＤタイプの
フリップフロップ５４ａと、２個のセレクタ５５ａ，５
５ｂより構成される。

【００７０】図１９は、上記メモリ回路１５の構成図で
ある。表示メモリ回路１５は、１個のセレクタ５６ａ
と、１個のシフトレジスタ５７ａと、１個のロード機能
付レジスタ５８ａと、１個の３値バッファ５９ａと、２
個のＤタイプのフリップフロップ６０ａ，６０ｂと、１
個のパラレル／シリアル変換器６１ａと、１個のＲＡＭ
（ランダム アクセス メモリ）６２ａと、４個のＮＡ
ＮＤゲート６３ａ〜６３ｄと、４個のＡＮＤゲート６４
ａ〜６４ｄと、４個のＥＯＲゲート６５ａ〜６５ｄと、
１個のＯＲゲート６６ａより構成される。

【００７１】図２０は、上記群メモリ回路１６の構成図
である。群メモリ回路１６は、１個のセレクタ６７ａ
と、２個の３値バッファ６８ａ，６８ｂと、４個のＤタ
イプのフリップフロップ６９ａ〜６９ｄと、２個のロー
ド機能付レジスタ７０ａ，７０ｂと、１個のＲＡＭ７１
ａと、３個のＮＡＮＤゲート７２ａ〜７２ｃと、２個の
ＯＲゲート７３ａ，７３ｂと、６個のＡＮＤゲート７４
ａ〜７４ｆより構成される。

【００７２】図２１は、上記同異メモリ回路１７の構成
図である。同異メモリ回路１７は、２個のセレクタ７５
ａ，７５ｂと、１個の３値バッファ７６ａと、２個のＤ
タイプのフリップフロップ７７ａ，７７ｂと、１個のロ
ード機能付レジスタ７８ａと、１個のＲＡＭ７９ａと、
２個のＯＲゲート８０ａ，８０ｂと、３個のＮＡＮＤゲ
ート８２ａ〜８２ｃと、６個のＡＮＤゲート８１ａ〜８
１ｆと、１個のデコーダ８３ａより構成される。

【００７３】なお、インターフェース回路１４と駆動制
御回路２１は容易に構成出来るのでここでは構成図の提
示を省略する。以下、ＦＬＣＤ４へ第３図に示す「ＡＢ
ＣＤ」を表示した状態から、第７図に示す「ＥＢＣＤ」
を表示した状態へ画素が書き換わる過程を示したもの
が、図２２および図２３である。

【００７４】図２２（１）と図２３（１）は４t0周期の
同期信号HPであり、図２２（２）と図２３（２）は駆動
モードＨ／Ｒ＝「１」の時に有効となり走査電極群に含
まれる２本の走査電極を区別するためのアドレスであ
り、図２２（３）と図２３（３）は「１」（同図でハイ
の状態）のとき、特開昭６４−５９３８９号公報の駆動
方法に対応し、「０」（同図でロウの状態）のとき、本
発明のＮ：１の飛び越し走査の駆動方法に対応する駆動
モードＨ／Ｒであり、図２２（４）と図２３（４）は駆
動モードＨ／Ｒと組み合わさって図１４（Ｂ）の電圧の
組み合わせと図１４（Ｂ）の電圧の組み合わせとを切り
替える電圧モードＥ／Ｗであり、図２２（５）と図２３
（５）は本発明のＮ：１の飛び越し走査の駆動方法にお
いて走査電極を示すアドレスであり、図２２（６）と図
２３（６）は特開昭６４−５９３８９号公報の駆動方法
の走査電極群を示すアドレスであり、図２２（７）と図
２３（７）は群メモリ１６に出力し走査電極群状態を調
べるアドレスOGAであり、図２２（８）と図２３（８）
は表示メモリ１５と同異メモリ１７に出力し表示データ
DAと同異データDFを出力させるアドレスOACである。な
お、図２３は図２２に一部時間的に重なりながら続く信
号図である。この図２２および図２３に示すタイムチャ
ートに従い、以下１）〜９）の時間の経過の順で概略的
に説明する。

【００７５】１）時間ｔ＝０〜４ｔ0の間に、出力制御
回路１９及びアドレス切り替え回路２０により表示メモ
リ回路１５と同異メモリ回路１７から、走査電極Ｌ4に
対応する表示データDAと同異データDFが、アドレス切り
替え回路２０からアドレスOAC＝「４」が、出力制御回
路１９から駆動モードＨ／Ｒ＝「０」と電圧モードＥ／
Ｗ＝「１」が駆動制御回路２１へ出力される。また同時
に、出力制御回路１９及びアドレス切り替え回路２０に
より、群メモリ回路１６の第４〜第６走査電極群の状態
が確認されるが、これらのデータは「変化なし」であ
る。

【００７６】この間に、入力制御回路１８により表示メ
モリ回路１５の記録データが、図３に示す「ＡＢＣＤ」
の状態から図７に示す「ＥＢＣＤ」の状態へ変化し、同
異メモリ回路１７の記録データは総て「変化なし」の状
態から図９の斜線を施したデータが「変化あり」の状態
へ変化し、群メモリ回路１６の記録データは総て「変化
なし」の状態から第０〜第３走査電極群が「変化あり」
の状態へ変化したものとする。その後、表示メモリ回路
１５の記録データは図７に示す「ＥＢＣＤ」の状態が続
くとする。

【００７７】２）時間ｔ＝４t0〜８t0の間に、出力制御
回路１９及びアドレス切り替え回路２０により表示メモ
リ回路１５と同異メモリ回路１７から走査電極LAに対応
する表示データDAと同異データDFが、アドレス切り替え
回路２０からアドレスOAC＝「Ａ」が、出力制御回路１
９から駆動モードＨ／Ｒ＝「１」と電圧モードＥ／Ｗ＝
「１」が駆動制御回路２１へ出力される。また同時に、
出力制御回路１９及びアドレス切り替え回路２０によ
り、群メモリ回路１６の第７走査電極群以降の状態が確
認されるが、第０走査電極群のデータが「変化あり」な
ので、ここで走査電極群の状態の確認は終わる。これで
同異メモリ回路１７の第０走査電極群に対応する記録に
変化があったことが予め解る。

【００７８】３）時間ｔ＝８t0〜１２t0の間に、出力制
御回路１９及びアドレス切り替え回路２０により表示メ
モリ回路１５と同異メモリ回路１７から走査電極LBに対
応する表示データDAと同異データDFが、アドレス切り替
え回路２０からアドレスOAC＝「Ｂ」が、出力制御回路
１９から駆動モードＨ／Ｒ＝「１」と電圧モードＥ／Ｗ
＝「１」が駆動制御回路２１へ出力される。

【００７９】４）時間ｔ＝１２t0〜１６t0の間に、出力
制御回路１９及びアドレス切り替え回路２０により表示
メモリ回路１５と同異メモリ回路１７から走査電極L8に
対応する表示データDAと同異データDFが、アドレス切り
替え回路２０からアドレスOAC＝「８」が、出力制御回
路１９から駆動モードＨ／Ｒ＝「０」と電圧モードＥ／
Ｗ＝「０」が駆動制御回路２１へ出力される。また同時
に、出力制御回路１９及びアドレス切り替え回路２０に
より、群メモリ回路１６の第４走査電極群の状態と第０
走査電極群の状態が群同異データRGDFとDGDFとして駆動
制御回路２１へ出力され、群メモリ回路１６に記録され
ている第０走査電極群の状態が「変化なし」に戻され
る。

【００８０】以後、入力制御回路１８により、第０走査
電極群に対応するデータが表示メモリ回路１５及び同異
メモリ１７へ記録される時は、一度同異メモリ回路１７
のデータは「変化なし」に書き直されてから、再び表示
メモリ回路１５の変化が記録される。

【００８１】５）時間ｔ＝１６t0〜２０t0の間に、出力
制御回路１９及びアドレス切り替え回路２０により表示
メモリ回路１５と同異メモリ回路１７から走査電極Ｌ0
に対応する表示データDAと同異データDFが、アドレス切
り替え回路２０からアドレスOAC＝「０」が、出力制御
回路１９から駆動モードＨ／Ｒ＝「１」と電圧モードＥ
／Ｗ＝「０」が駆動制御回路２１へ出力される。また同
時に、出力制御回路１９及びアドレス切り替え回路２０
により群メモリ回路１６の第１走査電極群以降の状態が
確認されるが、第１走査電極群のデータが「変化あり」
なので、ここで走査電極群の状態の確認は終わる。これ
で同異メモリ回路１７の第１走査電極群に対応する記録
に変化があったことが予め解る。

【００８２】６）時間ｔ＝２０t0〜２４t0の間に、出力
制御回路１９及びアドレス切り替え回路２０により表示
メモリ回路１５と同異メモリ回路１７から走査電極Ｌ1
に対応する表示データDAと同異データDFが、アドレス切
り替え回路２０からアドレスOAC＝「１」が、出力制御
回路１９から駆動モードＨ／Ｒ＝「１」と電圧モードＥ
／Ｗ＝「０」が駆動制御回路２１へ出力される。

【００８３】７）時間ｔ＝２４t0〜２８t0の間に、出力
制御回路１９及びアドレス切り替え回路２０により表示
メモリ回路１５と同異メモリ回路１７から走査電極Ｌ8
に対応する表示データDAと同異データDFが、アドレス切
り替え回路２０からアドレスOAC＝「８」が、出力制御
回路１９から駆動モードＨ／Ｒ＝「０」と電圧モードＥ
／Ｗ＝「１」が駆動制御回路２１へ出力される。

【００８４】８）時間ｔ＝２８t0〜３２t0の間に、出力
制御回路１９及びアドレス切り替え回路２０により表示
メモリ回路１５と同異メモリ回路１７から走査電極Ｌ0
に対応する表示データDAと同異データDFが、アドレス切
り替え回路２０からアドレスOAC＝「０」が、出力制御
回路１９から駆動モードＨ／Ｒ＝「１」と電圧モードＥ
／Ｗ＝「１」が駆動制御回路２１へ出力される。

【００８５】９）時間ｔ＝３２t0〜３６t0の間に、出力
制御回路１９及びアドレス切り替え回路２０により表示
メモリ回路１５と同異メモリ回路１７から走査電極Ｌ1
に対応する表示データDAと同異データDFが、アドレス切
り替え回路２０からアドレスOAC＝「１」が、出力制御
回路１９から駆動モードＨ／Ｒ＝「１」と電圧モードＥ
／Ｗ＝「１」が駆動制御回路２１へ出力される。

【００８６】駆動制御回路２１では、これら駆動モード
Ｈ／Ｒ、電圧モードＥ／Ｗ、表示データDA、同異データ
DF、群同異データRGDF・DGDF等を受け、以下の動作をす
る。 Ａ）駆動モードＨ／Ｒが「１」で電圧モードＥ／Ｗが
「０」の時、図１４（Ａ）の電圧の組み合わせを走査側
駆動回路１１と信号側駆動回路１２へ出力し、表示デー
タDAが「暗」かつ同異データDFが「変化あり」かつ群同
異データDGDFが「変化あり」なら図１４（Ａ）（３）の
VSCに対応するデータDATAを、それ以外なら図１４
（Ａ）（４）のVSGに対応するデータDATAを信号側駆動
回路１２に出力する。

【００８７】Ｂ）駆動モードＨ／Ｒが「０」で電圧モー
ドＥ／Ｗが「１」の時、図１４（Ａ）の電圧の組み合わ
せを走査側駆動回路１１と信号側駆動回路１２へ出力
し、表示データDAが「暗」かつ同異データDFが「変化な
し」、または表示データDAが「暗」かつ群同異データRG
DFが「変化なし」なら図１４（Ａ）（３）のVSCに対応
するデータDATAを、それ以外なら図１４（Ａ）（４）の
VSGに対応するデータDATAを信号側駆動回路１２に出力
する。

【００８８】Ｃ）駆動モードＨ／Ｒが「１」で電圧Ｅ／
Ｗが「１」の時、図１４（Ｂ）の電圧の組み合わせを走
査側駆動回路１１と信号側駆動回路１２へ出力し、表示
データDAが「明」かつ同異データDFが「変化あり」かつ
群同異データDGDFが「変化あり」なら図１４（Ｂ）
（３）のVSDに対応するデータDATAを、それ以外なら図
１４（Ｂ）（４）のVSHに対応するデータDATAを信号側
駆動回路１２に出力する。

【００８９】Ｄ）駆動モードＨ／Ｒが「０」で電圧モー
ドＥ／Ｗが「０」の時、図１４（Ｂ）の電圧の組み合わ
せを走査側駆動回路１１と信号側駆動回路１２へ出力
し、表示データDAが「明」かつ同異データDFが「変化な
し」、または表示データDAが「明」かつ群同異データRG
DFが「変化なし」ならば図１４（Ｂ）（３）のVSDに対
応するデータDATAを、それ以外なら図１４（Ｂ）（４）
のVSHに対応するデータDATAを信号側駆動回路１２に出
力する。

【００９０】また、信号側駆動回路１２に画素Ａijに対
応するデータDATAが保持され、信号側駆動回路１２から
対応した電圧が信号電極Ｓjへ印加されるタイミングに
合わせて、駆動制御回路２１から走査側駆動回路１１へ
アドレスＡXとして「ｉ」が出力され、走査側駆動回路
１１から走査電極Ｌiへ電圧ＶC0が、その他の走査電極
Ｌk（ｋ≠ｉ，ｋ＝０〜Ｆ）へ電圧ＶC1が印加される。

【００９１】なお、図１４（Ａ）の電圧の組み合わせを
走査側駆動回路１１と信号側駆動回路１２へ出力する時
は、図１４（Ａ）の（１）のＶCAが電圧ＶC0として、図
１４（Ａ）の（２）のＶCBが電圧ＶC1として、図１４
（Ａ）の（３）のＶSCが電圧ＶS0として、図１４（Ａ）
の（４）のＶSGが電圧ＶS1として駆動制御回路２１から
出力され、図１４（Ｂ）の電圧の組み合わせを走査側駆
動回路１１と信号側駆動回路１２へ出力する時は、図１
４（Ｂ）の（１）のＶCEが電圧ＶC0として、図１４
（Ｂ）の（２）のＶCFが電圧ＶC1として、図１４（Ｂ）
の（３）のＶSDが電圧ＶS0として、図１４（Ｂ）の
（４）のＶSHが電圧ＶS1として駆動制御回路２１から出
力される。

【００９２】この結果、走査電極Ｌ0，Ｌ1，Ｌ2、信号
電極Ｓ1，Ｓ2，Ｓ5、画素Ａ11，Ａ21，Ａ22，Ａ25にか
かる電圧を示したのが図２４である。図２４（１）は走
査電極Ｌ0への印加電圧波形、図２４（２）は走査電極
Ｌ1への印加電圧波形、図２４（３）は走査電極Ｌ2への
印加電圧波形、図２４（４）は信号電極Ｓ1への印加電
圧波形、図２４（５）は信号電極Ｓ2への印加電圧波
形、図２４（６）は信号電極Ｓ5への印加電圧波形、図
２４（７）は信号電極Ａ11へ印加される実効電圧波形、
図２４（８）は信号電極Ａ21へ印加される実効電圧波
形、図２４（９）は信号電極Ａ22へ印加される実効電圧
波形、図２４（１０）は信号電極Ａ25へ印加される実効
電圧波形である。

【００９３】また、本実施例において走査電極群を２本
の走査電極で構成したが、走査電極の数が増えるに従
い、それに併せて２〜６４本の走査電極で１つの走査電
極群を構成してもよい。また、本実施例において１つの
走査電極群を構成する総ての走査電極を特開昭６４−５
９３８９号公報の方法で駆動するごとに１本の走査電極
を本発明のＮ：１の飛び越し走査の方法で駆動したが、
１本でなく複数本の走査電極を本発明のＮ：１の飛び越
し走査の方法で駆動することもできる。また、本発明の
Ｎ：１の飛び越し走査の駆動方法で特定の走査電極を図
１４（Ａ）の電圧の組み合わせで駆動した後、特開昭６
４−５９３８９号公報の駆動方法で１つの走査電極群を
図１４（Ａ）の電圧の組み合わせで駆動するか、図１４
（Ｂ）の電圧の組み合わせで駆動するかは、ＦＬＣパネ
ルの表示状態を見ながら決めれば良い。

【００９４】実際に１０２４×１０２４の画素のＦＬＣ
Ｄを用い、同一の走査電極の８画素ごとに１ｂｉｔの割
合で同異メモリを構成し、１６本の走査電極で１つの走
査電極群を構成し、１つの走査電極群を構成する１６本
の走査電極を特開昭６４−５９３８９号公報の方法で駆
動するごとに１本の走査電極を本発明のＮ：１の飛び越
し走査の方法で駆動し、本発明のＮ：１の飛び越し走査
の駆動方法で１本の走査電極を図１４（Ｂ）の電圧の組
み合わせで駆動した後、特開昭６４−５９３８９号公報
の駆動方法で１つの走査電極群を図１４（Ａ）の電圧の
組み合わせで駆動したら、フリッカが目立たず画像が数
本おきに変化することのない良好な表示が得られた。ま
た必要なメモリの容量は２Ｍｂｉｔから約１．２Ｍｂｉ
ｔに減らせることができた。また、図２０、２１の回路
の代りに図５０，５１の回路を使うこともできる。

【００９５】図５０は、上記群メモリ回路１・６の構成
図である。群メモリ回路１６は、１個のセレクタ６７ａ
と、２個の３値バッファ６８ａ，６８ｂと４個のＤタイ
プのフリップフロップ６９ａ〜６９ｄと、２個のロード
機能付レジスタ７０ａ，７０ｂと、１個のＲＡＭ７１ａ
と、３個のＮＡＮＤゲート７２ａ〜７２ｃと、２個のＯ
Ｒゲート７３ａ７３ｂと、６個のＡＮＤゲート７４ａ〜
７４ｆより構成される。

【００９６】図５１は、上記同異メモリ回路１７の構成
図である。同異メモリ回路１７は、２個のセレクタ７５
ａ，７５ｂと１個の３値バッファ７６ａと、２個のＤタ
イプのフリップフロップ７７ａ，７７ｂと、１個のロー
ド機能付レジスタ７８ａと、１個のＲＡＭ７９ａと、２
個のＯＲゲート８０ａ，８０ｂと、３個のＮＡＮＤゲー
ト８２ａ〜８２ｃと、６個のＡＮＤゲート８１ａ〜８１
ｆと、１個のデコーダ８３ａより構成される。

【００９７】［実施例３］本実施例で使われるＦＬＣパ
ネル１の断面図は従来例と同じ図２であり、ＦＬＣＤ４
の平面図も従来例と同じ図３なので、その説明はここで
は省略する。なお、本実施例のＦＬＣパネル１では配向
膜としてポリイミドをラビング処理して用いており、強
誘電性液晶としてチッソ社製のＣＳ−１０１４が用いら
れている。

【００９８】また、表示システムの構成も従来例と同じ
図１であるが、コントロール回路１３の構成が従来例と
異なる。そのコントロール回路３３の構成は図３５，図
３６に示すように、パーソナルコンピュータ２からのデ
ジタル信号Ｄａｔａ・同期信号ＨＤ・ＶＤを受けそれを
必要な回路へ入力データＤｉｎ・同期信号ＩＶＤ・ＩＨ
Ｄとして分配するインータフェース回路３４と、上記Ｆ
ＬＣパネル１へ次に表示させるべき表示データＤＡを記
録している表示メモリ回路３５と、その表示メモリ回路
３５のデータの変化ＩＤＦを４画素毎にまとめ同異デー
タＤＦとして記録している同異メモリ回路３７と、その
表示メモリ回路３５のデータの変化ＩＤＦを２走査電極
毎にまとめて識別データＩＧＤＦ・ＯＧＤＦとして記録
している識別メモリ回路３６と、これら３つのメモリ回
路３５〜３７へ入力データを書き込むアドレスＩＡＣｘ
・ＩＡＳｘを制御する入力制御回路３８と、これら３つ
のメモリ回路３５〜３７から駆動制御回路４１へ出力す
べきデータのアドレスＯＡＣｘ・ＯＡＳｘ・ＯＡＧｘを
制御する出力制御回路３９及びアドレス回路４０と、表
示データＤＡと同異データＤＦと駆動モードＨ／Ｒ−と
電圧モードＥ−／Ｗと状態データＤＧＤＦ・ＲＧＤＦと
アドレスＯＡＣｘを受けＦＬＣＤ４を構成する走査側駆
動回路１１及び信号側駆動回路１２の動作を制御する駆
動制御回路４１より構成される。

【００９９】以下本発明の実施例ではＦＬＣＤ４の表示
を、図３「ＡＢＣＤ」から図７の「ＥＢＣＤ」へ変化さ
せる場合を想定している。まず、図７の表示データ「Ｅ
ＢＣＤ」は表示メモリ回路３５へ記憶される。その時、
図３の「ＡＢＣＤ」の表示と図７の「ＥＢＣＤ」の表示
の違いを１画素毎に調べ、図８に斜線を施して示す画素
で表示に変化があることを検出する。次いで、この画素
毎の変化を図９に示すように４画素毎にまとめて同異デ
ータ（１画素でも変化してれば変化あり）として同異メ
モリ回路３７へ記憶される。

【０１００】また、２本の走査電極から１つの走査電極
群を構成し、図３７に示すように同異データの１つでも
変化があるなら２つの状態データ（走査電極群に含まれ
る同異データの１つでも変化ありなり変化あり）として
識別メモリ回路２６へ記憶される。

【０１０１】以上の動作が図２２のｔ＝０の時間で終わ
ったものとする。なお図２２と図２３の１）は４０ｔ０
周期の同期信号ＨＰであり、２）は駆動モードＨ／Ｒ＝
「１」の時有効となり走査電極群に含まれる２本の走査
電極を区別するためのアドレスであり、３）は「１」
（同図でハイの状態）のとき部分書換え駆動を、「０」
（同図でロウの状態）のときリフレッシュ駆動をするた
めの駆動モードＨ／Ｒであり、４）は各駆動モード毎に
電圧波形の組合わせを切り替えるための電圧モードＥ／
Ｗであり、５）はリフレッシュ駆動の対象となる走査電
極を示すアドレスであり、６）は部分書き換え駆動の対
象となる走査電極群を探すためのアドレスであり、７）
は識別メモリ回路３６から状態データを読み出すための
アドレスであり、８）は表示メモリ回路３５と同異メモ
リ回路３７からデータを読み出すためのアドレスであ
る。

【０１０２】図２２の時間ｔ＝０は、走査電極ＬＤをリ
フレッシュ駆動し、走査電極ＬＡとＬＢを部分書き換え
駆動している最中であり、時間ｔ＝１２ｔ０までに次は
走査電極群０即ち走査電極Ｌ０とＬ１を部分書き換えす
る予定になる。そして図２３の時間ｔ＝１２ｔ０〜３６
ｔ０の間に、走査電極Ｌ２をリフレッシュ駆動し、走査
電極Ｌ０とＬ１を部分書き換え駆動している。そこで、

【０１０３】Ｉ）部分書換え駆動をする為に走査電極へ
印加する選択電圧と、その走査電極上の画素を第１の安
定状態へ書き換える電圧と書き換えない電圧と、走査電
極へ印加する非選択電圧との組合せであって、非選択電
圧を印加した走査電極と書き換える電圧を印加した信号
電極から構成される画素へ印加される電圧と、非選択電
圧を印加した走査電極と書き換えない電圧を印加した信
号電極から構成される画素へ印加される電圧とが、実質
的に同じ極性１の電圧の後極性２の電圧が続く電圧波形
の組合せとして図１４（Ａ）を、

【０１０４】II）部分書換え駆動をする為に走査電極へ
印加する選択電圧と、その走査電極上の画素を第２の安
定状態へ書き換える電圧と書き換えない電圧と、走査電
極へ印加する非選択電圧との組合せであって、非選択電
圧を印加した走査電極と書き換える電圧を印加した信号
電極から構成される画素へ印加される電圧と、非選択電
圧を印加した走査電極と書き換えない電圧を印加した信
号電極から構成される画素へ印加される電圧とが、実質
的に同じ極性２の電圧の後極性１の電圧が続く電圧波形
の組合せとして図１４（Ｂ）を使う。

【０１０５】また、III)リフレッシュ駆動をする為に走
査電極へ印加する選択電圧と、その走査電極上の画素を
第１の安定状態へ書き換え電圧と書き換えない電圧と、
走査電極へ印加する非選択電圧との組合せとして図１４
（Ａ）を、

【０１０６】IV）リフレッシュ駆動をする為に走査電極
へ印加する選択電圧と、その走査電極上の画素を第２の
安定状態へ書き換える電圧と書き換えない電圧と、走査
電極へ印加する非選択電圧との組合せとして図１４
（Ｂ）を流用して、時間ｔ＝０t0〜４８t0の間に走査電
極ＬＤ，Ｌ２，Ｌ６と信号電極Ｓ１，Ｓ２，Ｓ５へ印加
される電圧を記したのが図３８であり、画素Ａ21，Ａ2
2，Ａ61，Ａ62に印加される電圧を記したのが図３９で
ある。

【０１０７】図１４（Ａ）は従来例の図２９（Ａ）と同
じく走査電極上の画素を第１の安定状態へ書き直す為の
電圧波形の組合せであり、その説明は省略する。図１４
（Ａ）と図２９（Ａ）の違いは、図１４（Ａ）は７）の
電圧Ｂ−Ｃは８）の電圧Ｂ−Ｇが同じ正極性の電圧のあ
と負極性の電圧が続く電圧波形の組合せでありＩ）の条
件を満すが、図２９（Ａ）の８）のＢ−Ｇが負極性の電
圧のあと正極性の電圧が続く電圧波形の組合せであり
Ｉ）の条件を満たさない点にある。

【０１０８】また、図１４（Ｂ）も従来例の図２９
（Ｂ）と同じく走査電極上の画素を第２の安定状態へ書
き直す為の電圧波形の組合せであり、その説明は省略す
る。図１４（Ｂ）と図２９（Ｂ）の違いは、図１４
（Ｂ）７）の電圧Ｆ−Ｄと８）の電圧Ｆ−Ｈが同じ負極
性の電圧のあと正極性の電圧が続く電圧波形の組合せで
ありII）の条件を満たすが、図２９（Ｂ）は８）の電圧
Ｆ−Ｈが正極性の電圧の後負極性の電圧が続く電圧波形
の組合せでありII）の条件を満たさない点にある。

【０１０９】そこで図４０の１）に画素Ａ２１に印加さ
れる電圧波形を、２）にその画素Ａ２１が第１の安定状
態にあるときＦＬＣ分子が図３３のどの角度にあるか
を、図４０の３）に偏光板の偏光軸を角度−ωに合せた
場合の透過光量を示す。時間４t0においてそれまで３回
正極性の電圧の後負極性の電圧が印加されれていたの
で、ＦＬＣ分子はやや角度−ωより角度−θ寄りに位置
している、その後負極性の電圧の後正極性の電圧が３回
印加されるが、作用において述べたとうり最初はＦＬＣ
分子は−１８°まで振れるが３回目は−１６°までしか
振れなくなる。また時間１６t0においてはＦＬＣ分子は
やや角度−ωより角度ω寄りに位置しているのでその後
正極性の電圧の後負極性の電圧が印加されると、ＦＬＣ
分子は最初は角度８°まで振れる。これは先に３回目に
正極性の電圧の後負極性の電圧が印加された時間０の後
における角度６°より大きく振れている。

【０１１０】このように、このＦＬＣ分子はバイアス電
圧の極性が変わる度に角度−ωからより大きく揺れるの
で、偏光版の偏光軸を角度−ω近傍に合わせればバイア
ス電圧の極性が変わる度により多くの透過光量が観察さ
れる。この透過光量によって、時間２４t0の後のリフレ
ッシュ駆動において画素Ａ２１を書き換えたことに伴う
透過光量の一部が高周波成分として吸収され、リフレッ
シュ駆動に伴うフリッカを軽減することになる。この結
果、リフレッシュ駆動においてより多くの走査電極を飛
び越し走査することが可能となるし、必ずしも課題にお
ける（１）の関係式を満たす必要がなくなる。

【０１１１】実際、１０２４本の走査電極をもったＦＬ
ＣＤを１６本置きにリフレッシュ駆動し、１本の走査電
極をリフレッシュ駆動した後４本の走査電極を部分書換
え駆動してみたところ、１本の走査電極上の画素を書き
換えるのに３６０μｓ必要であったのにフリッカのほと
んど感じられない表示を得ることができた。

【０１１２】［実施例４］ところで、図４０の時間２４
t0の後のＦＬＣ分子の揺れの大きさを小さくできれば、
よりフリッカの目立たないＦＬＣＤが得られる。その為
にはメモリ角２ωを大きくして、チルト角２θに近づけ
るとともに、時間２４t0の直後に画素Ａ２１に印加され
る電圧Ｖ0をＶ0／２までの範囲で小さくすることが有効
である。図４１はこの考えに基づいて図１４（Ａ）の
５）の最小の電圧Ｖ0をＶ0／２までの範囲で小さくし、
その分３番目の電圧Ｖ0／２をＶ0までの範囲で大きくし
た電圧波形の組合せである。なお、図４１は従来例の図
２９（Ａ）と同じく走査電極上の画素を第１の安定状態
へ書き直す為の電圧波形の組合せであり、その説明は省
略する。

【０１１３】この場合、４つの電圧波形の組合せは、 Ｉ）部分書換え駆動をする為に走査電極へ印加する選択
電圧と、その走査電極上の画素を第１の安定状態へ書き
換える電圧と書き換えない電圧と、走査電極へ印加する
非選択電圧との組合せであって、非選択電圧を印加した
走査電極と書き換える電圧を印加した信号電極から構成
される画素へ印加される電圧と、非選択電圧を印加した
走査電極と書き換えない電圧を印加した信号電極から構
成される画素へ印加される電圧とが、実質的に同じ極性
１の電圧の後極性２の電圧が続く電圧波形の組合せとし
て図１４（Ａ）を使い、

【０１１４】II）部分書換え駆動をする為に走査電極へ
印加する選択電圧と、その走査電極上の画素を第２の安
定状態へ書き換える電圧と書き換えない電圧と、走査電
極へ印加する非選択電圧との組合せであって、非選択電
圧を印加した走査電極と書き換える電圧を印加した信号
電極から構成される画素へ印加される電圧と、非選択電
圧を印加した走査電極と書き換えない電圧を印加した信
号電極から構成される画素へ印加される電圧とが、実質
的に同じ極性２の電圧の後極性１の電圧が続く電圧波形
の組合せとして図１４（Ｂ）を使い、

【０１１５】III)リフレッシュ駆動する為に走査電極へ
印加する選択電圧と、その走査電極上の画素を第１の安
定状態へ書き換える電圧と書き換えない電圧と、走査電
極へ印加する非選択電圧との組合せとして図４１（Ａ）
を使い、

【０１１６】IV）リフレッシュ駆動する為に走査電極へ
印加する選択電圧と、その走査電極上の画素を第２の安
定状態へ書き換える電圧と書き換えない電圧と、走査電
極へ印加する非選択電圧との組合せとして図４１（Ｂ）
を流用する。

【０１１７】図４２に画素Ａ２１に印加される電圧波形
を、２）にその画素Ａ２１が第１の安定状態にあるとき
ＦＬＣ分子が図３３のどの角度にあるかを、３）に偏光
版の偏光軸を角度−ωに合わせたときの透過光量を示
す。図４２から時間２４t0直後のＦＬＣ分子の揺れが図
４０の１４°からかなり小さくなったことがわかる。

【０１１８】しかし、電圧−３Ｖ0／２を印加し、画素
を書き直した直後に正極性の電圧を印加した時のＦＬＣ
分子の揺れは大きくなるので、図４１（Ａ）の５）の最
初の電圧をいくらにすべきかは、実際にＦＬＣＤの表示
状態を見ながら合わせなければならない。また、図４１
（Ａ）の電圧波形の組合せは図１４（Ａ）の電圧波形の
組合せに較べ、画素を書き換える力が弱いようである。

【０１１９】また、IV）リフレッシュ駆動をする為に走
査電極へ印加する選択電圧と、その走査電極上の画素を
第２の安定状態へ書き換える電圧と書き換えない電圧
と、走査電極へ印加する非選択電圧との組合せとして図
１４（Ｂ）の代わりに、図１４（Ｂ）の５）の最初の電
圧−Ｖ0を−Ｖ0／２までの範囲で小さくし、その分３番
目の電圧−Ｖ0／２を−Ｖ0までの範囲で大きくした図４
１（Ｂ）の電圧波形の組合せを使うこともできる。な
お、図４１（Ｂ）は従来例の図２９（Ｂ）と同じく走査
電極上の画素を第２の安定状態へ書き直す為の電圧波形
の組合せであり、その説明は省略する。

【０１２０】以下、図４３〜４８（Ａ）の電圧波形の組
合せは従来例の図２９（Ａ）と同じく走査電極上の画素
を第１の安定状態へ書き直す為の電圧波形の組合せであ
り、図４３〜４８（Ｂ）の電圧波形の組合せは従来例の
図２９（Ｂ）と同じく走査電極上の画素を第２の安定状
態へ書き直す為の電圧波形の組合せであり、その説明は
省略する。

【０１２１】さらに、図４１の代わりに、図４３〜図４
５を使うこともできる。図４３（Ａ）は図４１（Ａ）同
様、図１４（Ｂ）の５）の最初の電圧Ｖ0をＶ0／２まで
の範囲で小さくし、その分を補償しなかった場合の電圧
波形の組合せであり、図４３（Ｂ）は図４１（Ｂ）同
様、図１４（Ｂ）の５）の最小の電圧−Ｖ0を−Ｖ0／２
までの範囲で小さくし、その分を補償しなかった場合の
電圧波形の組合せである。

【０１２２】図４４は図１４とのバイアス電圧の極性を
逆にし、図４０のバイアス電圧極性が変化して揺れが大
きくなる時間を４t0速くするための電圧波形の組合せで
ある。このようにバイアス電圧印加時に最大の透過光量
のでる時間をずらす事もフリッカを弱めるのに役に立
つ。

【０１２３】図４４は図４３の考え方を一歩進めて、リ
フレッシュ駆動時にバイアス電圧を僅かに大きくするこ
とにより、時間２４t0の後のリフレッシュ駆動によって
画素Ａ２１を書き換えたことに伴う透過光量のより多く
を高周波成分として吸収しようという電圧波形の組合せ
である。

【０１２４】また、部分書換え駆動において図１４の電
圧波形の組合せの代わりに、図４６の電圧波形の組合せ
を使うこともできる。この図４６の電圧波形の組合せは
ＦＬＣの誘電異方性が負の時有効なようである。以上図
１４，図４３〜４６の電圧波形の組合せは人か４t0必要
なように記しているが、実際は時間３t0しか必要なく最
後のt0は０電圧である。

【０１２５】また、図４１の電圧波形の組合せが画素を
書き換える力が弱いので、リフッレシュ駆動に限って図
４８のようにバイアス時により大きな電圧が印加される
電圧波形の組合せを使う事もできる。この場合図４７
（Ａ）の７）と８）の電圧Ｖ1が同じ正極性で、図４７
（Ｂ）の７）と８）の電圧が同じ負極性なので、累積応
答によって画素が書き換わる心配がない。無論電圧２Ｖ
1＝３Ｖ0／２である。

【０１２６】さらに、部分書換え駆動としては好ましく
ないが、どうしても見た目のコントラストを上げたい場
合がある。そんな時は図１４の代りに図４３を使う事も
排除しない。また部分書換え駆動しようとＩ）の条件を
満たす電圧波形の組合せを画素へ印加した後、必ずしも
リフレッシュ駆動しようとIII)やIV）の条件を満たす電
圧波形の組合せを続けて画素へ印加する必然性はなく、
そのまま部分書換え駆動をしようとII）の条件を満たす
電圧波形の組合せを画素へ印加しその後リフレッシュ駆
動してもよい。このときコントロール回路１３の動作は
図８の代わり図４９とすればよく、これは駆動モードＨ
／Ｒと電圧モードＥ／Ｗを作る為の論理式を少し変形す
ればすぐ実現できる。

【０１２７】

【発明の効果】以上のように、本発明のＮ：１の飛び越
し走査の駆動方法と特開昭６４−５９３８９号公報の駆
動方法を組み合わせれば、フリッカが目立たず、画像が
数本おきに変化することのない良好な表示が得られる。
また必要ならメモリ容量が１画面分＋α（１／８画面分
程度）の少ない容量で済ませることもできる。さらに実
施例３で述べたように１０２４本の走査電極を持ったＦ
ＬＣＤを１６本置きにリフレッシュ駆動し、１本の走査
電極をリフレッシュ駆動した後４本の走査電極を部分書
換え駆動してみたところ、１本の走査電極上の画素を書
き換えるのに３６０μｓかかったのにフリッカの感じら
れない表示を得ることができ、これは、１フィールド・
リフレッシュ周期Ｔ_Rが Ｔ_R＝３６０μｓ×（１＋４）×１０２４／１６＝１１５．２ｍｓ となり（１）式を満たさなのにほとんどフリッカの目立
たない表示がえられた事から、本発明の効果は明かであ
る。

【図面の簡単な説明】

【図１】本発明による表示制御方法を用いる表示システ
ムの概略的な構成を示すブロック図。

【図２】表示システムのＦＬＣＤで用いられるＦＬＣパ
ネルの構成を示す断面図。

【図３】表示システムに用いられるＦＬＣＤに「ＡＢＣ
Ｄ」の文字を表示した状態を示す説明図。

【図４】表示システムにおけるパーソナルコンピュータ
からの出力信号を示す波形図。

【図５】図４の出力信号の意味するデータをマトリック
ス状に示した説明図。

【図６】図４の出力信号の意味するデータをマトリック
ス状に示した説明図。

【図７】表示システムに含まれる表示メモリ回路のデー
タをマトリックス状に示す説明図。

【図８】表示メモリ回路のデータの変化をマトリックス
状に示す説明図。

【図９】表示システムに含まれる同異メモリ回路のデー
タをマトリックス状に示す説明図。

【図１０】本発明による実施例１と従来例でＦＬＣパネ
ルの駆動に用いられる各印加電圧を示す波形図。

【図１１】表示システムに含まれる同異メモリ回路のデ
ータをマトリックス状に示す説明図。

【図１２】ＦＬＣパネルの電極構造の一例を示す構造
図。

【図１３】その電極を用いた場合の画素を構成するＦＬ
Ｃ分子の状態を示す概念図。

【図１４】Ａ：本発明で使用した走査電極上の画素を第
１の安定状態へ書き替える為の各印加電圧を示す波形
図。 Ｂ：本発明で使用した走査電極上の画素を第２の安定状
態へ書き替える為の各印加電圧を示す波形図。

【図１５】本発明による実施例２で用いられるコントロ
ール回路の概略的な構成を示すブロック図。

【図１６】コントロール回路における入力制御回路の具
体的構成の一例を示す回路図。

【図１７】コントロール回路における出力制御回路の具
体的構成の一例を示す回路図。

【図１８】コントロール回路におけるアドレス回路の具
体的構成の一例を示す回路図。

【図１９】コントロール回路における表示メモリ回路の
具体的構成の一例を示す回路図。

【図２０】コントロール回路における群メモリ回路の具
体的構成の一例を示す回路図。

【図２１】コントロール回路における同異メモリ回路の
具体的構成の一例を示す回路図。

【図２２】コントロール回路における出力制御回路の動
作を説明するための波形図。

【図２３】コントロール回路における出力制御回路の動
作を説明するための波形図。

【図２４】実施例２においてＦＬＣパネルのいくつかの
走査電極と信号電極と画素にかかる電圧を示す波形図。

【図２５】従来例の表示システムの概略的な構成を示す
ブロック図。

【図２６】従来例の表示システムのＦＬＣＤで用いられ
るＦＬＣパネルの構成を示す断面図。

【図２７】従来例の表示システムに用いられるＦＬＣＤ
に「Ａ」の文字を表示した状態を示す説明図。

【図２８】従来例のＦＬＣパネルの画素の表示状態の変
化を記号で示した概念図。

【図２９】Ａ：従来例で使用した走査電極上の画素を第
１安定状態へ書き直す為の各印加電圧を示す波形図。 Ｂ：従来例で使用した走査電極上の画素を第２安定状態
へ書き直す為の各印加電圧を示す波形図。

【図３０】従来例で例示した画素の表示状態を示す図。

【図３１】従来例において走査電極と信号電極へ印加さ
れる電圧を示す波形図。

【図３２】従来例において画素へ印加される電圧を示す
波形図。

【図３３】ＦＬＣ分子の様子を真上から見た図。

【図３４】スメクチックＣ相におけるＦＬＣ分子の状態
を示す図。

【図３５】本発明を実現させるコントロール回路の構成
図。

【図３６】本発明を実現させるコントロール回路の構成
図。

【図３７】コントロール回路に含まれる識別メモリ回路
のデータを示す図。

【図３８】本発明の実施例において走査電極と信号電極
へ印加される電圧を示す波形図。

【図３９】本発明の実施例において画素へ印加される電
圧を示す波形図。

【図４０】本発明の実施例において第１の安定状態にあ
る画素を構成するＦＬＣ分子の動作を説明するための波
形図。

【図４１】Ａ：本発明で使用した走査電極上の画素を第
１の安定状態へ書き直す為の各印加電圧を示す波形図。 Ｂ：本発明で使用した走査電極上の画素を第２の安定状
態へ書き直す為の各印加電圧を示す波形図。

【図４２】本発明の実施例において第１の安定状態にあ
る画素を構成するＦＬＣ分子の動作を説明するための波
形図。

【図４３】Ａ：本発明で使用した走査電極上の画素を第
１の安定状態へ書き直す為の各印加電圧を示す波形図。 Ｂ：本発明で使用した走査電極上の画素を第２の安定状
態へ書き直す為の各印加電圧を示す波形図。

【図４４】Ａ：本発明で使用した走査電極上の画素を第
１の安定状態へ書き直す為の各印加電圧を示す波形図。 Ｂ：本発明で使用した走査電極上の画素を第２の安定状
態へ書き直す為の各印加電圧を示す波形図。

【図４５】Ａ：本発明で使用した走査電極上の画素を第
１の安定状態へ書き替える為の各印加電圧を示す波形
図。 Ｂ：本発明で使用した走査電極上の画素を第２の安定状
態へ書き替える為の各印加電圧を示す波形図。

【図４６】Ａ：本発明で使用した走査電極上の画素を第
１の安定状態へ書き替える為の各印加電圧を示す波形
図。 Ｂ：本発明で使用した走査電極上の画素を第２の安定状
態へ書き替える為の各印加電圧を示す波形図。

【図４７】Ａ：本発明で使用した走査電極上の画素を第
１の安定状態へ書き替える為の各印加電圧を示す波形
図。 Ｂ：本発明で使用した走査電極上の画素を第２の安定状
態へ書き替える為の各印加電圧を示す波形図。

【図４８】Ａ：本発明で使用した走査電極上の画素を第
１の安定状態へ書き替える為の各印加電圧を示す波形
図。 Ｂ：本発明で使用した走査電極上の画素を第２の安定状
態へ書き替える為の各印加電圧を示す波形図。

【図４９】本発明のコントロール回路の別な動作を説明
するための波形図。

【図５０】コントロール回路における群メモリ回路の具
体的構成の一例を示す回路図。

【図５１】コントロール回路における同異メモリ回路の
具体的構成の一例を示す回路図。

【符号の説明】

１ ＦＬＣパネル ２ パーソナルコンピュータ ３ ＣＲＴ ４ ＦＬＣＤ １１ 走査側駆動回路 １２ 信号側駆動回路 １３ コントロール回路 １５ 表示メモリ回路 １６ 群メモリ回路 １７ 同異メモリ回路 ２０ アドレス回路 ２１ 駆動制御回路 ２２ 電導電極 ２３ 高誘電性絶縁膜 ２４ 画素電極 ２５ 表示メモリ回路 ２６ 識別メモリ回路 ２７ 同異メモリ回路 ２８ 入力制御回路 ２９ 出力制御回路 ３０ アドレス回路 ３１ 駆動制御回路 Ｌ 走査電極 Ｓ 信号電極 ３３ コントロール回路 ３４ インタフェース回路

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 互いに交差する方向に配列した複数の走
   査電極と複数の信号電極との間に、該走査電極と信号電
   極により制御されるメモリ性を持った素子を介在させ、
   該領域を画素とする表示装置であって、表示に変化あっ
   た画素を書き換える部分書換え手段と、画素を周期的に
   リフレッシュするリフレッシュ手段とを備え、該部分書
   換え手段において、選択した走査電極に対応する画素が
   新たに表示させるべきデータと既に表示されているデー
   タに違いがあれば、該画素を構成する信号電極へ書き換
   え電圧を印加し、上記リフレシュ手段において、選択し
   た走査電極に対応する画素が新たに表示させるべきデー
   タと既に表示されているデータに違いがなければ、表示
   させるべきデータに従い該画素を構成する信号電極へ電
   圧を印加するが、新たに表示させるべきデータと既に表
   示されているデータに違いがあれば、該画素を構成する
   信号電極へ非書き換え電圧を印加し、上記部分書換え手
   段による部分書換え駆動の途中に、上記リフレシュ手段
   によるリフレシュ駆動が周期的に行われることを特徴と
   する表示装置。
2. 【請求項２】 請求項１記載の表示装置であって、上記
   リフレシュ手段において、すべての走査電極を隣接する
   複数の走査電極に等分し走査電極群とし、前記複数の走
   査電極群のうち各走査電極群毎に一本の走査電極へ順次
   選択電圧を印加し、その後前記複数の走査電極群のうち
   各走査電極群毎に別の一本の走査電極へ順次選択電圧を
   印加する動作を順次実行してゆき、前記複数の走査電極
   群のうち各走査電極群毎に最後の一本の走査電極へ順次
   選択電圧を印加することを特徴とする表示装置。
3. 【請求項３】 請求項１または２記載の表示装置であっ
   て、上記部分書換え手段において、表示させるべきデー
   タと既に表示されているデータに違いがある走査電極へ
   その電極上の画素を書換える為の選択電圧を印加し、残
   りの走査電極へその電極上の画素を書換えない為の非選
   択電圧を印加し、選択電圧を印加した走査電極上の画素
   が表示させるべきデータと違えば、表示させるべきデー
   タに従い信号電極へ電圧を印加するが、画素が表示させ
   るべきデータと違いがなければ、信号電極へ非書換え電
   圧を印加することを特徴とする表示装置。
4. 【請求項４】 請求項１記載の表示装置であって、上記
   各手段において、複数の走査電極の内の１つの走査電極
   へその電極上の画素を書換える為の選択電圧を印加し、
   残りの走査電極へその電極上の画素を書換えない為の非
   選択電圧を印加し、選択電圧を印加した走査電極上の画
   素を暗の表示状態へ書き直すか、書き直さないかに対応
   した電圧を信号電極へ印加する事と、選択電圧を印加し
   た走査電極上の画素を明の表示状態へ書き直すか、書き
   直さないかに対応した電圧を信号電極へ印加する事と
   を、周期的に切り替えることを特徴とする表示装置。