JPH03203717A - 強誘電性液晶パネルの表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、強誘電性液晶パネル（以下、ＦＬＣＤとも略
称する）の表示制御装置に関する。

従来の技術 第１４図は、ＦＬＣＤＩを用いた表示システムの従来の
典型的な構成を概略的に示すブロック図である。この表
示システムでは、画像表示に必要な信号をデジタル信号
としてパーソナルコンピュータ２から画素表示を行うブ
ラウン管３に出力されるデジタル信号を使う。このパー
ソナルコンピュータ２からのデジタル信号を直接受けて
画像表示を行うブラウン管３とを有する。また、パーソ
ナルコンピュータ２から出力されるデジタル信号は別の
コントロール回路４で変換され、その変換信号によって
ＦＬＣＤＩでの画像表示が行われる。

第１５図は、上記ＦＬＣＤ１の概略的な構成を示す断面
図である。２枚のガラス基板５ａ、５ｂは互いに対向さ
せて配置され、一方のガラス基板５ａの表面にはインジ
ウ錫酸化物（以下、ＩＴＯと略称する）からなる信号型
８ｉＳが複数本互いに平行に配列されており、その上は
Ｓｉｎ、からなる透明な絶縁膜６ａて被覆されている。

信号電極Ｓと対向するもう一方のガラス基板５ｂの表面
にはＩＴＯからなる走査電極りが信号電極Ｓと直交する
向きに複数本互いに平行に配列されており、その上はＳ
　１０２からなる絶縁膜６ｂで被覆されている。各絶縁
膜６ａ、６ｂ上にはラビング処理などを施したポリビニ
ルアルコールからなる配向膜７ａ、７ｂがそれぞれ形成
されている。この２枚のガラス基板５ａ、５ｂは一部に
注入口を残して封止剤８で貼り合わされ、その注入口か
ら配向膜７ａ、７ｂで挟まれる空間内に真空注入によっ
て強誘電性液晶９が導入された後、上記注入口は封止剤
８で封止される。このようにして貼り合わされた２枚の
ガラス基板５ａ、５ｂは、互いの偏向軸が直交する配置
とした２枚の偏向板１０ａ１０ｂで挟まれる。

第１６図は、上述した単純マトリクス構成のＦＬＣＤＩ
の走査電極りに走査側駆動回路１１が接続され、信号電
極Ｓに信号側駆動回路１２が接続された構成を示す平面
図である。走査側駆動回路１１は走査型ｆｆｆｉＬに電
圧を印加するための回路であり、信号側駆動回路１２は
信号電極Ｓに電圧を印加するための回路である。ここで
は説明を簡華にするために、走査電極りが３２本で信号
電極Ｓが１６本の場合、つまり３２Ｘ１６の画素で構成
されているＦＬＣＤＩの場合について示しており、走査
電極りのそれぞれは符号りに添字ｉ　（ｉ＝１〜３２）
を付加して区別し、信号電極Ｓのそれぞれは符号Ｓに添
字ｊ（ｊ＝１〜１６）を付加して区別している。また、
以後の説明では、任意の走査電極Ｌｉと任意の信号型１
ｓｊが交差する部分の画素を符号Ａｉｊで表すものとす
る。

第１７図は、上述したパーソナルコンピュータ２から出
力される各信号を示す波形図であり、そのうち第１７図
（１）はブラウン管３の画面の１走査区間のタイミング
を与える水平同期信号ＨＤであり、第１７図（２）はそ
の１画面分の周期を示す垂直同期信号ＶＤであり、第１
７図（３）は画像の表示データＤａｔａを示す。第１７
図（４）は水平同期信号）ＩＤの１走査区間を拡大して
示す波形図であり、第１７図（５）は上記表示データＤ
ａｔａの１走査区間分を拡大して示す波形図であり、第
１７図（６）は１画素分の表示データＤａｔａのデータ
転送りロックＣＬＫを示す波形図である。

第１８図は、上述したコントロール回路４がら出力され
る各信号を示す波形図であり、そのうち第１８図（１）
は走査電極りを選択する選択信号ＹＩを走査側駆動回路
１１に含まれる図示しないシフトレジスタ内においてＩ
ＩＩＩ次転送させるためのクロックＹＣＬＫを示す波形
図であり、第１８図く２）は上記選択信号ＹＩを示す波
形図であり、第１８図（３）はＦＬＣＤＩの各画素に対
応する表示データＤＡＴＡを示す。第１８図（４）は上
記クロックＹＣＬＫの１周期分を拡大して示す波形図で
あり、第１８図（５）は上記選択信号ＹＩのクロックＹ
ＣＬＫＩ周期相当分を拡大して示す波形図であり、第１
８図（６）は上記表示データＤＡＴＡのクロックＹＣＬ
ＫＩ周期相当分を拡大して示す波形図であり、第１８図
（７）は上記表示データＤＡＴＡを信号側駆動回路１２
に含まれる図示しないシフトレジスタ内において屋次転
送させるための表示データ転送りロックＸＣＬＫを示す
波形図であり、第１８図（８）は信号側駆動回路１２の
シフトレジスタ内の上記表示データＤＡ　Ｔ　Ａを同じ
信号側駆動回路１２に含まれる図示しない別のレジスタ
に取り込んで保持するタイミングを与えるラッチパルス
ＬＰの拡大波形図であり、第１８図（９）は走査電極り
に印加する電圧の種別を指定する信号ＶＣを示す波形図
であり、第１８図（１０）は信号電極Ｓに印加する電圧
の種別を指定する信号ＶＳを示す波形図である。

このように上記コントロール回路４には、第１７図に示
す４種類の信号つまり水平同期信号ＨＤ、垂直同期・信
号ＶＤ、表示データＤａｔａ、データ転送りロックＣＬ
Ｋを、第１８図に示す７種類の信号つまりクロックＹＣ
ＬＫ、！！択信号ＹＩ、表示データＤＡＴＡ、表示デー
タ転送りロックＸｃＬＫ、ラッチパルスＬＰ、信号ｖｃ
、ｖｓに変換する機能か与えられている。

第１９図は、特開昭６４−５９３８９号公報において提
案されているＦＬＣＤＩの駆動方法に用いられる走査電
極りおよび信号電極Ｓへの各印加電圧波形を示す波形図
である。そのうち、第１９図（１）に示す波形は走査電
極りに印加され、その走査型ＩＬ上の画素のメモリ状態
つまり表示されている輝度状態の書換えを指定できる選
択電圧Ａの波形であり、第１９図（２）に示す波形は走
査型ｉＬに印加されるが、その走査電ｉＬ上の画素の表
示状態書換えを指定できない非選択電圧Ｂの波形である
。第１９図（３）に示す波形は画素を「明」の輝度状態
に書換えるときに信号電極Ｓに印加される書換え明電圧
Ｃの波形であり、第１９図（４）に示す波形は画素を「
暗」の輝度状態に書換えるときに信号電ｉｓに印加され
る書換え暗電圧りの波形であり、第１９図（５）に示す
波形は画素の表示状態を書換えないときに信号電極Ｓに
印加される非書換え電圧Ｇの波形である。第１９図（６
）〜（１１）は画素Ａｉｊにかかる実効電圧の波形を示
し、そのうち、第１９図（６）の波形Ａ−Ｃは走査電極
Ｌｉに選択電圧Ａが印加され、信号電ＩＳｊに書換え明
電圧Ｃが印加されたときの波形を示し、第１９図（７）
の波形ＡＤは走査電極Ｌｉに選択電圧Ａが印加され、信
号電極Ｓｊに書換え＠電圧りが印加されたときの波形を
示し、第１９図（８）の波形Ａ−Ｇは走査型％Ｌｉに選
択電圧Ａが印加され、信号電極Ｓｊに非書換え電圧Ｇが
印加されたときの波形を示し、第１９図（９）の波形Ｂ
−Ｃは走査電極Ｌｉに非選択電圧Ｂが印加され、信号電
極Ｓｊに書換え明電圧Ｃが印加されたときの波形を示し
、第１９図（１０）の波形Ａ−Ｄは走査電極Ｌｉに非選
択電圧Ｂが印加され、信号電極Ｓｊに書換え暗電圧りが
印加されたときの波形を示し、第１９図（１１）の波形
Ｂ−Ｇは走査型８ｉＬｉに非選択電圧Ｂが印加され、信
号電極Ｓｊに非書換え電圧Ｇが印加されたときの波形を
示している。

上記駆動方法によって第１６図のＦＬＣＤＩの画素Ａｉ
ｊの表示状態が書換えられる場合、走査電極Ｌｉには第
１９図（１）の選択電圧Ａが印加され、残りの全部の走
査ｔ［、Ｌｋ（ｋ≠ｉ　　ｋ−１〜３２）には第１９図
（２）に示す非選択電圧Ｂが印加され、画素Ａｉｊが「
明ｊの表示状態に書換えられるときには信号型１ｓｊに
第１９図（３）に示す書換え明電圧Ｃが印加され、画素
Ａｉｊが「暗」の表示状態に書換えられるときには信号
電極Ｓｊに第１９図（４）に示す書換え暗電圧りが印加
され、また画素Ａ１ｊの前のフレームでの「明」の表示
状態あるいは「暗」の表示状態がそのまま維持されれば
よいときには信号電極Ｓｊに第１９図（５）に示す非書
換え電圧Ｇが印加される。

例えば第１６図のＦＬＣＤＩにおいて、斜線を施して示
す「暗」の表示状態の各画素Ａｉｊによって画面にｒ強
請」の文字が表示されている状態を、第２０図に示すよ
うに「常誘」の文字が表示されている状態に書換える場
合、「暗」の表示状態から「明」の表示状態に書換えら
れる画素Ａｉｊを書換え明電圧Ｃに対応付けて符号Ｃで
表し、「明」の表示状態からｒ暗」の表示状態に書換え
られる画素Ａｉｊを書換え暗電圧りに対応付けて符号り
で表し、「暗」の表示状態のままである画素ＡｉＪを符
号Ｆで表し、「明、１の表示状態のままである画素Ａｉ
ｊを無記号で表すと全体の画面は第２１図に示すように
表される。この場合、符号Ｆの画素Ａｉｊおよび無記号
の画素Ａｉ」は非書換え電圧Ｇに対応することになる。

第２２図は、このとき走査電極Ｌｌ、Ｌ２．Ｌ３、信号
型［ｉＳ５．Ｓ６および画素Ａ１５．Ａ１６、Ａ２５．
Ａ２６にかかるそれぞれの電圧波形を示している。その
うち、第２２図（１）は参考のために走査側駆動回路１
１におけるシフトレジスタでの選択信号ＹＩの転送用ク
ロックＹＣＬＫの波形を示し、第２２図（２）は上記選
択信号ＹＩの波形を示す。第２２図（３）は走査電極Ｌ
１への印加電圧波形を示し、第２２図（４）は走査電Ｉ
Ｌ２への印加電圧波形を示し、第２２図（５）は走査電
極Ｌ３への印加電圧波形を示し、第２２図（６）は信号
型１ｓ５への印加電圧波形を示し、第２２図（７）は信
号＄ｉｔ！１１Ｓ６への印加電圧波形を示し、第２２図
（８）は画素Ａ１５へ印加される実効電圧波形を示し、
第２２図（９）は画素Ａ１６へ印加される実効電圧波形
を示し、第２２図（１０）は画素Ａ２５へ印加される実
効電圧波形を示し、第２２図（１１）は画素Ａ２６へ印
加される実効電圧波形を示す。

上記駆動方法においては、第２２図（９）に示す画素Ａ
１６の実効電圧および第２２図（１１）に示す画素Ａ２
６の実効電圧から判るように、画素Ａｉｊにかかる電圧
はその表示状態を書換えない限り、走査電極Ｌｉを選択
していようと選択していまいとほぼ同じになる。このこ
とから、ある走査電極Ｌｉに選択電圧Ａが印加されてか
ら次に同じ走査電極Ｌｉに選択電圧Ａが印加されるまで
の時間つまり１フレ一ム周期が３３．３ｍｓ　（３０Ｈ
ｚ相当）より長い低速駆動の場合でも、フリッカを感じ
ることのない表示が可能となる。

発明が解決しようとする課題 ところで、現在ＦＬＣＤＩに一般的に使用されている強
誘電性液晶の場合、走査側駆動回路１１や信号側駆動回
路１２として例えば耐圧２４Ｖのものを使用するものと
すると、第１９図に示される各印加電圧の単位パルス幅
ｔｏとして５０μＳ程度を設定する必要があり、上述し
た駆動方法を採用する場合には１ｉ！！択時間（６ｔＯ
）として３００μｓ程度を割り当てる必要がある。そこ
で、この条件のもとに１０００本の走査電極りを持つＦ
ＬＣＤＩを駆動するとすれば、この場合の１フレ一ム周
期は０．３ｍｓとなる。

しかし、このことはユーザがキーボードから何等かの入
力を行ってから画面の表示が書換えられるまでに０．３
ｍｓ以上の時間がかかることを意味しており、これでは
上述したようにフリッカのない表示が行われるといって
も応答速度の限界のために結局走査電極数を制限せざる
を得ないという問題点を有する。

また、ＦＬＣＤでは完全に双安定なメモリ状態を得るこ
とは極めて困難で、通常どちらかのメモリ状態がもう一
方のメモリ状態よりも安定となる傾向かあり、バイアス
電圧を印加し続けるとすべての画素はその安定な方のメ
モリ状態になろうとする。ＦＬＣＤの持つこのような傾
向のため、−度「明」または「暗」の表示状態にした画
素をそのまま「明」または「暗」の表示状態に保ち続け
るのに、上述したように信号電圧として非書換え電圧Ｇ
を印加し続けるものとすると、メモリ状態の安定でない
表示状態の画素はメモリ状態の安定な表示状態に変化し
てしまうという問題点も有する。

したがって、本発明の目的は、走査電極数に左右される
ことなくフレーム周期を短縮化でき、かつフリッカのな
い安定した画像を得ることのできる強誘電性液晶パネル
の表示制御装置を提供することである。

課題を解決するための手段 本発明は、互いに交差する方向に配列した複数の走査電
極と複数の信号電極との間に強誘電性液晶を介在させ、
走査電極と信号電極が交差する部分の強誘電性液晶を画
素とし、信号電極には表示データに対応する信号電圧と
して画素を暗表示の状態から明表示の状態に書換えるた
めの書換え明電圧と、明表示の状態から暗表示の状態に
書換えるための書換え暗電圧と、表示状態を書換えない
ための非言換え電圧とのいずれかを印加し、走査電極に
はその電極上の画素の表示状態の書換えを指定するため
の選択電圧を線順次で印加するとともに、１フレーム後
に同じ走査電極に再び選択電圧を印加するまでの間は他
の走査電極に選択電圧が印加されるタイミングで画素の
表示状態の書換えを指定しない非選択電圧を繰り返し印
加するようにし、かつ画素の表示状態のうち暗表示の書
き込み状態が安定となるように設定した強誘電性液晶パ
ネルの表示制御装置において、 次のフレームで各画素に表示させるべき１画面分の表示
データを格納するための表示データ用フレームメモリと
、 現在表示されている表示データと前記フレームメモリに
格納されている表示データとの同異を示す１画面分の同
異識別データを格納する同異参照用フレームメモリと、 前記各走査電極にそれぞれ対応１寸けられ、その走査電
極上の画素に対応する前記同異参照用フレームメモリの
同異識別データに１つでも異なることを示すデータがあ
るか否かを示すライン同異識別データを格納するライン
メモリと、 選択電圧が走査電極に印加されている間に、その走査電
極に続く各走査電極に対応するラインメモリのライン同
異識別データを線順次に調べ、そのライン同異識別デー
タが異なることを示すデータであれば対応する走査ｔｉ
に選択電圧を印加することに決め、そのライン同異識別
データとして異なることを示すデータが見付からなけれ
ばフレームごとに予め定めた走査電極に選択電圧を印加
することに決める走査電極選択手段と、走査型４ｉｊｉ
選択手段によって選択すると決められた走査電極上の画
素のうち、現在の表示状態が明表示状態で次のフレーム
では暗の表示状態になる画素には書換え暗電圧を、現在
の表示状態が暗表示状態で次のフレームでは明の表示状
態のなる画素には書換え明電圧を、現在の表示状態が明
表示状態で次のフレームでも明表示状態となる画素には
書換え明電圧を、また現在の表示状態が暗表示状態で次
のフレームでも暗表示状態となる画素には非書換え電圧
をそれぞれ信号電圧として印加することのできる表示制
御用データを、表示データ用フレームメモリの表示デー
タと同異参照用フレームメモリの同異識別データとに基
づき走査電極の選択に同期して強誘電性液晶パネルの信
号電極側に与える表示データ出力手段とを備えたことを
特徴とする強誘電性液晶パネルの表示制御装置である。

作　　用 本発明に従えば、ｍ本の走査電極を持つ強誘電性液晶パ
ネルの場合、走査電極上の画素が現在表示している表示
データと次のフレームで表示させるべき表示データとに
違いのある走査電極の数をｑ本とすると、表示データに
違いのない残りの（ｍ−ｑ）本の走査電極についてはフ
レームごとに予め定められた何本かの走査電極にしか選
択電圧が印加されないので、その残りの選択される走査
電極本数を２本とすれば１フレームの間には（ｍｑ−ｐ
）本の走査電極への選択電圧の印加を省略できフレーム
周期が大幅に短縮化される。

また、選択される走査電極上の画素のうち書込み状態の
安定が劣る明表示状態が続く画素については、信号電圧
として書換え明電圧が印加されてリフレッシュされるの
で画面が安定し、書き込み状態の安定な暗表示状態が続
く画素については、信号電圧として非書換え電圧が印加
されるのでフリッカが低減される。

実施例 第１図は、本発明の一実施例である強誘電性液晶パネル
の表示制御装置が適用される表示システムの構成を示す
ブロック図である。この表示システムの構成は概略的に
は上述した従来の表示システムの場合と同してあり、画
像表示に必要な信号をデジタル信号としてパーソナルコ
ンピュータ２２からの画素表示を行うブラウン管２３に
出力されるデジタル信号を使う。このパーソナルコンピ
ュータ２２から出力されるデジタル信号はこの実施例の
表示制御装置であるコントロール回路２４で変換され、
その変換信号によってＦＬＣＤ２１での画像表示が行わ
れる。

上記ＦＬＣＤ２１において、その偏光板の偏光軸は強誘
電性液晶パネルのより安定なメモリ状態において画素が
暗表示状態となるように設定されているものとする。そ
のほかの具体的な構成については、第１５図に示した従
来の場合のＦＬＣＤｌと変わらないので、その説明はこ
こでは省略する。なお、ＦＬＣＤ２１の強誘電性液晶と
して、この実施例ではメルク社製のＺＬＩ−４２３７１
０００が使用され、配向膜としてポリイミドが用いられ
ている。

第２図は、上記コントロール回路２４の構成を概略的に
示すブロック図である。表示データ用フレームメモリ２
５は上記パーソナルコンピュータ２２から送出される１
画面分の表示データＤａｔａを保持するためのメモリで
ある。この表示データ用フレームメモリ２５からは、現
在ＦＬＣＤ２１の画面に表示されている表示データと、
次のフレームて表示されるべき表示データとの同異を示
す変換データＲｘが出力される。

ラインメモリ２６は、上記表示データ用フレームメモリ
２５から出力される変換データＲｘに基づき、ＦＬＣＤ
２１の各走査電極上の画素において現在表示されている
表示データと次のフレームで表示される表示データとに
違いのある画素が１つでもあるか否かを示すライン同異
識別データを各走査電極側に保持するためのメモリであ
る。このラインメモリ２６では、各走査電極ごとのライ
ン同異識別データを保持するためにそれぞれ１ビツトの
記憶領域が割り当てられている。

参照用フレームメモリ２７は、上記表示データ用フレー
ムメモリ２５から出力される１画面分の変換データＲｘ
を保持するためのメモリである。

入力制御回路２８は、パーソナルコンピュータ２２から
送出される水平同期信号ＨＤ、垂直同期信号ＶＤ、クロ
ックＣＬＫおよび出力制御回路２９から送出される信号
ＯＷ、○Ａｃ、○Ａｓに基づき、表示データ用フレーム
メモリ２５、ラインメモリ２６および参照用フレームメ
モリ２７へのデータ書込みを制御するための回路である
。

出力制御回路２９は、表示データ用フレームメモリ２５
、ラインメモリ２６および参照用フレームメモリ２７か
らの保持データの読出しおよび駆動制御回路３０の出力
制御を行うための回路である。

駆動制御回路３０は、表示データ用フレームメモリ２５
から与えられるデータＤＯと、参照用フレームメモリ２
７から与えられるデータＤＲＥとに基づき、ＦＬＣＤ２
１の表示駆動を制御する信号を出力するための回路であ
る。

第３図は、上述した単純マトリクス構成のＦＬＣＤ２１
の走査電極りに走査側駆動回路３１が接続され、信号電
極Ｓに信号側駆動回路３２が接続された構成を示す図で
ある。走査側駆動回路３１は走査電極りに電圧を印加す
るための回路であり、信号側駆動回路３２は信号電極Ｓ
に電圧を印加するための回路である。ここでも従来例の
場合と同様に、説明を簡単にするために走査型ＩＬが３
２本で信号型ｉｓが１６本の場合、つまり３２×１６の
画素で構成されているＦＬＣＤ２１の場合について示し
ており、走査電極りのそれぞれは符号りに添字ｉ　（ｉ
＝１〜３２）を付加して区別し、信号電極Ｓのそれぞれ
は符号Ｓに添字ｊ　（ｊ＝１〜１６）を付加して区別し
ている。また、以後の説明でも従来例の説明の場合と同
様に、任意の走査電極Ｌｉと任意の信号型１ｓｊが交差
する部分の画素を符号Ａｉｊで表すものとする。

第４図は、従来例の説明において第１６図で示した「強
請」の文字を表示している状態から、第３図に示すよう
に斜線を施した「暗」表示の画素で「常誘」の文字を表
示した状態にＦＬＣＤ２１の画面が切り換えられるとき
に、上記参照用フレームメモリ２７に保持される１画面
分の変換データＰＬｘをＦＬＣＤ２１の画面上に表示し
た形で模式的に示した図である。斜線を施した画素の部
分は、その画素の変換データＲｘが、現在表示されてい
る表示データと次のフレームで表示される表示データと
の間に違いのあることを示すデータであることを表して
いる。

第５図および第６図は、上記画面の切換え動作時にコン
トロール回路２４がらＦＬｃＤ２１へ送出される各出力
信号を示す波形図であり、そのうち第５図（１）および
第６図（１）は走査型ＩＬを選択する選択信号ＹＩを走
査側駆動回路１１に含まれる図示しないジフトレジスタ
内において順次転送させるためのクロックＹＣＬＫを示
す波形図であり、第５図（２）および第６図（２）は上
記選択信号ＹＩを示す波形図であり、第５図（３）およ
び第６図（３）はＦＬＣＤ２１の各画素に対応する表示
データＤＡＴＡを示す。第５図（４）および第６図（４
）は走査型ｉＬの１選択時間ごとに走査側駆動回路３１
に与えられるクロックしＣＬＫを示す波形図である。第
５図（５）は上記クロックＹＣＬＫの１周期分を拡大し
て示す波形図であり、第５図く６）は上記選択信号Ｙｌ
のクロックＹＣＬＫＩ周期相当分を拡大して示す波形図
であり、第５図（７）は上記表示データＤＡＴＡのクロ
ック’ｒ’　ＣＬ　Ｋ　１周期相当分を拡大して示す波
形図であり、第５図（８）は上記表示データＤＡＴＡを
信号側駆動回路３２に含まれる図示しないシフトレジス
タ内において順次転送させるためのデータ転送りロック
ＸＣＬＫを示す波形図であり、第５図（９）は信号側駆
動回路３２のシフトレジスタ内の上記表示データＤＡＴ
Ａを同じ信号側駆動回路３２に含まれる図示しない別の
レジスタに取り込んで保持するタイミングを与えるラッ
チパルスＬＰの拡大波形図であり、第５図（１０）は走
査電極しに印加する電圧の種別を指定する信号ＶＣを示
す波形図であり、第５図（１１）は信号型［！Ｓに印加
する電圧の種別を指定する信号ＶＳを示す波形図である
。なお、第６図（１）〜（４）は第５図〈１〉〜（４）
の各波形に続く波形を示している。

第７図は、上記動作時に入力制御回路２８から出力され
る各信号を示す波形図である。そのうち第７図（１）は
パーソナルコンピュータ２２から出力されるデータ転送
りロックＣＬＫを一定時間だけ遅延させた入力側クロッ
クＩ　ＳＣＰの波形を示し、第７図（２）は表示データ
Ｄａｔａをパラレル変換するためのタイミングパルスＲ
Ｅの波形を示し、第７図（３）は走査電極りに対応付け
られる表示データ用フレームメモリ２５、ラインメモリ
２６および参照用フレームメモリ２７の行アドレスＡｃ
のデータを示し、第７図（４）は信号電極Ｓに対応付け
られる表示データ用フレームメモリ２５および参照用フ
レームメモリ２７の列アドレスＡｓのデータを示し、第
７図（５）は上記クロックｌ５ＣＰに同期して入力側で
表示データ用フレームメモリ２５、ラインメモリ２６お
よび参照用フレームメモリ２７からデータを読み出すた
めのタイミングパルスＩＯＥの波形を示し、第７図（６
）は上記クロックｒ　ｓｃｐに同期して入力側で表示デ
ータ用フレームメモリ２５、ラインメモリ２６および参
照用フレームメモリ２７にデータを書き込むためのタイ
ミングパルスＩＷＥの波形を示し、第７図（７）は表示
データ用フレームメモリ２５および参照用フレームメモ
リ２７の出力側からデータを読み出すためのタイミング
パルス○○Ｅの波形を示し、第７図（８）は上記クロッ
クｌ５ＣＰに同期しラインメモリ２６に送出されるタイ
ミングパルスＲＯＥの波形を示し、第７図（９）も同じ
くクロックｌ５ＣＰに同期しラインメモリ２６に送出さ
れるタイミングパルスＲＷＥの波形を示している。

また、第８図は、上記動作時に出力制御回路２つから出
力される各信号を示す波形図である。そのうち、第８図
（１）は出力側のクロックＣＰの波形図を示し、第８図
（２）はクロックＣＰに同期して表示データ用フレーム
メモリ２５、ラインメモリ２６および参照用フレームメ
モリ２７へ送出されるこれらデータをシリアル変換する
ためのタイミングパルスＬＯの波形を示し、第８図（３
）は参考のために示したラインメモリ２６から出力制御
回路２つへ与えられるライン同異議別データＳＡＭＥで
あり、第８図（４）はクロックｃｐに同期したタイミン
グパルスＯＷを示し、第８図（５）は表示データ用フレ
ームメモリ２５、ラインメモリ２６および参照用フレー
ムメモリ２７に与えられるこれらメモリの出力側行アド
レスＯＡｃを示し、第８図（６）は表示データ用フレー
ムメモリ２５および参照用フレームメモリ２７に与えら
れるこれらメモリの出力側列アドレスＯＡｓを示し５第
８図（７）は走査側駆動回路３１に与えるクロックＹＣ
ＬＫを駆動制御回路３０で生成させるためのタイミング
パルスＨＣＥを示す波形図であり、第８図（８）は走査
側駆動回路３１に与えるクロックＬＣＬＫと信号側駆動
回路３２に与えるラッチパルスＬＰと各印加電圧を駆動
制御回路３０で生成させるためのタイミングパルスＨＰ
を示す波形図であり、第８図（９）は走査側駆動回路３
１に与える選択信号ＹＩを駆動制御回路３０で生成させ
るためのタイミングパルス■Ｐを示す波形図である。

第９図は、このとき走査電極Ｌｌ、Ｌ２．Ｌ３、信号電
極３５．Ｓ６および画素Ａ１５．Ａ１６Ａ２５．Ａ２６
にかかるそれぞれの電圧波形を示している。そのうち、
第９図（１）は参考のために走査側駆動回路３１におけ
るシフトしジスタでの選択信号ＹＩの転送りロン７ＹＣ
ＬＫの波形を示し、第９図（２）は上記選択信号ＹＩの
波形を示し、第９図〈３）は１選択時間のタイミングを
与えるクロックＬＣＬＫの波形を示す。第９図（４）は
走査電極Ｌ１への印加電圧波形を示し、第９図（５）は
走査電極Ｌ２への印加電圧波形を示し、第９図（６）は
走査電極Ｌ３への印加電圧波形を示し、第９図（７）は
信号電極Ｓ５への印加電圧波形を示し、第９図（８）は
信号電極Ｓ６への印加電圧波形を示し、第９図（９）は
画素Ａ１５へ印加される実効電圧波形を示し、第９図（
１０）は画素Ａ１６へ印加される実効電圧波形を示し、
第９図（１１）は画素Ａ２５へ印加される実効電圧波形
を示し、第９図（１２）は画素Ａ２６へ印加される実効
電圧波形を示す。なお、第９図において、符号Ｃ（Ｅ）
は現在「明」の表示状態で次のフレームでも同じ「明」
の表示が行われる画素に対する信号電圧として印加され
る書換え明電圧Ｃを、符号Ｇ（Ｆ）は現在「暗」の表示
状態で次のフレームでも同じ「暗」の表示が行われる画
素に対する信号電圧として印加され非書換え電圧Ｇを、
その他の符号は従来例の説明で示した第１９図の各印加
電圧をそれぞれ示している。

次に、上記表示システムにおけるＦＬＣＤ２１を従来例
の説明で示した第１９図の印加電圧を用いる駆動方法で
駆動する場合に、ＦＬＣＤ２１の画面が「強請」の文字
を表示した状態から「常誘」の文字を表示した状態に切
り換えられるときの動作を、第３図〜第９図を参照して
説明する。ただし、この場合の１選択時間（６ｔＯ）は
約６００μｓである。

ＦＬＣＤ２１の画面に「強請Ｊの文字が表示されている
フレームでは、表示データ用フレームメモリ２５に保持
されている表示データＤａｔａは従来例の説明で示した
第１６図の状態にある。

この状態のもとで、パーソナルコンピュータ２２から「
常誘」の文字を表示する表示データＤａｔａが表示デー
タ用フレームメモリ２５に送信されてくる。すると、表
示データ用フレームメモリ２５からは、「常誘」と「強
請」の違いである第４図に模式的に示すような１画面分
の変換データＲｘがラインメモリ２６および参照用フレ
ームメモリ２７へと送出される。その変換データＲｘは
参照用フレームメモリ２７ではそのまま保持されるが、
ラインメモリ２６では変換データＲｘの１走査電極分が
１つにまとめられて保持される。すなわち、第４図に沿
って説明すれば、その１つの走査電極り上の画素のうち
１画素でも「暗」表示で表した画素つまり前後のフレー
ムで表示データの異なる画素があればライン同異識別デ
ータＳＡＭＥとして「１］が保持され、１画素も「暗」
表示で表した画素がなければ「０」が保持される。

上記動作の制御は入力制御回路２８によって行われる。

すなわち、入力制御回路２８ではパーソナルコンピュー
タ２２から送出される水平同期信号ＨＤおよび垂直同期
信号ＶＤによって初期化され、同じくパーソナルコンピ
ュータ２２から送出されるデータ転送りロックＣＬＫを
一定時間遅延させたクロックｌ５ＣＰをクロックとして
このクロックｌ５ＣＰと、表示データＤａｔａをパラレ
ル変換するためのタイミングパルスＲＥとが表示データ
用フレームメモリ２５へと送出される。また、クロック
ｌ５ＣＰに同期して、メモリ２５゜２６．２７からデー
タを読み出すためのタイミングパルスＩＯＥと、データ
をメモリ２５．２６２７に書き込むためのタイミングパ
ルスＩＷＥと、各メモリ２５，２６．２７をアクセスす
る行アドレスＡｃとしてこれらメモリの出力側用行アド
レスＯＡｃと入力側用行アドレスＯＡｃとを切す換えた
アドレスデータとが上記入力制御回路２８がら出力され
る。さらに、上記入力制御回路２８からは、出力制御回
路２９から出力されるクロックＣＰに同期して各メモリ
２５．２７からデータを読み出すためのタイミングパル
スＯＯＥと、これらメモリをアクセスする列アドレスＡ
ｓとして各メモリの出力側用列アドレスＯＡｓと入力側
用列アドレスＯＡｓとを切り換えたアドレスデータも出
力される。

次に、表示データ用フレームメモリ２５に保持されてい
るデータＤｏと参照用フレームメモリ２７に保持されて
いるデータＤＲＥとが駆動制御回路３０に送出される。

このとき、実際にデータＤＯ，ＤＲＥを出力させるのに
必要なデータ転送時間Ｔ１は１選択時間（６ｔＯ）より
も十分小さく設定され、データ転送時間Ｔ１に入る前に
出力制御回路２つによってその走査電極りに対応するラ
インメモリ２６のライン同異識別データＳＡＭＥが確認
される。このとき、ライン同異識別データＳ　Ａ　Ｍ　
Ｅが「０」であるという状態が続けば、次の走査電極り
に対応するライン同異識別データＳＡＭＥを確認すると
いう動作が繰り返され、予め各フレームごとに決められ
た走査電極に対応するライン同異識別データＳＡＭＥを
確認する番がくると、そのライン同異識別データＳＡＭ
Ｅが「０」であると「１」であるとを問わずその走査電
極に対応するデータＤＯ，ＤＲＥが表示データ用フレー
ムメモリ２５および参照用フレームメモリ２７から駆動
制御回路３０へと送出される。決められた走査電極に確
認の順番が行くまでにライン同異識別データＳＡＭＥが
「１ヨになれば、その走査型ｌｉ！Ｌに対応するデータ
ＤＯＤＲＥが駆動制御回路３０に送出される。また、ラ
インメモリ２６では、ライン同異識別データＳＡＭＥが
出力された後で、その走査電極りに対応するライン同異
識別データＳＡＭＨの内容が「ｏ」にリセットされる。

このようにして、１画面の最後の走査電極Ｌ３２に対応
するライン同異識別データＳＡＭＥが終わると、この時
点で次のフレームで選択されるべき走査電極が決められ
る。この予め選択すると決める走査電極は、複数フレー
ムに亙ると１画面の全走査電極におよぶように定められ
る。

上述した一連の動作は、出力制御回路２９から出力され
るタイミングパルスＯＷによって制御され入力制御回路
２８からラインメモリ２６に送出されるタイミングパル
スＲＯＥ、ＲＷＥと、出力制御回路２９から表示データ
用フレームメモリ２５、ラインメモリ２６および参照用
フレームメモリ２７に送出されるタイミングパルスＬＯ
とによって行われる。

以後、パーソナルコンピュータ２２から「常誘」の表示
データＤａｔａが表示データ用フレームメモリ２５に送
られ続ける場合には、表示データ用フレームメモリ２５
は「常誘」文字表示のデータを保持し続けることになる
が、その表示データ用フレームメモリ２５から出力され
る変換データＲＸはすべて第４図における斜線を施さな
い画素に対応する「０」となる。その変換データＲｘは
ラインメモリ２６および参照用フレームメモリ２７に送
出されるが、参照用フレームメモリ２７の保持データに
ついてはラインメモリ２６のライン同異識別データＳＡ
ＭＥが「０」にならない限り、対応する走査電極り上の
データは「０」に書換えられない。

また、出力制御回路２つから駆動制御回路３０に対して
は、走査側駆動回路３１に入力する選択信号ＹＩを生成
させるためのタイミングパルス■Ｐ、走査側駆動回路３
１に入力するクロックＹＣＬＫを生成させるためのタイ
ミングパルスＨＣＥ、走査側駆動回路３１に入力するク
ロックＬＣＬＫと信号側駆動回路３２に与えるラッチパ
ルスＬＰと各印加電圧を生成させるためのタイミングパ
ルスＨＰがそれぞれ出力される。

以上の動作の結果、コントロール回路２４からＦＬＣＤ
２１に対しては、第５図および第６図に示す各信号が出
力される。すなわち、現在表示の行われているフレーム
で走査電極ＬＬ、Ｌ５〜Ｌ２９が予め選択すると決めら
れた走査電極であるとすると、走査電極Ｌ１７〜Ｌ２９
が選択されている間に表示データ用フレームメモリ２５
に保持される表示データは「強請」の文字表示のものか
ら「常誘」の文字表示のものへと変化し、参照用フレー
ムメモリ２７のデータは第４図に模式的に示す通りにな
り、またラインメモリ２６のライン同異識別データＳＡ
ＭＥは走査電極Ｌ１〜Ｌ１６までがｒｌ、で、走査電極
Ｌ１７〜Ｌ３２までがｒＱＪとなる。

いま、次のフレームでは走査電極Ｌ４．Ｌ８〜Ｌ３２が
予め選択すると決められた走査電極であるとすると、表
示が走査電極Ｌ１から表示が開始され、まず出力制御回
路２つから行アドレス０Ａｃ＝１が入力制御回路２８を
経て各メモリ２５２６２７に入力され、このときライン
メモリ２６のライン同異識別データＳＡＭＥは「１」と
なり、走査電極Ｌ１に対応する表示データ用フレームメ
モリ２５のデータＤＯおよび参照用フレームメモリ２７
のデータＤＲＥが駆動制御回路３０に転送される。

走査電極Ｌ２〜Ｌ１６までは上記動作が繰り返される。

次いで、出力制御回路２９から行アドレス０Ａｃ＝１７
が各メモリ２５，２６，２７４：送出されるとラインメ
モリ２６のライン同異識別データＳＡＭＥがｒ　ＯＪと
なり、出力制御回路２９から出力される行アドレスＯＡ
ｃは１だけ増加して１８に切り換えられる。ライン同異
識別データＳＡＭＥはその後「０」が続くが、アドレス
ＯＡＣが２０になるとつまり予め選択すると決められた
走査電極Ｌ２０の順番になると、走査電極Ｌ２０に対応
する表示データ用フレームメモリ２５のデータＤＯおよ
び参照用フレームメモリ２７のデータＤＲＥが駆動ＩＩ
Ｊ御回路３０に転送される。以下、同様の動作が繰り返
され、最後の走査電極Ｌ３２の選択が行われると、次の
フレームでは走査電極Ｌ３．Ｌ７〜Ｌ３１が予め選択す
る走査電極と決められる。

このときの走査電極ＬＬ、Ｌ２．Ｌ３、信号電極Ｓ５．
Ｓ６および画素Ａ１５．Ａ１６．Ａ２５゜Ａ２６への印
加電圧は第９図に示すようになる。

この場合、例えば選択される走査電極Ｌｌ上の画素Ａ１
６は前のフレームで「明」表示、後のフレームでも同じ
「明」表示となるが、この画素Ａ１６に対して後のフレ
ームで印加される信号電圧は書換え明電圧Ｃとなる。す
なわち、メモリ状態の安定性が劣る「明」表示の画素は
必ずリフレッシュされる。これに対して、前後のフレー
ムで「暗」表示が続く画素に対しては、従来例の場合と
同様に後のフレームで非書換え電圧Ｇの信号電圧が印加
される。初めに述べたように、この場合にＦＬＣＤ２１
では、「暗」表示の画素のメモリ状態がより安定となる
ように設定されているので、このようにリフレッシュが
行われない「暗」表示の画素が同じ表示の継続途中で「
明」表示に変化してしまうようなことはない。したがっ
て、「暗」表示が継続する画素については、書換えが行
われない分だけフリッカが低減されることになる。

また、書換えの行われる「明」表示が継続する画素の場
合でも、高周波で明滅する「明」表示状態が低周波の書
換えによって一瞬光を遮られても、人の目はこれを感知
できないので、「明」表示状態の画素をリフレッシュし
てもフリッカを発生させることにはならない。

さらに、この実施例では、現在表示されている表示デー
タと次のフレームで表示される表示データとに違いのあ
る画素が１つもない走査電極については、これらの走査
電極が続く場合でも次のフレームではそれらの走査電極
のうち予め決められた走査電極しか選択されないので、
選択を省略された走査電極本数だけそのフレームの見掛
は上の周期が短縮されたことになる。

ところで、例えばパーソナルコンピュータの表示画面で
は全画面が一度に書き換わることは稀で、プログラムの
工夫次第によっては表示データの変わる走査電極本数を
がなり少なくすることができる。とくに、ワードプロセ
ッサの場合には１文字ごとの表示データが入力されるの
で数行骨の文字が一度に書換えられることはほとんどな
く、１画面を１ページに対応させるものとすると、１画
面当たり表示データの書換えの必要な走査電極本数は文
字１行分程度と非常に少ない。したがって、このような
パーソナルコンピュータやワードプロセッサのデイスプ
レィ制御用として、上記表示制御装置を使用した場合に
は、フレーム周期が大幅に短縮化され入力に対して画面
の書換えが行われるまでの応答速度が速められることに
なる。

上記実施例では、説明を簡単にするため１６×３２の画
素のＦＬＣＤ２１を対象とした表示の場合を示したが、
実際に１０２４ｘ１０２４の画素のＦＬＣＤに上記実施
例を適用したところ、フリッカが目立たず応答速度の速
い表示を得ることが確認された。

ところで、上記実施例に適用された表示方式つまり従来
例の説明で示した第１９図の各波形の印加電圧を用いる
表示方式では、第９図に示す波形図から明らかなように
信号側駆動回路３２がら出力する印加電圧として書換え
明電圧Ｃ１書換え暗電圧Ｄ、非書換え電圧Ｇの３種類の
印加電圧を必要とするので、２種類の印加電圧しか必要
としない信号側駆動回路に比べてその製造コストが高く
つくことになる。

しかし、第１９図の波形をよく見ると非書換え電圧Ｇの
前半の波形は書換え暗電圧りの前半の波形に、また非書
換え電圧Ｇの後半の波形は書換え明電圧Ｃの後半の波形
にそれぞれ等しいことが判る。そこで、この点に着目し
て、信号側駆動回路３２に与える印加電圧指定用の信号
値を、その信号値の前半は書換え暗電圧りと非書換え電
圧Ｇが同じ値となり、その後半は書換え明電圧Ｃと非書
換え電圧Ｇが同じ値となるように定めれば、信号側駆動
回路３２に要するコストを低減できることになる。

このような点を考慮して構成された、上記コントロール
回路２４の各部構成回路の具体例を第１０図〜第１３図
にそれぞれ示している。そのうち、第１０図は出力制御
回路２つを示し、ここでは６つのカウンタ３３ａ〜３３
ｆと、３つのＤフリップフロップ３４　ａ　〜３４　Ｃ
と、６つのＮＡＮＤゲート３５ａ　〜３５ｆと、２つの
ＡＮＤゲート３６ａ、３６ｂと、４つのＮＯＲゲート３
７ａ〜３７ｄと、３つのＯＲゲート３８ａ〜３８ｃと、
５つのＤＩＲスイッチ３９ａ〜３９ｅとによって構成さ
れている。

また第１１図は表示データ用フレームメモリ２５を示し
、ここでは８つのＮＯＴゲー）４０ａ〜４０ｈと、８つ
のＥＸ−〇Ｒゲート４１ａ〜４１ｈと、２つのラッチ付
きシフトレジスタ４２ａ４２ｂと、１つの３ステート出
力バツフア４３と、１つのシフトレジスタ４４と、１つ
のスタティックＲＡＭ（Ｒａｎｄｏｍ　　Ａｃｃｅｓｓ
　　Ｍｅｍｏｒｙ）４５と、２つのＤフリップフロップ
４６ａ、４６ｂと、５つのＮＡＮＤゲート４７ａ〜４７
ｅと、４つの、ＭＪＤゲート４８ａ〜４８ｄと、１つの
スイッチ４つとで構成されている。

また第１２図はラインメモリ２６を示し、ここでは１つ
のスタティックＲＡＭ５０と、４つのＮ○Ｔゲート５１
ａ〜５１ｄと、２つの３ステート出力バゾファ５２ａ、
５２ｂと、４つのＤフリップフロップ５３　ａ　〜５３
　ｄと、２つのＮＡＮＤゲート５４ａ、５４ｂと、１０
個のＡＮＤゲート５５ａ〜５５ｊとで構成されている。

さらに第１３図は参照用フレームメモリ２７を示し、７
つのＮＯＴゲート５６ａ〜５６ｇと、１つのスタティッ
クＲＡＭ５７と、２つのＤフリップフロップ５８ａ、５
８ｂと、１つの３ステート出力ハツフア５９と、１つの
シフトレジスタ６０と、１１個のＮＡＮＤゲート６１ａ
〜６１にと、４つのＡＮＤゲート６２ａ〜６２ｄと、８
つのＯＲゲート６３ａ〜６３ｈとで構成されている。

発明の効果 以上のように、本発明の強誘電性液晶パネルの表示制御
装置によれば、現在表示されている走査を極上の画素の
表示データと次のフレームでの表示データとが同じであ
る走査電極については、フレームごとに予め決められた
走査電極についてしか次のフレームで選択しないように
構成しているので、走査電極数の多い強誘電性液晶パネ
ルの場合でも１フレームに選択される走査電極本数が少
なくなる分だけフレーム周期を短縮でき、入力がされて
から画面に表示されるまでの応答時間をそれだけ速くす
ることができる。

また強誘電性液晶パネルのメモリ状態のより安定な方が
画素の「暗」表示状態となるように設定し、前後のフレ
ームに亙って同じ表示状態が続く画素のうち「明」表示
の続く画素には後のフレームで書換え明電圧を印加して
リフレッシュを行い、「暗」表示の続く画素には後のフ
レームで非書換え電圧を印加するように構成しているの
で、フリッカがなく安定した画像を表示することができ
る６

【図面の簡単な説明】

第１図は本発明の一実施例である強誘電性液晶パネルの
表示制御装置を適用した表示システムの概略的な構成を
示すブロック図、第２図はその表示制御装置であるコン
トロール回路の概略的な構成を示すブロック図、第３図
はそのコントロール回路を用いて「常誘」の文字を表示
させた強誘電性液晶パネルを示す図、第４図は参照用フ
レームメモリに保持される変換データの一例を模式的に
示す図、第５図および第６図はそれぞれコントロール回
路の出力信号を示す波形図、第７図はコントロール回路
における入力制御回路の出力信号を示す波形図、第８図
はコントロール回路における出力制御回路の出力信号を
示す波形図、第９図は強誘電性液晶パネルのいくつかの
走査電極、信号電極、画素に印加される各電圧を示す波
形図、第１０図は上記出力制御回路の具体的構成の一例
を示す回路図、第１１図は上記コントロール回路におけ
る表示データ用フレームメモリの具体的構成の一例を示
す回路図、第１２図は上記コントロール回路におけるラ
インメモリの具体的構成の一例を示す回路図、第１３図
は上記コントロール回路における参照用フレームメモリ
の具体的構成の一例を示す回路図、第１４図は従来の表
示制御装置を用いた表示システムの概略的な構成を示す
ブロック図、第１５図はその表示システムに用いられる
強誘電性液晶パネルの構成を示す断面図、第１６図はそ
の強誘電性液晶パネルにｒ強請」の文字を表示させた状
態を示す図、第１７図はその表示システムにおけるパー
ソナルコンピュータからの出力信号を示す波形図、第１
８図はその表示システムにおけるコントロール回路から
の出力信号を示す波形図、第１９図はその表示システム
における強誘電性液晶パネルの駆動に用いられる各印加
電圧を示す波形図、第２０図はその強誘電性液晶パネル
に「常誘」の文字を表示させた状態を示す図、第２１図
はその強誘電性液晶パネルの表示状態に印加電圧の種別
を対応付けて示す図、第２２図はその強誘電性液晶パネ
ルのいくつかの走査電極、信号電極、画素に印加される
各電圧を示す波形図である。 ２１・・・ＦＬＣＤ、２２・・・パーソナルコンピュー
タ、２４・・コントロール回路、２５・表示データ用フ
レームメモリ、２６　・ラインメモリ、２７参照用フレ
ームメモリ、２８・・入力制御回路、２９　出力制御回
路、３０・・・駆動制御回路、３１走査側駆動回路、３
２・・信号側駆動回路、Ｌ・・・走査電極、Ｓ　信号電
極

Claims (1)

1. 【特許請求の範囲】 　互いに交差する方向に配列した複数の走査電極と複数
   の信号電極との間に強誘電性液晶を介在させ、走査電極
   と信号電極が交差する部分の強誘電性液晶を画素とし、
   信号電極には表示データに対応する信号電圧として画素
   を暗表示の状態から明表示の状態に書換えるための書換
   え明電圧と、明表示の状態から暗表示の状態に書換える
   ための書換え暗電圧と、表示状態を書換えないための非
   書換え電圧とのいずれかを印加し、走査電極にはその電
   極上の画素の表示状態の書換えを指定するための選択電
   圧を線順次で印加するとともに、１フレーム後に同じ走
   査電極に再び選択電圧を印加するまでの間は他の走査電
   極に選択電圧が印加されるタイミングで画素の表示状態
   の書換えを指定しない非選択電圧を繰り返し印加するよ
   うにし、かつ画素の表示状態のうち暗表示の書き込み状
   態が安定となるように設定した強誘電性液晶パネルの表
   示制御装置において、 次のフレームで各画素に表示させるべき１画面分の表示
   データを格納するための表示データ用フレームメモリと
   、 現在表示されている表示データと前記フレームメモリに
   格納されている表示データとの同異を示す１画面分の同
   異識別データを格納する同異参照用フレームメモリと、 前記各走査電極にそれぞれ対応付けられ、その走査電極
   上の画素に対応する前記同異参照用フレームメモリの同
   異識別データに１つでも異なることを示すデータがある
   か否かを示すライン同異識別データを格納するラインメ
   モリと、 選択電圧が走査電極に印加されている間に、その走査電
   極に続く各走査電極に対応するラインメモリのライン同
   異識別データを線順次に調べ、そのライン同異識別デー
   タが異なることを示すデータであれば対応する走査電極
   に選択電圧を印加することに決め、そのライン同異識別
   データとして異なることを示すデータが見付からなけれ
   ばフレームごとに予め定めた走査電極に選択電圧を印加
   することに決める走査電極選択手段と、 走査電極選択手段によって選択すると決められた走査電
   極上の画素のうち、現在の表示状態が明表示状態で次の
   フレームでは暗の表示状態になる画素には書換え暗電圧
   を、現在の表示状態が暗表示状態で次のフレームでは明
   の表示状態のなる画素には書換え明電圧を、現在の表示
   状態が明表示状態で次のフレームでも明表示状態となる
   画素には書換え明電圧を、また現在の表示状態が暗表示
   状態で次のフレームでも暗表示状態となる画素には非書
   換え電圧をそれぞれ信号電圧として印加することのでき
   る表示制御用データを、表示データ用フレームメモリの
   表示データと同異参照用フレームメモリの同異識別デー
   タとに基づき走査電極の選択に同期して強誘電性液晶パ
   ネルの信号電極側に与える表示データ出力手段とを備え
   たことを特徴とする強誘電性液晶パネルの表示制御装置
   。