JPH04123365A - 自己診断機能を有する外部記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 この発明は、磁気テープ装置、磁気ディスク装置、光デ
イスク装置などの、コンピュータシステムに接続する自
己診断機能を有する外部記憶装置に関し、 外部記憶装置をホストコンピュータに接続し、ホストコ
ンピュータからの専用のテストプログラムを外部記憶装
置に流さなくても、この外部記憶装置自身に備えたテス
トプログラムが格納されたメモリからのテスト信号によ
って、この外部記憶装置の診断を行うことができるよう
にすることを目的とし、 ホストコンピュータに接続する自己診断機能を有する外
部記憶装置であって、前記外部記憶装置を構成する回路
が機能ごとに複数の回路ブロックに分割され、これらの
回路ブロックがバスを介して接続され、各回路ブロック
に対応した複数のテストプログラムが格納されるメモリ
が接続されたマイクロプロセッサユニットが各回路ブロ
ックにバスを介して接続され、さらに、前記マイクロプ
ロセッサユニットに対してテストプログラムの実行を指
示するとともに、そのテスト結果を表示するテスタを接
続可能に構成したことを特徴とするするものである。

また、前記テストプログラムは、各回路ブロックに対し
て予め決められた順序で診断が行われるようにプログラ
ムされていることを特徴とするものである。

〔産業上の利用分野〕

この発明は、磁気テープ装置、磁気ディスク装置、光デ
イスク装置などのコンピュータシステムに接続する自己
診断機能を有する外部記憶装置に関するものである。

〔従来の技術〕

従来のコンピュータシステムに接続する外部記憶装置た
とえば磁気テープ制御装置や磁気テープ装置の故障の診
断方法には、ホストコンピュータから専用のテストプロ
グラムを磁気テープ制御装置や磁気テープ装置に流し、
ホストコンピュータのデイスプレィにエラーコードを表
示させて故障の診断を行うなどの方法がある。

第５図はその一例を示すもので、ａはホストコンピュー
タ、ｂは磁気テープ制御装置Ｃを介してホストコンピュ
ータａに接続された磁気テープ装置である。

〔発明が解決しようとする課題〕

しかし、前記従来のような磁気テープ制御装置Ｃや磁気
テープ装置すの故障の診断方法によると、ホストコンピ
ュータａからの専用のテストプログラムによって、磁気
テープ制御装置Ｃや磁気テープ装置すの故障を検出した
場合、その検出は故障内容別がエラーコードで示される
が、その磁気テープ制御装置Ｃや磁気テープ装置すのど
の回路ブロックの故障であるかの判断は、専門知識を有
するオペレータが行わなければならない、という問題が
あった。

この発明は、このような従来の課題を解消するためにな
されたものであって、従来のように前記外部記憶装置を
ホストコンピュータに接続し、ホストコンピュータから
の専用のテストプログラムを外部記憶装置に流さなくて
も、この外部記憶装置自身に備えたテストプログラムが
格納されたメモリからのテスト信号によって、この外部
記憶装置の診断を行うことができるようにすることを目
的とするものである。

〔課題を解決するための手段〕

この発明は、前記のような課題を解決するため、第１図
に示すように、ホストコンピュータ１に接続する自己診
断機能を有する外部記憶装置２であって、前記外部記憶
装置２を構成する回路が機能ごとに複数の回路ブロック
３，４．５に分割され、これらの回路ブロックがバス６
を介して接続され、各回路ブロックに対応した複数のテ
ストプログラムが格納されたメモリ７が接続されたマイ
クロプロセッサユニット８が各回路ブロックにバス６を
介して接続され、さらに、前記マイクロプロセッサユニ
ット８に対してテストプログラムの実行を指示するとと
もに、そのテスト結果を表示するテスタ９を接続可能に
構成したことを特徴とする自己診断機能を有する外部記
憶装置。

また、前記テストプログラムは、各回路ブロックに対し
て予め決められた順序で診断が行われるようにプログラ
ムされていることを特徴とする請求項（１）に記載の自
己診断機能を有する外部記憶装置としたものである。

〔作用〕

この発明のような自己診断機能を有する外部記憶装置に
よると、各回路ブロックに対応した複数のテストプログ
ラムが格納されたメモリ７からのテスト信号が、マイク
ロプロセッサユニット８によって制御されて、ハス６を
通して外部記憶装置２を構成する各回路ブロック３，４
．５に、予め決められた診断順序で順次流され、そのテ
スト結果はマイクロプロセッサユニット８に接続された
テスタ９に表示される。

［実施例］ 以下、この発明の自己診断機能を有する外部記憶装置の
実施例を第２図および第３図に従って詳細に説明する。

第２図は外部記憶装置を構成する、たとえば磁気テープ
制御装置ｌＯの機能ブロック図であり、ここれらのブロ
ック回路は、同一または複数のプリント基板上に配置さ
れた複数のＬＳＩに分散されて搭載されている。

たとえば、この図においては、１１はホストコンピュー
タ１に接続する外部インターフェース、１２はデータの
転送を行う第一のデータ転送回路、１３はデータバッフ
ァで、ホストコンピュータ１および後述する磁気テープ
装置から転送されて来たデータを一時的に蓄える機能を
有する。１４は第二のデータ転送回路、１５はフォーマ
ツタ回路で、磁気テープの記録形式である、フロック形
式やフォーマットの作成、タイミング制御およびデータ
のチエツクなどを行う。１６はデータ変換回路で、デー
タの変調や復調およびディジタル／アナログ（Ｄ／Ａ）
変換を行う。１７は主として上位装置側とのデータ転送
を制御する第一のマイクロプロセンサユニット、１８は
主として下位装置側とのデータ転送を制御する第二のマ
イクロプロセッサユニットである。１９は前記第一のマ
イクロプロセッサユニット１７に接続されたＲＡＭより
構成されるメモリ、２０は前記第二のマイクロプロセッ
サユニット１８に接続されたＲＡＭより構成されるメモ
リ、２１は前記第一のマイクロプロセッサユニット１７
に接続されたＲＯＭで、このＲＯＭに前記第一および第
二のマイクロプロセッサユニット１７．１８を動作させ
るためのプログラムが格納されている。２２はインター
フェース２３を介して前記第一のマイクロプロセッサユ
ニット１７に接続された磁気テープ制御装置を診断する
ためのテストプログラムが格納されたフロッピーディス
ク装置（ＦＰＤ）であり、インターフェース２３、第一
および第二のマイクロプロセッサユニット１７．１８を
介して（ＲＡＭ）メモリ１９および（ＲＡＭ）メモリ２
０にテストプログラムをローディングする。一般にこの
テストプログラムは磁気テープ制御装置への電源投入時
にローディングされる。２４は前記第一のマイクロプロ
セッサユニット１７に接続されたインターフェースであ
り、このインターフェースにテスタ接続用の端子２５を
介して前記各回路ブロックの診断結果を表示するテスタ
２６が接続されている。

２７はデータ転送用バス、２８は制御用バスである。

第３図は外部記憶装置を構成する、たとえば磁気テープ
装置２９の機能ブロック図であり、３０はライト／リー
ド信号の増幅を行うライト／リード・アンプ、３１は各
回路ブロックの制御を行うマイクロプロセッサユニット
、３２はこのマイクロプロセッサユニット３工の制御の
ちとに機構部の制御を行う機構部制御回路、３３はカー
トリッジ型の磁気テープを自動的に装填および取り出し
を行う磁気テープ自動装填機構、３４は前記マイクロプ
ロセッサユニット３１に接続したメモリ、３５は前記マ
イクロプロセッサユニット３１に接続したインターフェ
ースで、前記同様にテスタ接続用の端子２５′を備え、
これにテスタ２６′が接続されるようになっている。こ
のテスタ２６′は第２図に示したテスタ２６と兼用する
ことができる。

前記メモリ３４は、たとえばＲＯＭおよびＲＡＭより構
成される。そして、前記ＲＯＭには磁気テープ装置２９
に対するテストプログラムが格納されている。

前記テスタ２６，２６’はキーボードとデイスプレィを
備え、診断の開始はキーボードによりコマンドを発行し
て行う。

テストプログラムメモリは数種類あり、それぞれ各機能
ブロックの診断を行う。この診断において故障を検出し
た場合、故障の種類、故障部位などを表すエラーコード
をテスタ２６，２６’のデイスプレィ上に表示する。こ
のテストプログラムは、最初に大まかな診断を行い、そ
の後順次詳細な診断を行うような階層構造になっており
、この診断結果で故障部位を特定できるようになってお
り、また、テスタ２６．２６’からは全てのテストプロ
グラムを順次実行するか、特定部位の診断を行うかを指
定可能である。

つぎに、第４図に示すフローチャートに従って磁気テー
プ制御装置１０を一例として、これを構成する各機能ブ
ロックの診断の説明を行う。

テストプログラムは、前述したように機能ブロック単位
毎に診断可能で、かつ、故障部位が特定可能な順序で診
断するように構成されており、この例はテスタ２６より
全ての機能ブロックの診断をコマンドにより指定した場
合を示す。

なお、この途中より診断を開始できるようにも指示でき
る。この途中からの診断は、テストプログラムの実行開
始アドレスを指定することにより容易に設定可能である
。

先ず、ステップ■において外部インターフェース１１の
診断を行う、この外部インターフェースは、上位装置と
のデータ転送のためのドライバ／レシーバ部分であり、
他とは独立しているため、故障部位の特定は一番最初に
行うのが良いためである。この診断は主として外部イン
ターフェース１１内にあるレジスタ群に対するデータの
ライトおよびリードにより、ここにあるレジスタに対す
るアドレスシングおよびデータの正常な書込みが行われ
るかで検査される。

ステップ■において故障発生と判定されると（Ｙ）、ス
テップ■においてテスタのデイスプレィに外部インター
フェースが故障の旨表示される。

もしこの時点で故障と判定されるとテストプログラムの
実行は一時中断される。

ステップ■の判定において故障発生無しと判定されると
（Ｎ）、ステップ■において第一のデータ転送回路（１
）１２の診断を行う。ここでは前記の診断で外部インタ
ーフェースが正しいと分かっているので、これに基づい
て診断を行えば故障部位が特定できる。ここでの診断は
、データ転送を行うための制御レジスタ、カウンタなど
に対するアドレスシングおよびデータのり一ド／ライト
により行われる。

ステップ■において故障発生と判定されると（Ｙ）、ス
テップ■においてテスタのデイスプレィにデータ転送回
路（１）故障と表示される。もしこの時点で故障と判定
されると、テストプログラムの実行は一時中断される。

ステップ■の判定において故障発生無しと判定されると
（Ｎ）、ステップ■においてデータバッファ１３の診断
を行う、このデータバッファ１３の診断は、先の診断に
より正常と判定されたデータ転送回路も使用しながら診
断を行う。ここでの診断は、前記データ転送回路１２で
指定したデータバッファに対するデータのり一ド／ライ
トにより行われる。

ステップ■において故障発生と判定されると（Ｙ）、ス
テップ■においてテスタのデイスプレィにデータバッフ
ア故障と表示される。もしこの時点で故障と判定される
と、テストプログラムの実行は一時中断される。

ステップ■の判定において故障発生無しと判定されると
（Ｎ）、ステップ［相］において第一のマイクロプロセ
ッサユニット（Ｍ　Ｐ　Ｕ（１））　１７の診断を行う
。この第一のマイクロプロセッサユニット（Ｍ　Ｐ　Ｕ
（１））　１７は、先の診断でも使用されるが、ここで
は主に第一のマイクロプロセッサユニット（Ｍ　Ｐ　Ｕ
（１））　１７の外部回路であるアドレスデコーダ、レ
ジスタ、パリティ制御回路などの診断が行われる。この
第一のマイクロプロセッサユニット（ＭＰＵ（１））１
７が故障の場合には、先の診断も行えないことになるが
、ここではこの第一のマイクロプロセッサユニット（Ｍ
　Ｐ　Ｕ（１））　　１７の外部回路を主として診断す
る。

ステップ■において故障発生と判定されると（Ｙ）、ス
テップ＠においてテスタのデイスプレィにＭＰＵ（１）
故障と表示される。もしこの時点で故障と判定されると
、テストプログラムの実行は−時中断される。

ステップ■の判定において故障発生無しと判定されると
（Ｎ）、ステップ＠において第二のデータ転送回路（２
）　１４の診断を行う。この第二のデータ転送回路（２
）　１４の診断は、データバッファ１３を使用しながら
データバッファ１３に対するアドレス指定とデータのり
一ド／ライトにより行う。

ステップ■において故障発生と判定されると（Ｙ）、ス
テップ■においてテスタのデイスプレィにデータ転送回
路（２）故障と表示される。もしこの時点で故障と判定
されると、テストプログラムの実行は一時中断される。

ステップ［株］の判定において故障発生無しと判定され
ると（Ｎ）、ステップ■においてフォーマツタ回路１５
の診断を行う。このフォーマツタ回路１５は、データを
磁気テープの記録形式に変換するもので、データバッフ
ァ１３、データ転送回路１４を使用してデータをフォー
マツタ回路１５に入力して例えばその出力が予め決めら
れたフォーマント形式に変換されるかにより診断される
。

ステップ■において故障発生と判断されると（Ｙ）、ス
テップ［相］においてテスタのデイスプレィにフォーマ
ツタ回路故障と表示される。もしこの時点で故障と判定
されると、テストプログラムの実行は一時中断される。

ステップ■の判定において故障発生無しと判定されると
（Ｎ）、ステップ［相］においてデータ変換回路１６の
診断を行う。ここでは、デジタルデータからアナログデ
ータへの変換がうまく行われるかをデータの比較により
行う。

ステップ［相］において故障発生と判断されると（Ｙ）
、ステップ■においてテスタのデイスプレィにデータ変
換回路１６が故障と表示される。もしこの時点で故障と
判定されると、テストプログラムの実行は一時中断され
る。

ステップ＠の判定において故障発生無しと判定されると
（Ｎ）、ステップ０において第二のマイクロプロセッサ
ユニット（Ｍ　Ｐ　Ｕ（２））　１８の診断を前記第一
のマイクロプロセッサユニット（ＭＰＵ　（１）　）と
同様の診断によって行う。

ステップ０の判定において故障発生と判定されると（Ｙ
）、ステップ［相］においてテスタのデイスプレィにＭ
ＰＵ（２）故障と表示される。

ステップ＠の判定において故障発生無しと判定されると
（Ｎ）、順次テストプログラムに従って次の磁気テープ
装置２９の診断が行われるが、その説明は省略する。

なお、前記回路ブロックをさらに細かく分け、この細か
く分けられた回路ブロックを診断するテストプログラム
を設定することにより、さらに細かな診断を行うことも
可能である。

また、前記実施例は、コンピュータシステムに接続する
外部記憶装置として、磁気テープ装置にこの発明を適用
した場合について説明したが、その他、磁気ディスク装
置、光デイスク装置などの外部記憶装置にも同様に通用
することができる。

〔発明の効果〕

この発明では、以上説明したように、テストプログラム
を磁気テープ制御装置および磁気テープ装置を構成する
各機能回路ブロック毎に分割して、その機能回路ブロッ
ク毎に予め決められた順序でテストプログラムを実行す
ることで、故障部位の特定が可能となり、保守判断に有
効である。

【図面の簡単な説明】

第１図はこの発明の原理図、第２図はこの発明の実施例
の外部記憶装置を構成する磁気テープ制御装置の機能ブ
ロック図、第３図は同磁気テープ装置の機能ブロック図
、第４図は同フローチャート、第５図は従来例の説明図
である。 １・・・ホストコンピュータ ２・・・外部記憶装置 ３．４．５・・・回路ブロツク ロ・・・バス ７・・・メモリ ８・・・マイクロプロセッサユニット ９・・・テスタ １０・・・磁気テープ制御装置 １１・・・外部インターフェース １２・・・第一のデータ転送回路 １３・・・データ八ソファ １４・・・第二のデータ転送回路 １５・・・フォーマツタ回路 １６・・・データ変換回路 １７・・・第一のマイクロプロセッサユニッ１８・・・
第二のマイクロプロセッサユニッ１９・・・第一の（Ｒ
ＡＭ）メモリ ２０・・・第二の（ＲＡＭ）メモリ ２１・・・ＲＯＭ ２２・・・フロッピーディスク装置 ２３．２４・・・インターフェース ２５．２５’・・・テスタ接続用の端子２６．２６’・
・・テスタ ２７・・・データ転送用バス ２８・・・制御用ハス ２９・・・磁気テープ装置 ３０・・・ライト／リードアンプ ３１・・・マイクロプロセッサユニット３２・・・機構
部制御回路 ト ド ３３・・・磁気テープ自動装填機構 ３４・・・メモリ ３５・・・インターフェース 、〜・Ｌ−

Claims (2)

【特許請求の範囲】
1. （１）、ホストコンピュータ（１）に接続する自己診断
   機能を有する外部記憶装置（２）であって、前記外部記
   憶装置（２）を構成する回路が機能ごとに複数の回路ブ
   ロック（３）、（４）、（５）に分割され、これらの回
   路ブロックがバス（６）を介して接続され、各回路ブロ
   ックに対応した複数のテストプログラムが格納されるメ
   モリ（７）が接続されたマイクロプロセッサユニット（
   ８）が各回路ブロックにバス（６）を介して接続され、
   さらに、前記マイクロプロセッサユニット（８）に対し
   てテストプログラムの実行を指示するとともに、そのテ
   スト結果を表示するテスタ（９）を接続可能に構成した
   ことを特徴とする自己診断機能を有する外部記憶装置。
2. （２）、前記テストプログラムは、各回路ブロックに対
   して予め決められた順序で診断が行われるようにプログ
   ラムされていることを特徴とする請求項（１）に記載の
   自己診断機能を有する外部記憶装置。