JPH04111508A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH04111508A JPH04111508A JP2230433A JP23043390A JPH04111508A JP H04111508 A JPH04111508 A JP H04111508A JP 2230433 A JP2230433 A JP 2230433A JP 23043390 A JP23043390 A JP 23043390A JP H04111508 A JPH04111508 A JP H04111508A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output
- diode
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 abstract description 11
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 11
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3088—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal with asymmetric control, i.e. one control branch containing a supplementary phase inverting transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、入力信号をプッシュプル増幅する増幅回路に
関し、特に電流利用効率を向上させた増幅回路に関する
。
関し、特に電流利用効率を向上させた増幅回路に関する
。
［従来の技術］
従来、ラジオ、テープレコーダ等のオーディオ出力段に
は第２図に示す如きプッシュプル増幅回路を用いて入力
信号を増幅していた。
は第２図に示す如きプッシュプル増幅回路を用いて入力
信号を増幅していた。
図において、増幅回路１は、主に第１の駆動段Ａ１と、
第２の駆動段Ａ２と、トランジスタＴｒ７及びＴｒｌｌ
から成る第１の出力段と、トランジスタＴｒ９及びＴｒ
１２から成る第２の出力段と、で構成される。
第２の駆動段Ａ２と、トランジスタＴｒ７及びＴｒｌｌ
から成る第１の出力段と、トランジスタＴｒ９及びＴｒ
１２から成る第２の出力段と、で構成される。
ここでトランジスタＴｒ７とＴｒｌｌのエミッ夕面積比
及びトランジスタＴｒ９とＴｒ１２のエミツタ面積比を
にＮ（正の実数）に設定する。
及びトランジスタＴｒ９とＴｒ１２のエミツタ面積比を
にＮ（正の実数）に設定する。
入力信号Ａは、第１の駆動段Ａ１に印加される。
前記第１の駆動段Ａ１の出力電流は、トランジスタＴｒ
７のコレクタ及びベースに供給される。トランジスタＴ
ｒ７とトランジスタＴｒｌｌとは、電流ミラー関係に接
続されており、そのミラー比が１：Ｎと成されているの
で、第１の駆動段Ａ１の出力電流をＩＩ（但し、Ｉ １
−１１ＤＣ＋Ｉ ＩＡＣ，ＩＩＤＣは直流電流、ＩＩＡ
Ｃは交流電流）とすれば、トランジスタＴｒｌｌのコレ
クタ電流はＮ・Ｉ１となり、この電流がコンデンサＣ１
及び抵抗Ｒ５に供給される。
７のコレクタ及びベースに供給される。トランジスタＴ
ｒ７とトランジスタＴｒｌｌとは、電流ミラー関係に接
続されており、そのミラー比が１：Ｎと成されているの
で、第１の駆動段Ａ１の出力電流をＩＩ（但し、Ｉ １
−１１ＤＣ＋Ｉ ＩＡＣ，ＩＩＤＣは直流電流、ＩＩＡ
Ｃは交流電流）とすれば、トランジスタＴｒｌｌのコレ
クタ電流はＮ・Ｉ１となり、この電流がコンデンサＣ１
及び抵抗Ｒ５に供給される。
一方、入力信号Ａと逆相の入力信号λは、第２の駆動段
Ａ２に印加される。前記第２の駆動段Ａ２の出力電流は
、トランジスタＴｒ９のコレクタ及びベースに供給され
る。トランジスタＴｒ９とトランジスタＴｒ１２とは、
電流ミラー関係に接続されており、そのミラー比が１：
Ｎと成されているので、第２の駆動段Ａ２の出力電流を
Ｉ２（但し、１２−１２ＤＣ＋１２ＡＣＳ １２ＤＣは
直流電流、！２ＡＣは交流電流）とすれば、トランジス
タＴｒ１２のコレクタ電流はＮ−１２となり、この電流
かカップリング用のコンデンサＣ１を介して負荷となる
抵抗Ｒ５に供給される。
Ａ２に印加される。前記第２の駆動段Ａ２の出力電流は
、トランジスタＴｒ９のコレクタ及びベースに供給され
る。トランジスタＴｒ９とトランジスタＴｒ１２とは、
電流ミラー関係に接続されており、そのミラー比が１：
Ｎと成されているので、第２の駆動段Ａ２の出力電流を
Ｉ２（但し、１２−１２ＤＣ＋１２ＡＣＳ １２ＤＣは
直流電流、！２ＡＣは交流電流）とすれば、トランジス
タＴｒ１２のコレクタ電流はＮ−１２となり、この電流
かカップリング用のコンデンサＣ１を介して負荷となる
抵抗Ｒ５に供給される。
尚、入力信号Ａ及び頁は、互いに逆相の関係に成されて
いるので、トランジスタＴ「１１及びＴｒ２の出力電流
は、互いにプッシュプルの関係でカップリング用のコン
デンサＣ１を介して負荷となる抵抗Ｒ５に供給される。
いるので、トランジスタＴ「１１及びＴｒ２の出力電流
は、互いにプッシュプルの関係でカップリング用のコン
デンサＣ１を介して負荷となる抵抗Ｒ５に供給される。
［発明が解決しようとする課題］
以上説明した従来の増幅回路１ては、出力増幅段が電流
ミラー接続されており、増幅率を大にするためには、ミ
ラー比（１：Ｎ）を大にしなければならなかった。
ミラー接続されており、増幅率を大にするためには、ミ
ラー比（１：Ｎ）を大にしなければならなかった。
しかしながら、ミラー比を大にすると、無信号時のアイ
ドリング電流も大となり、消費電流が大となるという問
題があった。
ドリング電流も大となり、消費電流が大となるという問
題があった。
本発明は、以上の課題に鑑み為されたものであり、発明
の目的は、アイドリング電流を増やさず、負荷に対する
ドライブ能力を高めることかできる増幅回路を提供する
ことにある。
の目的は、アイドリング電流を増やさず、負荷に対する
ドライブ能力を高めることかできる増幅回路を提供する
ことにある。
［課題を解決するための手段］
本発明は以上の目的を達成するために、増幅回路を改良
した。
した。
つまり、第１の入力信号を増幅する第１の駆動トランジ
スタと、第２の人力信号を増幅する第２の駆動トランジ
スタと、前記第１の駆動トランジスタの出力電流が供給
される第１のダイオード接続トランジスタ及び該ダイオ
ード接続トランジスタに電流ミラー接続される第１の出
力トランジスタと、前記第２の駆動トランジスタの出力
電流が供給される第２のダイオード接続トランジスタ及
び該ダイオード接続トランジスタに電流ミラー接続され
る第２の出力トランジスタと、前記第１駆動トランジス
タの出力電流に対応する電流に応じて、前記第２のダイ
オード接続トランジスタのエミッタ電流路を遮断する第
１の制御手段と、前記第２駆動トランジスタの出力電流
に対応する電流に応じて、前記第１のダイオード接続ト
ランジスタのエミッタ電流路を遮断する第２の制御手段
と、から成ることを特徴とする。
スタと、第２の人力信号を増幅する第２の駆動トランジ
スタと、前記第１の駆動トランジスタの出力電流が供給
される第１のダイオード接続トランジスタ及び該ダイオ
ード接続トランジスタに電流ミラー接続される第１の出
力トランジスタと、前記第２の駆動トランジスタの出力
電流が供給される第２のダイオード接続トランジスタ及
び該ダイオード接続トランジスタに電流ミラー接続され
る第２の出力トランジスタと、前記第１駆動トランジス
タの出力電流に対応する電流に応じて、前記第２のダイ
オード接続トランジスタのエミッタ電流路を遮断する第
１の制御手段と、前記第２駆動トランジスタの出力電流
に対応する電流に応じて、前記第１のダイオード接続ト
ランジスタのエミッタ電流路を遮断する第２の制御手段
と、から成ることを特徴とする。
［作用コ
本発明において、無信号時には、第１及び第２のダイオ
ード接続トランジスタのエミッタ電流路を閉じて、出力
増幅段をミラー接続とする。そのため、アイドリング電
流はミラー比に応じて定まり、バイアス電流又はミラー
比を小に設定すれば、前記アイドリング電流を必要最小
限の値とすることができる。
ード接続トランジスタのエミッタ電流路を閉じて、出力
増幅段をミラー接続とする。そのため、アイドリング電
流はミラー比に応じて定まり、バイアス電流又はミラー
比を小に設定すれば、前記アイドリング電流を必要最小
限の値とすることができる。
入力信号の印加時には、入力信号の極性に応じて第１又
は第２のダイオード接続トランジスタのエミッタ電流路
を開く。その結果、出力増幅段を構成する第１又は第２
のダイオード接続型トランジスタが不動作となり、第１
又は第２の駆動トランジスタの出力電流はすべて第１又
は第２の出力トランジスタのベースに供給される。その
ため、出力電流は第１又は第２の出力トランジスタの電
流増幅率ｈＦＥに応じた値となり、十分に大なる増幅率
が得られる。
は第２のダイオード接続トランジスタのエミッタ電流路
を開く。その結果、出力増幅段を構成する第１又は第２
のダイオード接続型トランジスタが不動作となり、第１
又は第２の駆動トランジスタの出力電流はすべて第１又
は第２の出力トランジスタのベースに供給される。その
ため、出力電流は第１又は第２の出力トランジスタの電
流増幅率ｈＦＥに応じた値となり、十分に大なる増幅率
が得られる。
［実施例コ
本発明の好適な実施例を図面を用いて説明する。
第１図は本発明に係る増幅回路の回路図を示す。
回路構成説明
増幅回路１は、主に第１の駆動トランジスタＴｒ５と、
第２の駆動トランジスタＴｒ３と、第１のダイオード接
続トランジスタであるＴｒ７と、第２のダイオード接続
トランジスタであるＴｒ９と、第１の制御手段であるト
ランジスタＴｒ６及びＴｒｌＯと、第２の制御手段であ
るトランジスタＴｒ４及びＴｒ８と、第１の出力トラン
ジスタＴｒｌｌと、第２の出力トランジスタＴｒ１２と
、第１のバイアス手段と、第２のバイアス手段と、て構
成される。
第２の駆動トランジスタＴｒ３と、第１のダイオード接
続トランジスタであるＴｒ７と、第２のダイオード接続
トランジスタであるＴｒ９と、第１の制御手段であるト
ランジスタＴｒ６及びＴｒｌＯと、第２の制御手段であ
るトランジスタＴｒ４及びＴｒ８と、第１の出力トラン
ジスタＴｒｌｌと、第２の出力トランジスタＴｒ１２と
、第１のバイアス手段と、第２のバイアス手段と、て構
成される。
第１のバイアス手段は、トランジスタＴｒｌと、電流源
７と、抵抗Ｒ１及びＲ２と、で構成される。
７と、抵抗Ｒ１及びＲ２と、で構成される。
第２のバイアス手段は、トランジスタＴｒ２と、電流源
８と、抵抗Ｒ３及びＲ４と、で構成される。
８と、抵抗Ｒ３及びＲ４と、で構成される。
回路接続説明
第１の入力端子６は、第１の駆動トランジスタＴｒ５の
ベースと第１の制御手段のトランジスタＴｒ６のベース
に接続され、第２の入力端子５は、第２の駆動トランジ
スタＴｒ３のベースと第２の制御手段のトランジスタＴ
ｒ４のベースに接続され、入力信号か印加される。
ベースと第１の制御手段のトランジスタＴｒ６のベース
に接続され、第２の入力端子５は、第２の駆動トランジ
スタＴｒ３のベースと第２の制御手段のトランジスタＴ
ｒ４のベースに接続され、入力信号か印加される。
同時に第１駆動トランジスタＴｒ５のベースと第１の制
御手段のトランジスタＴｒ６ベースは、第１のバイアス
手段のトランジスタＴｒｉのベースと、直列に接続され
た抵抗Ｒ１、抵抗Ｒ２を介して電流ミラー接続され、バ
イアス電流が供給される。
御手段のトランジスタＴｒ６ベースは、第１のバイアス
手段のトランジスタＴｒｉのベースと、直列に接続され
た抵抗Ｒ１、抵抗Ｒ２を介して電流ミラー接続され、バ
イアス電流が供給される。
第１のバイアス手段の抵抗Ｒ１と抵抗Ｒ２の中間接続点
は、トランジスタＴｒｉのコレクタと電流源７に接続さ
れ、トランジスタＴｒｉのエミッタは、電源端子２に接
続される。
は、トランジスタＴｒｉのコレクタと電流源７に接続さ
れ、トランジスタＴｒｉのエミッタは、電源端子２に接
続される。
第２駆動トランジスタＴｒ３のベースと第２の制御手段
のトランジスタＴｒ４のベースも、第２のバイアス手段
のトランジスタＴｒ２のベースと、直列に接続された抵
抗Ｒ３、抵抗Ｒ４を介して電流ミラー接続され、バイア
ス電流が供給される。
のトランジスタＴｒ４のベースも、第２のバイアス手段
のトランジスタＴｒ２のベースと、直列に接続された抵
抗Ｒ３、抵抗Ｒ４を介して電流ミラー接続され、バイア
ス電流が供給される。
第２のバイアス手段の抵抗Ｒ３とＲ４の中間接続点は、
トランジスタＴｒ２のコレクタと電流源８に接続され、
トランジスタＴｒ１３のエミッタは、電源端子２に接続
される。
トランジスタＴｒ２のコレクタと電流源８に接続され、
トランジスタＴｒ１３のエミッタは、電源端子２に接続
される。
第１の駆動トランジスタＴｒ５のエミッタと、第１の制
御手段のトランジスタＴｒ６のエミッタは電源端子２に
接続され、第１の駆動トランジスタＴｒ５のベースと第
１の制御手段のトランジスタＴｒ６のベースは接続され
、第１の制御手段のトランジスタＴｒ５のコレクタは、
第１の制御手段のトランジスタＴｒｌＯのベースに接続
され、第１の駆動トランジスタＴｒ５のコレクタは第１
のダイオード接続トランジスタＴｒ７のコレクタとベー
スに接続される。
御手段のトランジスタＴｒ６のエミッタは電源端子２に
接続され、第１の駆動トランジスタＴｒ５のベースと第
１の制御手段のトランジスタＴｒ６のベースは接続され
、第１の制御手段のトランジスタＴｒ５のコレクタは、
第１の制御手段のトランジスタＴｒｌＯのベースに接続
され、第１の駆動トランジスタＴｒ５のコレクタは第１
のダイオード接続トランジスタＴｒ７のコレクタとベー
スに接続される。
第１の出力トランジスタＴｒｌｌのエミッタ及び第２の
出力トランジスタＴｒ１２のコレクタは、出力端子４に
接続され、更に出力端子４にはコンデンサＣ１を介して
負荷となる抵抗Ｒ５が接続される。
出力トランジスタＴｒ１２のコレクタは、出力端子４に
接続され、更に出力端子４にはコンデンサＣ１を介して
負荷となる抵抗Ｒ５が接続される。
第２の駆動トランジスタＴｒ３及び第２の制御手段のト
ランジスタＴｒ４のエミッタは、電源端子２に接続され
、第２の駆動トランジスタＴｒ３のコレクタは、第２の
ダイオード接続トランジスタＴｒ９のベース・コレクタ
に接続され、第２の制御手段のトランジスタＴｒ４のコ
レクタは第２の制御手段のトランジスタＴｒ８のベース
に接続される。
ランジスタＴｒ４のエミッタは、電源端子２に接続され
、第２の駆動トランジスタＴｒ３のコレクタは、第２の
ダイオード接続トランジスタＴｒ９のベース・コレクタ
に接続され、第２の制御手段のトランジスタＴｒ４のコ
レクタは第２の制御手段のトランジスタＴｒ８のベース
に接続される。
第２の制御手段のトランジスタＴｒ８のコレクタは、第
１のダイオード接続トランジスタＴｒ７のエミッタに接
続され、第２の制御手段のトランジスタＴｒ８のエミッ
タは出力端子４に接続される。
１のダイオード接続トランジスタＴｒ７のエミッタに接
続され、第２の制御手段のトランジスタＴｒ８のエミッ
タは出力端子４に接続される。
第１のダイオード接続トランジスタＴｒ７のベース・コ
レクタは、第１の出力トランジスタＴｒ１１のベースに
接続される。
レクタは、第１の出力トランジスタＴｒ１１のベースに
接続される。
第２のダイオード接続トランジスタＴｒ９のベース・コ
レクタは、第２の出力トランジスタＴｒ１２のベースに
接続され、第２のダイオード接続トランジスタＴｒ９の
エミッタは第１の制御手段のトランジスタＴ「１０のコ
レクタに接続され、第１の制御手段のトランジスタＴｒ
ｌＯのエミッタはアース端子３に接続され、第２の出力
トランジスタＴｒ１２のエミッタもアース端子３に接続
される。
レクタは、第２の出力トランジスタＴｒ１２のベースに
接続され、第２のダイオード接続トランジスタＴｒ９の
エミッタは第１の制御手段のトランジスタＴ「１０のコ
レクタに接続され、第１の制御手段のトランジスタＴｒ
ｌＯのエミッタはアース端子３に接続され、第２の出力
トランジスタＴｒ１２のエミッタもアース端子３に接続
される。
回路動作説明
トランジスタＴｒ７とＴｒｌｌ及びＴｒ９とＴｒ１２の
エミツタ面積比を１：Ｎとする。
エミツタ面積比を１：Ｎとする。
トランジスタＴｒ７に流れる電流を１１とし、トランジ
スタＴｒ９に流れる電流をＩ２とする。
スタＴｒ９に流れる電流をＩ２とする。
第１の入力端子６と第２の入力端子５に信号が印加され
ない無信号時には、第１の駆動トランジスタＴｒ５、第
１の制御手段のトランジスタＴｒ６、第２の駆動トラン
ジスタＴｒ３、及び第２の制御手段のトランジスタＴｒ
４は動作される。よって第１の出力トランジスタ１１１
に流れるコレクタ電流ＴｒｌｌＣは、 Ｎ−１１−Ｎ−１１ＤＣ となり、第２の出力トランジスタＴｒ１２に流れるコレ
クタ電流１１２Ｃは、 Ｎ−Ｉ２−Ｎ・ｌ２ＤＣ となる。
ない無信号時には、第１の駆動トランジスタＴｒ５、第
１の制御手段のトランジスタＴｒ６、第２の駆動トラン
ジスタＴｒ３、及び第２の制御手段のトランジスタＴｒ
４は動作される。よって第１の出力トランジスタ１１１
に流れるコレクタ電流ＴｒｌｌＣは、 Ｎ−１１−Ｎ−１１ＤＣ となり、第２の出力トランジスタＴｒ１２に流れるコレ
クタ電流１１２Ｃは、 Ｎ−Ｉ２−Ｎ・ｌ２ＤＣ となる。
従って、無信号時のアイドリング電流は、電流源７及び
８に流れる電流と、ミラー比Ｎに応して決まり、それら
を適切に調整すれば、クロスオーバ歪みを発生させない
ために必要な最小のアイドリング電流を、第１の出力ト
ランジスタＴｒｌｌ及び第２の出力トランジスタＴｒ１
２に流スコとができる。
８に流れる電流と、ミラー比Ｎに応して決まり、それら
を適切に調整すれば、クロスオーバ歪みを発生させない
ために必要な最小のアイドリング電流を、第１の出力ト
ランジスタＴｒｌｌ及び第２の出力トランジスタＴｒ１
２に流スコとができる。
第１の入力端子６及び第２の入力端子５に互いに位相か
反転した（１８０度位相が異なる）信号か入力された場
合を説明する。
反転した（１８０度位相が異なる）信号か入力された場
合を説明する。
例えば第１の入力端子６には、正の信号が印加され、第
２の入力端子５には、負の信号が印加された場合を説明
する。
２の入力端子５には、負の信号が印加された場合を説明
する。
第１の入力端子６に印加される正の信号に応して、トラ
ンジスタＴｒ５及びＴｒ６が動作されない。そのため、
トランジスタＴｒ７及びＴｒｌｌも動作されず、トラン
ジスタＴｒ９及びＴ「１０も動作されない。
ンジスタＴｒ５及びＴｒ６が動作されない。そのため、
トランジスタＴｒ７及びＴｒｌｌも動作されず、トラン
ジスタＴｒ９及びＴ「１０も動作されない。
一方、第２の入力端子５に印加される負の信号に応じて
、トランジスタＴｒ３及びＴｒ４が動作される。トラン
ジスタＴｒ４の動作によりトランジスタＴｒｇも動作さ
れるが、トランジスタＴｒ７が動作されていないので影
響はない。
、トランジスタＴｒ３及びＴｒ４が動作される。トラン
ジスタＴｒ４の動作によりトランジスタＴｒｇも動作さ
れるが、トランジスタＴｒ７が動作されていないので影
響はない。
トランジスタＴｒ３の出力電流は、トランジスタＴｒ９
及びＴｒｌＯが動作されていないため、すべてトランジ
スタＴ「１２のベースに供給され、トランジスタＴｒ１
２のｈＦＥ倍に増幅される。通常ＮＰＮトランジスタの
ｈＦＥは、１００〜２００のため、十分な出力電流が得
られる。
及びＴｒｌＯが動作されていないため、すべてトランジ
スタＴ「１２のベースに供給され、トランジスタＴｒ１
２のｈＦＥ倍に増幅される。通常ＮＰＮトランジスタの
ｈＦＥは、１００〜２００のため、十分な出力電流が得
られる。
次に、第１の入力端子６に負の信号が印加され、第２の
入力端子５に正の信号が印加された場合の動作を説明す
る。
入力端子５に正の信号が印加された場合の動作を説明す
る。
第２の入力端子５に印加される正の信号に応じて、トラ
ンジスタＴｒ３及びＴｒ４が動作されない。そのため、
トランジスタＴｒ９及びＴｒ１２も動作されず、トラン
ジスタＴｒ７及びＴｒｇも動作されない。
ンジスタＴｒ３及びＴｒ４が動作されない。そのため、
トランジスタＴｒ９及びＴｒ１２も動作されず、トラン
ジスタＴｒ７及びＴｒｇも動作されない。
第１の入力端子６に印加される負の信号に応じて、トラ
ンジスタＴｒ５及びＴｒ５が動作される。
ンジスタＴｒ５及びＴｒ５が動作される。
トランジスタＴｒ６の動作によりトランジスタＴｒｌＯ
も動作されるか、トランジスタＴｒ９か動作されていな
いので影響はない。
も動作されるか、トランジスタＴｒ９か動作されていな
いので影響はない。
トランジスタＴｒ５の出力電流は、トランジスタＴｒ７
及びＴｒｇが動作されていないため、すべてトランジス
タＴｒｌｌのベースに供給され、トランジスタＴｒｌｌ
のｈＦＥ倍に増幅される。
及びＴｒｇが動作されていないため、すべてトランジス
タＴｒｌｌのベースに供給され、トランジスタＴｒｌｌ
のｈＦＥ倍に増幅される。
よって前述と同様に十分な出力電流が得られる。
入力信号印加時にトランジスタＴｒｌｌに流れるコレク
タ電流１１１Ｃは、 ｈｐＥ’ Ｉ １− ｈ （１１ＤＣ＋Ｉ ＩＡＣ） Ｅ となり、またトランジスタＴｒ１２に流れるコレクタ電
流Ｔｒ １２Ｃは、 ｈＦＥ弓２− ｈ （１２ＤＣ＋１２ＡＣ） Ｅ となる。
タ電流１１１Ｃは、 ｈｐＥ’ Ｉ １− ｈ （１１ＤＣ＋Ｉ ＩＡＣ） Ｅ となり、またトランジスタＴｒ１２に流れるコレクタ電
流Ｔｒ １２Ｃは、 ｈＦＥ弓２− ｈ （１２ＤＣ＋１２ＡＣ） Ｅ となる。
以上述べた如く、入力信号はトランジスタの電流増幅率
ｈＦＥに応じて決まる。そのため、十分な増幅率を得ん
とする場合でも、ミラー比を大にする必要がない。ミラ
ー比Ｎは、アイドリング電流の設定のためだけに用いら
れるので、例えば５０程度の小なる値に設定することが
できる。
ｈＦＥに応じて決まる。そのため、十分な増幅率を得ん
とする場合でも、ミラー比を大にする必要がない。ミラ
ー比Ｎは、アイドリング電流の設定のためだけに用いら
れるので、例えば５０程度の小なる値に設定することが
できる。
［発明の効果］
以上、本発明によれば、従来に比べ無信号時のアイドリ
ング電流を増加させずに、入力信号をプッシュプル増幅
する場合に、大きな電力を負荷に供給することができる
という効果がある。
ング電流を増加させずに、入力信号をプッシュプル増幅
する場合に、大きな電力を負荷に供給することができる
という効果がある。
その際、出力トランジスタの面積を小にすることができ
るので、ＩＣ化した場合、チップ面積を小にできるとい
う利点がある。
るので、ＩＣ化した場合、チップ面積を小にできるとい
う利点がある。
第１図は、本発明に係る実施例を説明する回路図、
第２図は、従来の回路図である。
１ ・・・ 増幅回路
２ ・・・ 電源端子
３ ・・・ アース端子
４ ・・・ 出力端子
５ ・・・ 第２の入力端子
６ ・・・ 第１の入力端子
７〜８ ・・・ 電流源
Ａ１ ・・・ 第１の駆動段
Ａ２ ・・・ 第２の駆動段
Ｃ１・・・ コンデンサ
Ｒ１−Ｒ５・・・ 抵抗
Ｔｒｌ 〜Ｔｒ１２ −＝
トランジスタ
Claims (1)
- 【特許請求の範囲】 第１の入力信号を増幅する第１の駆動トランジスタと、 第２の入力信号を増幅する第２の駆動トランジスタと、 前記第１の駆動トランジスタの出力電流が供給される第
１のダイオード接続トランジスタ及び該ダイオード接続
トランジスタに電流ミラー接続される第１の出力トラン
ジスタと、 前記第２の駆動トランジスタの出力電流が供給される第
２のダイオード接続トランジスタ及び該ダイオード接続
トランジスタに電流ミラー接続される第２の出力トラン
ジスタと、 前記第１駆動トランジスタの出力電流に対応する電流に
応じて、前記第２のダイオード接続トランジスタのエミ
ッタ電流路を遮断する第１の制御手段と、 前記第２駆動トランジスタの出力電流に対応する電流に
応じて、前記第１のダイオード接続トランジスタのエミ
ッタ電流路を遮断する第２の制御手段と、 から成ることを特徴とする増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2230433A JPH082009B2 (ja) | 1990-08-30 | 1990-08-30 | 増幅回路 |
| KR1019910014999A KR0142318B1 (ko) | 1990-08-30 | 1991-08-29 | 증폭회로 |
| US07/751,949 US5160897A (en) | 1990-08-30 | 1991-08-29 | Push-pull power amplifying circuit |
| EP91114567A EP0473165B1 (en) | 1990-08-30 | 1991-08-29 | Push-pull power amplifying circuit |
| DE69114949T DE69114949T2 (de) | 1990-08-30 | 1991-08-29 | Gegentakt-Leistungsverstärker. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2230433A JPH082009B2 (ja) | 1990-08-30 | 1990-08-30 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04111508A true JPH04111508A (ja) | 1992-04-13 |
| JPH082009B2 JPH082009B2 (ja) | 1996-01-10 |
Family
ID=16907827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2230433A Expired - Fee Related JPH082009B2 (ja) | 1990-08-30 | 1990-08-30 | 増幅回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5160897A (ja) |
| EP (1) | EP0473165B1 (ja) |
| JP (1) | JPH082009B2 (ja) |
| KR (1) | KR0142318B1 (ja) |
| DE (1) | DE69114949T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW346705B (en) * | 1996-06-24 | 1998-12-01 | Toshiba Co Ltd | Amplifier circuit |
| US8103226B2 (en) * | 2008-10-28 | 2012-01-24 | Skyworks Solutions, Inc. | Power amplifier saturation detection |
| WO2017004663A1 (en) * | 2015-07-08 | 2017-01-12 | The Commonwealth Of Australia | Spad array structures and methods of operation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6268318U (ja) * | 1985-10-18 | 1987-04-28 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55132112A (en) * | 1979-03-31 | 1980-10-14 | Toshiba Corp | Power amplifying circuit |
| JPS59124315A (ja) * | 1982-12-29 | 1984-07-18 | Fujitsu Ltd | レンズアレイ |
| GB8311072D0 (en) * | 1983-04-22 | 1983-05-25 | Sinclair Res Ltd | Amplifiers |
| US4833424A (en) * | 1988-04-04 | 1989-05-23 | Elantec | Linear amplifier with transient current boost |
-
1990
- 1990-08-30 JP JP2230433A patent/JPH082009B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-29 EP EP91114567A patent/EP0473165B1/en not_active Expired - Lifetime
- 1991-08-29 US US07/751,949 patent/US5160897A/en not_active Expired - Lifetime
- 1991-08-29 DE DE69114949T patent/DE69114949T2/de not_active Expired - Fee Related
- 1991-08-29 KR KR1019910014999A patent/KR0142318B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6268318U (ja) * | 1985-10-18 | 1987-04-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69114949D1 (de) | 1996-01-11 |
| JPH082009B2 (ja) | 1996-01-10 |
| KR0142318B1 (ko) | 1998-07-15 |
| DE69114949T2 (de) | 1996-07-04 |
| US5160897A (en) | 1992-11-03 |
| EP0473165A1 (en) | 1992-03-04 |
| EP0473165B1 (en) | 1995-11-29 |
| KR920005460A (ko) | 1992-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4439743A (en) | Biasing circuit for power amplifier | |
| US3437945A (en) | Transformerless transistor output amplifier | |
| JPS6119170B2 (ja) | ||
| JPS6119173B2 (ja) | ||
| JPS648923B2 (ja) | ||
| US5568092A (en) | Attenuated feedback type differential amplifier | |
| US4367419A (en) | Analog switch | |
| JPS6212692B2 (ja) | ||
| JPH04111508A (ja) | 増幅回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| US5365198A (en) | Wideband amplifier circuit using npn transistors | |
| JPS6016126B2 (ja) | カスコ−ド回路 | |
| JP3441356B2 (ja) | 増幅回路 | |
| JPH0124972Y2 (ja) | ||
| JP2759156B2 (ja) | 増幅回路 | |
| JPH04111507A (ja) | 増幅回路 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JPS62230105A (ja) | 電力増幅回路 | |
| JPH0241931Y2 (ja) | ||
| JPH036022Y2 (ja) | ||
| JPS6036894Y2 (ja) | 増幅回路 | |
| JPS6114174Y2 (ja) | ||
| JP2538239Y2 (ja) | 低周波増幅回路 | |
| JP2735683B2 (ja) | スピーカアンプ回路 | |
| JPS6130329Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |