KR0142318B1

KR0142318B1 - 증폭회로

Info

Publication number: KR0142318B1
Application number: KR1019910014999A
Authority: KR
Inventors: 마사노리 후지사와; 겐이찌 고꾸보
Original assignee: 이우에 사또시; 상요덴기 가부시끼가이샤
Priority date: 1990-08-30
Filing date: 1991-08-29
Publication date: 1998-07-15
Also published as: DE69114949D1; DE69114949T2; KR920005460A; JPH082009B2; JPH04111508A; EP0473165B1; EP0473165A1; US5160897A

Abstract

본 발명은 입력 신호를 푸시풀 증폭하는 증폭 회로에 관한 것으로, 제1입력신호를 증폭하는 제1 구동 트랜지스터, 제2 입력 신호를 증폭하는 제2 구동 트랜지스터, 상기 제1 구동 트랜지스터의 출력 전류가 공급되는 제1 다이오드 접속 트랜지스터 및 이 다이오드 접속 트랜지스터에 전류 미러 접속되는 제1 출력 트랜지스터, 상기 제2 구동 트랜지스터의 출력 전류가 공급되는 제2 다이오드 접속 트랜지스터 및 이 다이오드 접속 트랜지스터에 전류 미러 접속되는 제2 출력 트랜지스터, 상기 제1 구동 트랜지스터의 출력 전류에 대응하는 전류에 따라 상기 제2 다이오드 접속 트랜지스터의 에미터 전류로를 차단하는 제1 제어 수단 및 상기 제2 구동 트랜지스터의 출력 전류에 대응하여 전류에 따라 상기 제1 다이오드 접속 트랜지스터의 에미터 전류로를 차단하는 제2 제어 수단을 포함하고 있다.

Description

증폭회로

제1도는 본 발명에 관한 실시예를 설명하는 회로도.

제2도는 종래의 회로도.

*도면의 주요 부분에 대한 부호의 설명

1:증폭 회로 2:전원 단자

3:접지 단자 4:출력 단자

5:제2 입력 단자 6:제1 입력 단자

7,8:전류원 A1:제1 구동단

A2:제2 구동단 C1:콘덴서

R1-R5:저항 Tr1-Tr12:트랜지스터

본 발명은 입력 신호를 푸시풀(push-pull) 증폭하는 증폭 회로에 관한 것으로, 특히 전류 이용 효율을 향상시킨 증폭 회로에 관한 것이다.

종래 라디오, 테이프 레코더 등의 오디오 출력단자에는 제2도에 도시한 것 같은 푸시풀 증폭 회로를 이용해서 입력 신호를 증폭했다.

도면에 있어서, 증폭 회로(1)은 주로 제1 구동단(A1), 제2 구동단(A2) 및 트랜지스터(Tr1 및 Tr11)로 이루어지는 제1 출력단, 및 트랜지스터(Tr9 및 Tr12)로 이루어지는 제2 출력단으로 구성된다.

여기서 트랜지스터(Tr7 및 Tr11)의 에미터 면적비 및 트랜지스터(Tr9 및 Tr12)의 에미터 면적비를 1:N(양의 실수)으로 설정한다.

입력 신호(A)는 제1 구동단(A1)에 인가된다. 상기 제1 구동단(A1)의 출력전류는 트랜지스터(Tr7)의 콜렉터 및 베이스에 공급된다. 트랜지스터(Tr7) 및 트랜지스터(Tr11)은 전류 미러(current mirror) 관계로 접속되어 있고, 그 미러 비가 1:N으로 되어 있어서, 제1 구동단(A1)의 출력 전류를 I1(단, I1=I1DOC+I1AC; I1DC는 직류 전류, I1AC는 교류 전류)로 하면 트랜지스터(Tr11)의 콜렉터 전류는 N·I1로 되고, 이 전류가 콘덴서(C1) 및 저항(R5)로 공급된다.

한편 입력 신호(A)와 역상의 입력 신호(A)는 제2 구동단(A2)로 인가된다. 상기 제2 구동단(A2)의 출력 전류는 트랜지스터(Tr9)의 콜렉터 및 베이스로 공급된다. 트랜지스터(Tr9) 및 트랜지스터(Tr12)는 전류 미러 관계로 접속되어 있고, 그 미러비가 1:N으로 되어 있으므로 제2 구동단(A2)의 출력 전류를 I2(단, I2=I2DC+I2AC; I2DC는 직류 전류, I2AC는 교류 전류)로 하면, 트랜지스터(Tr12)의 콜렉터 전류는 N·I2로 되고, 이 전류가 결합용 콘덴서(C1)을 통해 부하로 되는 저항(R5)로 공급된다.

또 입력 신호(A 및 A)는 서로 역상의 관계이므로 트랜지스터(Tr11 및 Tr12)의 출력 전류는 서로 푸시풀의 관계로 결합용의 콘덴서(C1)을 통해 부하로 되는 저항(R5)로 공급된다.

이상 설명한 종래의 증폭 회로(1)에서는 출력 증폭단이 전류 미러 접속되어 있고, 증폭율을 크게 하기 위해 미러비(I:N)을 크게 해야 했다.

그러나, 미러비를 크게 하면 무신호시의 아이들링 전류(idling current)로 커져서 소비 전류가 크다는 문제가 있었다.

본 발명은 이상의 문제를 감안해서 된 것으로 발명의 목적은 아이들링 전류를 증가하지 않고, 부하에 대한 구동 능력을 높일 수 있는 증폭 회로를 제공하는 것이다.

본 발명은 이상의 목적을 달성하기 위해 증폭 회로를 개량했다.

즉, 제1 입력 신호를 증폭하는 제1 구동 트랜지스터, 제2 입력 신호를 증폭하는 제2 구동 트랜지스터, 상기 제1 구동 트랜지스터의 출력 전류가 공급되는 제1 다이오드 접속 트랜지스터 및 이 다이오드 접속 트랜지스터에 전류 미러 접속되는 제1 출력 트랜지스터, 상기 제2 구동 트랜지스터의 출력 전류가 공급되는 제2 다이오드 접속 트랜지스터 및 이 다이오드 접속 트랜지스터에 전류 미러 접속되는 제2 출력 트랜지스터, 상기 제1 구동 트랜지스터의 출력 전류에 대응하는 전류에 따라 상기 제2 다이오드 접속 트랜지스터의 에미터 전류로를 차단하는 제1 제어 수단 및 상기 제 2구동 트랜지스터의 출력 전류에 대응하는 전류에 따라 상기 제1 다이오드 접속 트랜지스터의 에미터 전류로를 차단하는 제2 제어 수단을 포함하는 것을 특징으로 한다.

본 발명에 있어서, 무신호시에는 제1 및 제2의 다이오드 접속 트랜지스터의 에미터 전류로를 닫고 출력 증폭단을 미러 접속으로 한다. 따라서, 아이들링 전류는 미러비에 따라 정해지고, 바이어스 전류 또는 미러비를 작게 설정하면 상기 아이들링 전류는 필요한 최소값으로 할 수 있다.

입력 신호의 인가시에는 입력 신호의 극성에 따라 제1 또는 제2 다이오드 접속 트랜지스터의 에미터 전류로를 연다. 그 결과, 출력 증폭단을 구성하는 제1 또는 제2 다이오드 접속형 트랜지스터가 동작하지 않게 되고, 제1 또는 제2 구동 트랜지스터의 출력 전류를 모두 제1 또는 제2 출력 트랜지스터의 베이스로 공급된다. 따라서, 출력 전류는 제1 또는 제2 출력 트랜지스터의 전류 증폭율(h_FE)에 따른 값으로 되어 충분히 큰 증폭율이 얻어진다.

본 발명의 양호한 실시예를 도면을 이용해서 설명한다. 제1도는 본 발명에 관한 증폭 회로의 회로도를 도시하고 있다.

증폭 회로(1)은 주로 제1 구동 트랜지스터(Tr5), 제2 구동 트랜지스터(Tr3), 제1 다이오드 접속 트랜지스터(Tr7), 제2 다이오드 접속 트랜지스터(Tr9), 제1 제어 수단인 트랜지스터(Tr6 및 Tr10), 제2 제어 수단인 트랜지스터(Tr4 및 Tr8), 제1 출력 트랜지스터(Tr11), 제2 출력 트랜지스터(Tr12), 제1 바이어스 수단 및 제2 바이어스 수단으로 구성된다.

제1 바이어스 수단은 트랜지스터(Tr1), 전류원(7) 및 저항(R1 및 R2)로 구성된다.

제2 바이어스 수단은 트랜지스터(Tr2), 전류원(8) 및 저항(R3 및 R4)로 구성된다.

제1 입력 단자(6)은 제1 구동 트랜지스터(Tr5)의 베이스 및 제1 제어 수단의 트랜지스터(Tr6)의 베이스에 접속되고 제2 입력 단자(5)는 제2 구동 트랜지스터(Tr3)의 베이스 및 제2 제어 수단의 트랜지스터(Tr4)의 베이스에 접속되어 입력 신호가 인가된다.

이와 동시에, 제1 구동 트랜지스터(Tr5)의 베이스 및 제1 제어 수단의 트랜지스터(Tr6)의 베이스 제1 바이어스 수단의 트랜지스터(Tr1)의 베이스와, 직렬로 접속된 저항(R1) 및 저항(R2)를 통해 전류 미러 접속되어 바이어스 전류가 공급된다.

제1 바이어스 수단의 저항(R1) 및 저항(R2)의 중간 접속점은 트랜지스터(Tr1)의 콜렉터 및 전류원(7)에 접속되고 트랜지스터(Tr1)의 에미터는 전원 단자(2)에 접속된다.

제2 구동 트랜지스터(Tr3)의 베이스 및 제2 제어 수단의 트랜지스터(Tr4)의 베이스도 제2 바이어스 수단의 트랜지스터(Tr2)의 베이스와, 직렬로 접속된 저항(R3) 및 저항(R4)를 통해 전류 미러 접속되어 바이어스 전류가 공급된다.

제2 바이어스 수단의 저항(R3 및 R4)의 중간 접속점은 트랜지스터(Tr2)의 콜렉터 및 전류원(8)에 접속되고 트랜지스터(Tr3)의 에미터는 전원 단자(2)에 접속된다

제1 구동 트랜지스터(Tr5)의 에미터 및 제1 제어 수단의 트랜지스터(Tr6)의 에미터는 전원 단자(2)에, 제1 구동 트랜지스터(Tr5)의 베이스는 제1 제어 수단의 트랜지스터(Tr6)의 베이스 및 제1 제어 수단의 트랜지스터(Tr6)의 콜렉터는 제1 제어 수단의 트랜지스터(Tr10)의 베이스에 각각 접속되고, 제1 구동 트랜지스터(Tr5)의 콜렉터는 제1 다이오드 접속 트랜지스터(Tr7)의 콜렉터 및 베이스에 접속된다.

제1 출력 트랜지스터(Tr11)의 에미터 및 제2 출력 트랜지스터(Tr12)의 콜렉터는 출력 단자(4)에 접속되고, 또 출력 단자(4)에는 콘덴서(C1)을 통해 부하로 되는 저항(R5)가 접속된다.

제2 구동 트랜지스터(Tr3) 및 제2 제어 수단의 트랜지스터(Tr4)의 에미터는 전원 단자(2)에, 제2 구동 트랜지스터(Tr3)의 콜렉터는 제2 다이오드 접속 트랜지스터(Tr9)의 베이스·콜렉터에 각각 접속되고, 제2 제어 수단의 트랜지스터(Tr4)의 콜렉터는 제2 제어 수단의 트랜지스터(Tr8)의 베이스에 접속된다.

제2 제어 수단의 트랜지스터(Tr8)의 콜렉터는 제1 다이오드 접속 트랜지스터(Tr7)의 에미터에 접속되고, 제2 제어 수단의 트랜지스터(Tr8)의 에미터는 출력 단자(4)에 접속된다.

제1 다이오드 접속 트랜지스터(Tr7)의 베이스·콜렉터는 제1 출력 트랜지스터(Tr11)의 베이스에 접속된다.

제2 다이오드 접속 트랜지스터(Tr9)의 베이스·콜렉터는 제2 출력 트랜지스터(Tr12)의 베이스에 접속되고, 제2 다이오드 접속 트랜지스터(Tr9)의 에미터는 제1 제어 수단의 트랜지스터(Tr10)의 콜렉터에 접속되며 제1 제어 수단의 트랜지스터(Tr10)의 에미터는 접지 단자(3)에 접속되고, 제2 출력 트랜지스터(Tr12)의 에미터도 접지 단자(3)에 접속된다.

트랜지스터(Tr7 과 Tr11 및 Tr9와 Tr12)의 에미터 면적비를 1:N으로 한다.

트랜지스터(Tr7)에 흐르는 전류를 I1로 하고, 트랜지스터(Tr9)에 흐르는 전류를 I2로 한다.

제1 입력 단자(6) 및 제2 입력 단자(5)에 신호가 인가되지 않는 무신호시에는, 제1 구동 트랜지스터(Tr5), 제1 제어 수단의 트랜지스터(Tr6), 제2 구동 트랜지스터(Tr3) 및 제2 제어 수단의 트랜지스터(Tr4)가 동작된다. 따라서, 제1 출력 트랜지스터(Tr11C)에 흐르는 콜렉터 전류(I11)은

N·I1=N·I1DC

로 되고, 제2 출력 트랜지스터(Tr12)에 흐르는 콜렉터 전류(I12C)는

N·I2=N·I2DC

로 된다.

따라서, 무신호시의 아이들링 전류는 전류원(7 및 8)에 흐르는 전류 및 미러비 N에 따라 결정되고, 그것들을 적절히 조정하면 크로스 오버(crossover) 왜곡을 발생시키지 않기 때문에 필요한 최소 아이들링 전류를 제1 출력 트랜지스터(Tr11) 및 제2 출력 트랜지스터(Tr12)로 흘릴 수 있다.

제1 입력 단자(6) 및 제2 입력 단자(6)에 서로 위상이 반전한 (180°위상이 상이)신호가 입력된 경우를 설명한다.

예를 들면, 제1 입력 단자(6)에는 정(+)의 신호가 인가되고, 제2 입력 단자(5)에는 부(-)의 신호가 인가된 경우를 설명한다.

제1 입력 단자(6)에 인가되는 정의 신호에 따라 트랜지스터(Tr5 및 Tr6)이 동작되지 않는다. 따라서, 트랜지스터(Tr7 및 Tr11)도 동작되지 않고, 트랜지스터(Tr9 및 Tr10)도 동작되지 않는다.

한편, 제2 입력 단자(5)에 인가되는 부의 신호에 따라 트랜지스터(Tr3 및 Tr4)가 동작된다. 트랜지스터(Tr4)의 동작에 의해 트랜지스터(Tr8)도 동작되나, 트랜지스터(Tr7)이 동작되지 않으므로 영향은 없다.

트랜지스터(Tr3)의 출력 전류는, 트랜지스터(Tr9 및 Tr10)이 동작되고 있지 않기 때문에 모두 트랜지스터(Tr12)의 베이스에 공급되어, 트랜지스터(Tr12)의 h_FE배로 증폭된다. 통상 NPN 트랜지스터의 h_FE는 100-200이기 때문에 충분한 출력 전류가 FE 얻어진다.

다음에, 제1 입력 단자(6)에 부의 신호가 인가되고, 제2 입력 단자(5)에 정의 신호가 인가된 경우의 동작을 설명한다.

제2의 입력 단자(5)에 인가되는 정의 신호에 따라 트랜지스터(Tr3 및 Tr4)가 동작되지 않는다. 따라서 트랜지스터(Tr9 및 Tr12)도 동작되지 않고, 트랜지스터(Tr7 및 Tr8)도 동작되지 않는다.

제1 입력 단자(6)에 인가되는 부의 신호에 따라 트랜지스터(Tr5 및 Tr6)이 동작된다. 트랜지스터(Tr6)의 동작에 의해 트랜지스터(Tr10)도 동작되나 트랜지스터(Tr9)가 동작되지 않으므로 영향은 없다.

트랜지스터(Tr5)의 출력 전류는, 트랜지스터(Tr7 및 Tr8)이 동작되지 않고 있어서 모두 트랜지스터(Tr11)의 베이스에 공급되며, 트랜지스터(Tr11)의 h_FE배로 증폭된다.

따라서, 상기와 마찬가지로 충분한 출력 전류가 얻어진다.

입력 신호 인가시에 트랜지스터(Tr11)에 흐르는 콜렉터 전류(I11C)는

h_FE·I1=h_FE(I1DC+I1AC)

로 되고, 또 트랜지스터(Tr12)에 흐르는 콜렉터 전류(Tr12C)는

h_FE·I2=h_FE·(I2DC·I2AC)

로 된다.

이상 기술한 것 처럼 입력 신호는 트랜지스터의 전류 증폭 h_FE에 따라 결정된다. 따라서, 충분한 증폭율을 얻고자 하는 경우에도 미러비를 크게할 필요가 없다. 미러비 N은 아이들링 전류를 설정하기 위해서만 이용되므로 예를 들면 50정도의 작은 값으로 설정할 수 있다.

이상 본 발명에 따르면 종래에 비해 무신호시의 아이들링 전류를 증가시키지 않고 입력 신호를 푸시풀 증폭하는 경우에 대전력을 부하로 공급할 수 있는 효과가 있다.

그때 출력 트랜지스터의 면적을 작게 할 수 있어서, IC화한 경우 칩 면적을 작게 할 수 있다는 잇점이 있다.

Claims

제1 입력 신호를 증폭하는 제1 구동 트랜지스터, 제2 입력 신호를 증폭하는 제2 구동 트랜지스터, 상기 제1 구동 트랜지스터의 출력 전류가 공급되는 제1 다이오드 접속 트랜지스터 및 상기 다이오드 접속 트랜지스터에 전류 미러 접속되는 제1 출력 트랜지스터, 상기 제2 구동 트랜지스터의 출력 전류가 공급되는 제2 다이오드 접속 트랜지스터 및 상기 다이오드 트랜지스터에 전류 미러 접속되는 제2 출력 트랜지스터, 상기 제1 구동 트랜지스터의 출력 전류에 대응하는 전류에 따라 상기 제2 다이오드 접속 트랜지스터의 에미터 전류로를 차단하는 제1 제어 수단 및 상기 제2 구동 트랜지스터의 출력 전류에 대응하는 전류에 따라 상기 제1 다이오드 접속 트랜지스터의 에미터 전류로를 차단하는 제2 제어 수단을 포함하는 것을 특징으로 하는 증폭 회로.