JPH0410448A - 論理集積回路のテスト可否表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、論理集積回路中の論理素子ごとにテスト可
否を表示する論理集積回路のテスト可否表示装置に関す
るものである。

〔従来の技術〕

従来は、論理集積回路の論理図面用紙上に故障シミュレ
ーションで得られたテスト不可能論理素子を人手でマー
キングし、テスト不可故障内容を論理図面用紙−トに転
記していた。

次に、この作業動作について説明する。

論理集積回路の論理図面用紙と故障シミュレーションの
実行によって得られる論理素子ごとのテスト可否リスト
を用意する。次いて、テスト不可能な論理素子を論理図
面用紙上で捜し目印を付ける。次いで、テスト可否リス
ト中のテスト不可故障内容を論理図面用紙上に転記する
。次いで、論理図面用紙上でテスト不可能となった理由
を求め論理図面用紙上に記入する。以上を人手で行って
いた。

（発明か解決しようとする課題〕 従来の論理集積回路のテスト可否表示は、上記のように
して行っているのて、人手作業を必要とし、熟練と多大
な時間が必要で、また誤った表示をしてしまう危険等の
問題点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、論理集積回路内の論理素子のテスト可否と
テスト不可理由が論理図面上で得られ、テストを可能に
するための回路変更が容易に行えるとともに、人手作業
に代えて自動化された論理集積回路のテスト可否表示装
置を提供することを目的とするものである。

〔課題を解決するための手段〕

このため、この発明に係る論理集積回路のテスト可否表
示装置は、論理集積回路の回路図面情報を保持する論理
回路図面情報記憶装置と、論理回路接続情報を保持する
論理回路接続情報記憶装置と、故障シミュレーションに
よって得られる論理素子ごとのテスト可否情報を保持す
るテスト可否情報記憶装置と前記回路図面情報に論理素
子ごとのテスト可否情報を合成するプログラムを有する
中央演算処理装置と、前記論理素子ごとのテスト可否情
報を論理回路図面と共に表示する表示装置とを備え、論
理集積回路の論理素子ごとのテスト可否とテスト不可理
由を論理回路図面と共に表示することによって前記の目
的を達成しようとするものである。

〔作用〕

以上の構成により、この発明に係る論理集積回路のテス
ト可否表示装置は、論理集積回路の論理回路図面情報と
論理回路接続情報と故障シミュレーション実行結果情報
を入力すれば、中央演算処理装置によって各論理素子ご
とのテスト可否情報と回路図面情報を自動的に合成し、
表示装置に論理素子ごとのテスト可否とテスト不可理由
を論理回路図面と共に表示する。

このため、論理図面とテスト不可素子の照合作業とテス
ト不可能となった理由抽出作業を不要とする。

（実施例） 以下、この発明に係る論理集積回路のテスト可否表示装
置を実施例により説明する。

第１図はこの発明の論理集積回路のテスト可否表示装置
の一実施例の構成を示すブロック図であり、１は論理集
積回路の回路図面情報に各論理素子ごとのテスト可否情
報を合成するプログラムを有する中央演算処理装置、２
は中央演算処理装置１の動作を制御するコンソール、３
は各論理素子ごとのテスト可否を論理回路図面上に表示
するために必要な論理集積回路の回路図面情報と論理回
路接続情報と故障シミュレーションによって得られる論
理素子ごとのテスト可否情報と可観測性（ｏｂｓｅｒｖ
ａｂｉｌｉｔｙ）　、可制御性（ｃｏｎｔｒｏｌｌａｂ
ｉｌｉｔｙ）を保持するテスト可否情報記憶装置であり
、例えば磁気ディスク装置、４は論理素子のテスト可否
を論理回路図面と共に表示するための表示装置で、例え
ばグラフィックデイスプレー装置、５は表示装置４の表
示データを用紙上に表示するための表示装置で、例えば
ページプリンタ装置である。

第２図は第１図に示す中央演算処理装置１に内蔵する論
理回路図面情報と各論理素子ごとのテスト可否情報を合
成するプログラムの動作を示すフローチャートである。

第３図は上記第２図に示すテスト可否情報を合成するプ
ログラムによって論理回路図面情報と論理素子のテスト
可否情報から生成するテスト不可素子情報の構成図の一
例である。

第４図は第１図に示す表示装置４により、論理集積回路
の論理素子ごとのテスト可否とテスト不可理由を論理回
路図面と共に表示した表示例である。

なお、論理回路図面情報記憶装置、論理回路接続情報記
憶装置、テスト可否情報記憶装置を磁気ディスク装置３
によって構成したか、磁気ディスク以外の記憶媒体を用
いた記憶装置によって構成してもよい。

次に、動作について説明する。

前記のように構成された論理集積回路のテスト可否表示
装置の実施例においては、論理集積回路の論理設計時に
作成した回路図面情報と論理回路接続情報と故障シミュ
レーションの実行で得られる論理素子ごとのテスト可否
情報と可観測性、可制御性解析プログラムで生成される
論理素子の端子ごとの解析結果情報を記憶装置３、例え
ば磁気ディスクに入力し保持させておく。次いで、中央
演算処理装置１は第２図フローチャートに示すように５
内蔵する回路図面情報に各論理素子ごとのテスト可否情
報を合成するプログラムによって記憶装置３に保持しで
ある論理素子ごとのテスト可否情報からテスト不可素子
を抽出する（ステップＳｌ）。次いで、記憶装置３に保
持しである論理回路接続情報と可観測性、可制御性解析
結果情報を検索してテスト不可能となった理由を抽出す
る（ステップＳ２）。さらに、ステップＳ３では記憶装
置３−に保持しである論理回路図面情報を参照してテス
ト不可素子の論理回路図面上での位置、例えばページ番
号とページ内の位置を抽出し、ステップＳ４では第３図
に示すテスト不可素子情報を作成する。次いで、ステッ
プＳ５で中央演算処理装置１は記憶装置３に保持しであ
る論理回路図面情報を入力し、上記テスト不可素子情報
の素子に対応する論理素子を点滅表示するための制御テ
ークを合成する。さらに、ステップＳ６で上記テスト不
可素子情報のテスト不可故障内容と点滅表示するための
制御テークを合成して表示情報を生成する。次いて、ス
テップＳ７て中央演算処理装置１は上記表示情報を表示
装置４、例えばタラフィックデイスプレーに図面のペー
ジ単位に表示する。次いて、ステップＳ８で中央演算処
理装置１はテスト不可素子の指定情報を人力し、ステッ
プＳ９．ＳＩＯで対応する論理素子のテスト不可理由を
表示情報に合成して表示装置４に、例えば第４図に示す
ように論理回路図面と共に表示する。すると、テスト不
可能な論理素子は論理回路図面上で点滅することによっ
て指摘されるとともにテスト不可故障の内容とテストて
きない理由も論理回路図面上に指摘される。

なお、上記実施例では、論理素子ごとのテスト可否をグ
ラフィックデイスプレー上に表示する場合、テスト不可
能な論理素子を点滅させる方法を示したが、テスト可能
な素子と色を変えて表示してもよい。また、グラフィッ
クデイスプレーへの論理素子の表示方法を変えずに近傍
に警告メツセージを表示するようにしてもよく、上記実
施例と同様の効果を奏する。

〔発明の効果〕

以上説明したように、この発明によれば、各論理素子ご
とのテスト可否情報と回路図面情報の照合と合成を中央
演算処理装置で行い、表示装置に各論理素子ごとのテス
ト可否とテスト不可理由を論理回路図面と共に表示する
。そして、従来よりも人手労力を削減でき、しかも精度
の高いテスト可否表示結果が短時間で得られる。

【図面の簡単な説明】

第１図はこの発明に係る論理集積回路のテスト可否表示
装置の一実施例の構成を示すブロック図、第２図は上記
実施例の中央演算処理装置に内蔵する論理回路図面情報
と各論理素子のテスト可否情報を合成するプログラムの
動作フローチャー可否情報記憶装置を構成する磁気ディ
スク装置、４および５は表示装置である。

Claims (1)

【特許請求の範囲】
1. 　論理集積回路の回路図面情報を保持する論理回路図面
   情報記憶装置と、論理回路接続情報を保持する論理回路
   接続情報記憶装置と、故障シミュレーションによって得
   られる論理素子ごとのテスト可否情報を保持するテスト
   可否情報記憶装置と、前記回路図面情報に論理素子ごと
   のテスト可否情報を合成するプログラムを有する中央演
   算処理装置と、前記論理素子ごとのテスト可否情報を論
   理回路図面と共に表示する表示装置とを備えたことを特
   徴とする論理集積回路のテスト可否表示装置。