JP2007010662A - 階層的な試験開発ツリーを使用して装置及びそれらの試験セットアップを規定する方法及び装置 - Google Patents

階層的な試験開発ツリーを使用して装置及びそれらの試験セットアップを規定する方法及び装置 Download PDF

Info

Publication number
JP2007010662A
JP2007010662A JP2006178139A JP2006178139A JP2007010662A JP 2007010662 A JP2007010662 A JP 2007010662A JP 2006178139 A JP2006178139 A JP 2006178139A JP 2006178139 A JP2006178139 A JP 2006178139A JP 2007010662 A JP2007010662 A JP 2007010662A
Authority
JP
Japan
Prior art keywords
test
branch
code
computer program
test setup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006178139A
Other languages
English (en)
Inventor
Zhengrong Zhou
チェンロン・チョウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2007010662A publication Critical patent/JP2007010662A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
    • G06F3/0481—Interaction techniques based on graphical user interfaces [GUI] based on specific properties of the displayed interaction object or a metaphor-based environment, e.g. interaction with desktop elements like windows or icons, or assisted by a cursor's changing behaviour or appearance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Tests Of Electronic Circuits (AREA)
  • User Interface Of Digital Computer (AREA)

Abstract

【課題】 階層的な試験開発ツリーを使用して装置及びそれらの試験セットアップを規定する。
【解決手段】 自動試験開発環境のグラフィカルユーザーインターフェイス（ＧＵＩ）２０２内に階層的な試験開発ツリー２００を表示する１０２コードであって、前記試験開発ツリー２００は複数の被検装置（ＤＵＴs）に対応する装置ブランチ２０６、２０８、２１０、２１２が付加されるノード２０４を有する、コードと、ピン構成ブランチ２１４及び試験セットアップブランチ２１６をそれぞれの装置ブランチ２０６〜２１２と自動的に関連付ける１０４コードと、前記試験開発ツリー２００のブランチ２０６〜２１６とユーザーがやり取りすることに応答し、前記ＤＵＴs及びそれらの試験セットアップを規定するためのいくつかのウィンドウ２２０を表示する１０６コードとを有するコンピュータプログラムを提供する。
【選択図】図２

Description

回路基板、集積回路、又はＳＯＣ（Ｓｙｓｔｅｍ−Ｏｎ−ａ−Ｃｈｉｐ）などのシステム及びコンポーネントを含む電気装置の製造及び／又は出荷の前には、設計どおりに構築されているか又は機能するかどうかを判定するべく、通常、装置を試験する。しばしば、この試験は、ＡＴＥ（Ａｕｔｏｍａｔｅｄ Ｔｅｓｔ Ｅｑｕｉｐｍｅｎｔ）（「テスタ」とも呼ばれる）によって行われる。
ＡＴＥを使用して装置を試験する前に、試験開発者は、装置を試験する際にＡＴＥが実行する一連の試験を開発しなければならない。従来、これは、ＡＴＥの試験対象であるそれぞれの装置ごとに別個に行われてきた。個別の試験を開発する場合には、試験開発者は、大きな自由度を有しているが、これは、装置の「Ｔｉｍｅ Ｔｏ Ｍａｒｋｅｔ」サイクルに大きな遅延を引き起こし得る高価で時間集約的なプロセスである。
いくつかのケースにおいては、試験を実施するためのデフォルトパラメータ及びハードウェアリソースを規定する試験テンプレートによって試験開発を支援可能である。これには、Ａｇｉｌｅｎｔ ９３０００ ＳＯＣ Ｓｅｒｉｅｓテスタ用の試験開発機能を提供するＳｍａｒｔＴｅｓｔ Ｐｒｏｇｒａｍ Ｇｅｎｅｒａｔｏｒソフトウェアが該当する（これらは、いずれも、米国カリフォルニア州パロアルトに所在するＡｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ，Ｉｎｃ．社によって販売されている）。
一実施例においては、コンピュータプログラムは、自動試験開発環境のグラフィカルユーザーインターフェイス（Ｇｒａｐｈｉｃａｌ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ：ＧＵＩ）内に階層的な試験開発ツリーを表示するコードを有している。ツリーは、被検装置（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ：ＤＵＴｓ）に対応する装置ブランチが付加されるノードを有している。又、コンピュータプログラムは、ピン構成ブランチ及び試験セットアップブランチをそれぞれの装置ブランチと自動的に関連付けるコードと、ユーザーがツリーのブランチとやり取りすることに応答し、ＤＵＴ及びそれらの試験セットアップを規定するいくつかのウィンドウを表示するコードとを有している。
別の実施例においては、コンピュータプログラムは、自動試験開発環境のＧＵＩを表示するコードと、いくつかの折り畳み可能なウィンドウをＧＵＩ内に表示するコードと、ユーザーがアイコンの中の１つを選択することに応答し、階層的な試験開発ツリーをＧＵＩ内に表示するコードと、ユーザーがツリーのブランチとやり取りすることに応答し、装置及びそれらの試験セットアップを規定するためのいくつかのウィンドウを表示するコードとを有している。折り畳み可能なウィンドウは、自動試験開発ツールにアクセスするためのアイコンを含んでいる。ツリーは、ＤＵＴに対応する装置ブランチが付加されるノードを有している。
さらに別の実施例においては、ＡＴＥ用の試験を開発する方法は、自動試験開発環境のＧＵＩ内に表示された階層的な試験開発ツリーとの既定のやり取りを起動するステップを有している。ツリーは、ＤＵＴ及びそれらの試験セットアップに対するアクセスを提供している。既定のやり取りを起動した際に、いくつかの表示されたウィンドウに入力を提供することにより、ＤＵＴの中の１つの試験セットアップを規定する。
その他の実施例も開示されている。
添付の図面には、本発明の例示用の実施例が示されている。
図１及び図９は、装置及びそれらの試験セットアップを規定する模範的なコンピュータによって実装された方法１００、９００を示している。方法１００、９００は、別個に又は組み合わせて使用可能である。
方法１００（図１）は、自動試験開発環境のグラフィカルユーザーインターフェイス（ＧＵＩ）２０２内に階層的な試験開発ツリー２００（図２）を表示するステップ１０２を有している。図２に示されているように、ツリー２００は、装置ブランチ２０６、２０８、２１０、２１２（即ち、被検装置（ＤＵＴｓ）に対応したブランチ）が付加される１つ又は複数のノード２０４を有している。ピン構成ブランチ及び試験セットアップブランチが、装置ブランチ２０６〜２１２のそれぞれに自動的に関連付けられる１０４。例えば、装置ブランチ２０８を開いた結果である図２に表示されているピン構成ブランチ２１４と試験セットアップブランチ２１６を参照されたい。ユーザーが装置ブランチ２０６〜２１２を含むツリー２００のブランチ２０６〜２１８とやり取りすることに応答し、ＤＵＴ及びそれらの試験セットアップを規定するためのいくつかのウィンドウ（例えば、ウィンドウ２２０）が表示される１０６。
一実施例においては、方法１００は、いくつかの機械可読媒体（例えば、１つ又は複数の固定又は着脱可能なメモリ又はディスク）上に保存された一連の命令（即ち、コンピュータプログラム）として実施される。一連の命令は、機械（例えば、コンピュータ又はコンピュータネットワーク）によって実行された際に、機械に方法１００のステップ１０２〜１０６を実行させる。
図２〜図８は、方法１００を実行した（又は、方法１００及びその様々な拡張が実施された一連の命令を実行した）結果、模範的なＧＵＩ２０２がとり得る様々な模範的な状態を示している。
図２に示されているように、ツリー２００との既定のやり取りの際に、メニュー２２２（ドロップダウンメニューなど）を表示可能である。一実施例においては、既定のやり取りは、ツリー２００の装置ブランチ２０６上におけるマウスのクリックである。メニュー２２２は、例えば、新しい装置を生成するための「Ｎｅｗ Ｄｅｖｉｃｅ」オプション、装置の仕様を開いて、ツリー２００内において可視状態の装置に対する参照（例えば、装置ブランチ）を作成するための「Ｏｐｅｎ Ｄｅｖｉｃｅ」オプション、装置の仕様を保存するための「Ｓａｖｅ」及び「Ｓａｖｅ Ａｓ」オプション、装置の仕様を閉じてツリー２００から装置に対する参照を隠蔽する（例えば、装置ブランチを隠蔽する）ための「Ｃｌｏｓｅ」オプション、ＧＵＩ２０２を表示している自動試験開発システムから装置の仕様を削除する「Ｄｅｌｅｔｅ」オプション、及びブランチの装置の特性を表示する「Ｐｒｏｐｅｒｔｉｅｓ」オプションなどのＤＵＴを規定するための様々なオプションに対するアクセスを提供可能である。これらのオプションに対するアクセスは、ＧＵＩ２０２のメニューバー２２４又はツールバー２２６を介して提供することも可能である。
図２は、メニュー２２２を開いた状態のみならず、メニュー２２２から装置生成オプション（即ち、「Ｎｅｗ Ｄｅｖｉｃｅ」オプション）をユーザーが選択した状態をも示している。図示のように、「Ｎｅｗ Ｄｅｖｉｃｅ」オプションを選択すると、結果的に、ＤＵＴの様々な詳細事項を規定するためのインターフェイス２２０（例えば、ウィンドウ）が表示される。一実施例においては、詳細事項は、ＤＵＴの経路（「Ｄｅｖｉｃｅ Ｐａｔｈ」、名称（「Ｄｅｖｉｃｅ Ｎａｍｅ」）、及び技術（「Ｄｅｖｉｃｅ Ｔｅｃｈｎｏｌｏｇｙ）」を有している。一例として、装置の技術は、ＣＭＯＳ又はＴＴＬであってよい。インターフェイス２２０は、装置が最初に生成された日付（「Ｃｒｅａｔｉｏｎ Ｄａｔｅ」）、装置が最後に変更された日付（「Ｌａｓｔ Ｍｏｄｉｆｉｅｄ Ｄａｔｅ」）、及び装置を最後に変更した人物に関する情報（「Ｌａｓｔ Ｍｏｄｉｆｉｅｄ ｂｙ」）などのログ情報をさらに提供可能である。
また、図２は、装置ブランチ２１０とのその上に配置するタイプのやり取りにより（例えば、その上にマウスポインタを配置することにより）、結果的に、装置ブランチ２１０と関連するＤＵＴの装置経路２４６を表示する方法をさらに示している。
図３に示されているように、ツリー２００のピン構成ブランチ２１４との既定のやり取りの際に、メニュー３００（ドロップダウンメニューなど）を表示可能である。一実施例においては、既定のやり取りは、ツリー２００のピン構成ブランチ２１４上におけるマウスのクリックである。メニュー３００は、新しいピンのグループ（又は、組）を追加するための「Ｎｅｗ」オプション、シングル又はマルチサイト試験用のピンの組をオープンするための「Ｏｐｅｎ」オプション、ピンの構成を保存するための「Ｓａｖｅ」及び「Ｓａｖｅ ＡＳ」オプション、選択されたピンの組の中で表示及び隠蔽するべきピンのグループを規定するための「Ｖｉｅｗ」オプション、保存されているファイル（規定のシンタックスであるａｓｃｉｉファイルなど）からピンの構成をインポートするための「Ｉｍｐｏｒｔ ｆｒｏｍ Ｆｉｌｅ」オプション、及びピンの構成の特性を表示するための「Ｐｒｏｐｅｒｔｉｅｓ」オプションなどのＤＵＴの１つ又は複数のピンを構成するための様々なオプションに対するアクセスを提供可能である。これらのオプションに対するアクセスは、ＧＵＩ２０２のメニューバー２２４又はツールバー２２６、２２８を介して提供することも可能である。一実施例においては、インポート可能なａｓｃｉｉファイルの構成は、図１０のとおりである。
図３は、メニュー３００を開いた状態のみならず、メニュー３００内から「Ｖｉｅｗ」オプションをユーザーが選択した状態をも示している。図示のように、「Ｖｉｅｗ」オプションを選択すると、結果的に、「Ａｌｌ Ｄｉｇｉｔａｌ Ｐｉｎｓ」、「Ａｌｌ Ａｎａｌｏｇ Ｐｉｎｓ」、又は「Ａｌｌ ＲＦ Ｐｉｎｓ」などのツリー２００内に表示するピングループを選択するための２次メニュー３０８を表示可能である。ピングループブランチ３１０〜３１４の下に特定のピンブランチ３０２、３０４、３０６が編成された状態で、これらのピングループに対応するブランチ３１０、３１２、３１４をツリー２００内に表示可能である。
好ましくは、ツリー２００は、ツリー２００内にマルチサイト試験情報を直接表示するための手段を提供している。一実施例においては、メニュー３００から「Ｏｐｅｎ」オプションを選択することにより、シングル又はマルチサイトのピンの組がオープンされる。「Ｏｐｅｎ」オプションを選択すると、ユーザーが、例えば、「ｄｅｆａｕｌｔ」、「ｍｕｌｔｉ＿ｓｉｔｅ＿ｔｒｙ」、「ｍｕｌｔｉ＿ｓｉｔｅ＿ｆｉｎａｌ」、又は「ｓｉｎｇｌｅ＿ｓｉｔｅ＿ｆｉｎａｌ」というピンの組を選択可能な２次メニュー３１６が結果的に表示される。図示のように、マルチサイトのピンの組を選択すると、結果的に、それぞれのピン構成ブランチ２１４と共に、ピングループブランチ３１０〜３１４のブランチ３１８、３２０、３２２、３２４として、サイトの情報（例えば、Ｓｉｔｅ＃１、Ｓｉｔｅ＃２、Ｓｉｔｅ＃３、及びＳｉｔｅ＃４）が表示される。この結果、サイトブランチ３１８〜３２４の下において、ピンブランチ３０２〜３０６を編成可能である。
図４〜図８は、ＤＵＴの試験セットアップを規定するためのＧＵＩ２０２の使用法を示している。図４に示されているように、ツリー２００を開くことにより、ＤＵＴの試験セットアップブランチ２１６の様々なサブブランチを表示可能である。図示のように、サブブランチは、（１）ＲＦ ＆ Ａｎａｌｏｇ試験セットアップブランチ４００と、（２）デジタル試験セットアップブランチ４０２の下において、ＤＵＴの試験セットアップをグルーピング可能である。ＲＦ ＆ Ａｎａｌｏｇ試験セットアップブランチ４００の下においては、ＲＦブランチ４０６及びアナログブランチ４０８を提供可能である。これらのブランチ４０６、４０８のそれぞれの下においては、刺激及び計測サブブランチ４１０、４１２、４１４、４１６を提供可能である。この結果、好ましくは、刺激及び計測サブブランチ４１０〜４１６の下において、試験セットアップが編成される。
一実施例においては、装置のＲＦ ＆ Ａｎａｌｏｇ試験セットアップは、刺激シングルトン、計測シングルトン、及び刺激及び計測グループサブブランチ４１８、４１０〜４１６、４２０の下において、さらにグルーピングされている。刺激及び計測グループ４２０は、いくつかのＲＦ及びアナログシングルトンを組み合わせるべく機能する。
デジタルＢＩＳＴ（Ｂｕｉｌｔ−Ｉｎ Ｓｅｌｆ−Ｔｅｓｔ）及びベクトルラベルサブブランチ４２２、４２４の下において、装置のデジタル試験セットアップ４０２をグルーピングすることも有用であろう。複合的な試験セットアップブランチ４０４を提供することも可能である。一実施例においては、複合的な試験セットアップは、ベクトルラベルをアナログ又はＲＦ試験セットアップと組み合わせている。
サブブランチの中の１つとその上に配置するタイプのやり取りの際に、対応する試験セットアップの要約４２６を表示可能である。
試験セットアップブランチ２１６、４００〜４２４との既定の１つ又は複数のやり取りの際に、図５〜図８に示されているように、新しい試験セットアップを開発するためのオプションを表示可能である。図５は、試験セットアップブランチ２１６上をクリックした後に、一連の階層的なメニュー５００、５０２、５０４、５０６、５０８を辿った結果である一連のメニューの表示を示している。この代わりに、ＲＦ試験セットアップブランチ４０６、アナログ試験セットアップブランチ４０８、又はデジタル試験セットアップブランチ４０２などのその他のブランチとユーザーがやり取りすることにより、メニュー５００〜５０８の少なくとも一部を含むメニューの組をトリガすることも可能であることに留意されたい。メニュー５０４は、テンプレートを使用して試験セットアップを規定するためのオプションを示している。なお、試験テンプレートを使用する試験セットアップの仕様については、代理人ドケット番号第１００５０００９−１号によって本出願と同日付けで出願されたＺｈｏｕ他による「Ｍｅｔｈｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ ｔｈａｔ Ｐｒｏｖｉｄｅ ｆｏｒ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ｏｆ Ｈａｒｄｗａｒｅ Ｒｅｓｏｕｒｃｅｓ Ｓｐｅｃｉｆｉｅｄ ｉｎ ａ Ｔｅｓｔ Ｔｅｍｐｌａｔｅ」という名称の米国特許出願にさらに詳しく記述されており、この内容は、本引用によって本明細書に包含される。メニュー５０８内には、アナログ試験セットアップテンプレートの模範的なタイプが示されている。ＡｎａｌｏｇＳｅｔテンプレートを選択すると、図６に示されているＡｎａｇｌｏｇ Ｓｅｔｕｐ Ｔｏｏｌ６００、Ａｎａｌｏｇ Ｍｉｘｅｄ Ｓｉｇｎａｌ Ｔｏｏｌ６０２、及びＡｎａｌｏｇ Ｒｏｕｔｉｎｇ Ｔｏｏｌ６０４などの様々な試験セットアップツールを起動可能である。これら及びその他のツールを使用して規定可能な様々な試験セットアップオプションの説明は本明細書の範囲を逸脱している。但し、試験セットアップテンプレートは、実行可能な試験を定義するのに十分なデフォルトパラメータ及びハードウェアリソースを規定することが好ましい。即ち、刺激試験の実行により、刺激信号が少なくとも１つのＡＴＥピンに供給されることが必要であり、計測試験の実行により、少なくとも１つのＡＴＥピンの計測値が記録されることが必要である。この結果、ユーザーは、試験セットアップテンプレートを選択して装置試験を構成する以外には、なにも行う必要はない。
図７は、試験セットアップブランチ２１６上においてクリックした後に、一連の階層的なメニュー７００、７０２、７０４を辿った結果である表示可能な別の一連のメニューの表示を示している。メニュー７００〜７０４の組は、デジタル試験セットアップブランチ４０２とユーザーがやり取りすることによってトリガすることも可能であることに留意されたい。一連のメニュー７００〜７０４は、ツリー２００を使用して新しいベクトルラベルの生成を選択する方法を示している。メニュー７０４から「Ｖｅｃｔｏｒ Ｌａｂｅｌ」オプションを選択した際に、図８に示されている「Ｖｅｃｔｏｒ Ｐａｔｔｅｒｎ Ｅｄｉｔｏｒ Ｔｏｏｌ」（又は、ウィンドウ）８００を起動可能である。
ツール８００を使用することにより、ユーザーは、既存のピングループ８０４から選択した後に、ピンと関連するデジタルパターンを「Ｄｉｇｉｔａｌ Ｐａｔｔｅｒｎｓ Ｓｐｒｅａｄ Ｓｈｅｅｔ」８１０を使用して編集可能である。又、ユーザーは、レベルの組８０６又はパターンタイミング８０８をも規定可能である。ユーザーがパターンタイミングをさらに詳しく規定することを所望する場合には（例えば、新しい又はカスタムタイミング）、ユーザーは、タイミングウィンドウ８０８から「Ｎｅｗ」を選択することにより、「Ｔｉｍｉｎｇ Ｅｄｉｔｏｒ Ｔｏｏｌ」（又は、ウィンドウ）８０２を起動可能である。ツール８０２を使用することにより、ユーザーは、既存のタイミング８１２をさらに詳細に観察可能であり、或いは、ユーザーは、新しいタイミング８１４を生成することも可能である。図８には示されていないが、レベルの組８０６は、「Ｌｅｖｅｌ Ｅｄｉｔｏｒ Ｔｏｏｌ」などのレベルの組を処理するツールによって同様に処理可能である（例えば、生成又は変更など）。新しく生成されたベクトルラベルは、ツリー２００のベクトルラベルブランチ４２４の下に表示されることになる。
図６及び図８に示されているツール６００〜６０４、８００、８０２と同様に、試験セットアップを規定するためのその他のツールを起動することも可能である。好ましくは、ツリー２００を介して、ＤＵＴのすべての試験セットアップにアクセス可能である。
図９は、装置及びそれらの試験セットアップを規定するための第２の方法９００を示している。前述のように、方法９００は、方法１００と組み合わせて使用可能である。例えば、以下において明らかになるように、方法９００は、方法１００を起動するための手段として使用可能である。
方法９００は、自動試験開発環境のグラフィカルユーザーインターフェイス（ＧＵＩ２０２、図２）を表示するステップ９０２を有している。いくつかの折り畳み可能なウィンドウ２２８、２３０、２３２（この少なくともいくつかは、自動試験開発ツールにアクセスするためのアイコン２３４、２３６、２３８、２４０、２４２、２４４を含んでいる）が、ＧＵＩ２０２内に表示される９０４。ＧＵＩ２０２内には、階層的な試験開発ツリー２００も表示される。ツリーは、装置ブランチ２０６〜２１２が付加されるノード２０４を有している。装置ブランチ２０６〜２１２を含むツリー２００のブランチ２０６〜２１８とユーザーがやり取りすることに応答し、ＤＵＴ及びそれらの試験セットアップを規定するためのいくつかのインターフェイス２２０、６００〜６０４（図６）、８００、８０２（図８）を表示可能である。
図２は、方法９００によって表示されたＧＵＩ２０２の模範的な実施例を示している。一例として、ＧＵＩ２０２は、「Ｏｐｅｒａｔｉｏｎ Ｃｏｎｔｒｏｌ」２３０、「Ｐｒｏｄｕｃｔｉｏｎ Ｓｅｔｔｉｎｇｓ」２２８、及び「ＴｅｓｔＦｌｏｗ Ｆｌａｇｓ」２３２というラベルが付加された折り畳み可能なウィンドウを有している。図示のＧＵＩの状態においては、「Ｐｒｏｄｕｃｔｉｏｎ Ｓｅｔｔｉｎｇｓ」というラベルが付加されたウィンドウ２２８は、開いた（又は、オープンした）形態にあるが、「Ｏｐｅｒａｔｉｏｎ Ｃｏｎｔｒｏｌ」及び「ＴｅｓｔＦｌｏｗ Ｆｌａｇｓ」というラベルが付加されたウィンドウ２３０、２３２は、折り畳まれた状態で示されている。一実施例においては、「Ｏｐｅｒａｔｉｏｎ Ｃｏｎｔｒｏｌ」ウィンドウ２３０は、その他のツールの様々なレベルのアクセス性を制御するツールを有している（前述の試験セットアップツールなど）。例えば、「Ｏｐｅｒａｔｉｏｎ Ｃｏｎｔｒｏｌ」ウィンドウ２３０は、「Ｏｐｅｒａｔｏｒ」及び「Ｄｅｖｅｌｏｐｅｒ」制御モードに対するアクセスを提供可能であり、この場合に、一般的な試験セットアップツールには、「Ｄｅｖｅｌｏｐｅｒ」モードにおいてのみアクセス可能であり、「Ｏｐｅｒａｔｏｒ」モードにおいては、アクセス不可である。「ＴｅｓｔＦｌｏｗ Ｆｌａｇｓ」ウィンドウ２３２は、試験制御フラグを制御／操作するためのツールを有することができる。例えば、同時に試験することを要するサイト数を有効／無効にする試験制御フラッグ、又はデータの記録方法や記録するデータ量などを制御する試験実行フラグが存在可能である。本明細書の主な焦点は、（本段落の前後において詳細に説明されている）「Ｐｒｏｄｕｃｔｉｏｎ Ｓｅｔｔｉｎｇｓ」ウィンドウ２２８であるため、ウィンドウ２３０、２３２に関する更なる説明は省略する。
図２に示されているように、「Ｐｒｏｄｕｃｔｉｏｎ Ｓｅｔｔｉｎｇｓ」ウィンドウ２２８は、ピン構成ツール２３４、試験セットアップエディタ２３６、及び試験フローエディタ２３８などの自動試験開発ツールにアクセスするためのアイコン２３４〜２４４を含むことができる。一実施例においては、これらのツール２３４〜２３８のいずれかを選択することにより、ツリー２００の表示が起動される。
本明細書に記述されている方法１００、９００及び装置２０２は、装置及びそれらの試験セットアップを規定するための効率的な手段をユーザーに提供するという点において有用である。多くの試験開発環境は、ユーザーが開始するべき場所に関するガイダンスを提供しておらず、様々な試験開発ツールは、装置及びそれらの試験セットアップが関係している階層的特性の標識の存在を伴うことなしに、異なるソースから起動されている。本明細書に開示されている方法１００、９００及び装置２０２は、その統合された特性と、階層的な試験開発ツリー２００に対するその依存性により、従来のツールよりも有効であり、この結果、試験対象の装置の「Ｔｉｍｅ Ｔｏ Ｍａｒｋｅｔ」を改善する傾向を有している。
装置及びそれらの試験セットアップを規定するコンピュータによって実装された方法を示す。 図１及び図９に示されている方法を実装するグラフィカルユーザーインターフェイスの様々な状態を示す。 図１及び図９に示されている方法を実装するグラフィカルユーザーインターフェイスの様々な状態を示す。 図１及び図９に示されている方法を実装するグラフィカルユーザーインターフェイスの様々な状態を示す。 図１及び図９に示されている方法を実装するグラフィカルユーザーインターフェイスの様々な状態を示す。 図１及び図９に示されている方法を実装するグラフィカルユーザーインターフェイスの様々な状態を示す。 図１及び図９に示されている方法を実装するグラフィカルユーザーインターフェイスの様々な状態を示す。 図１及び図９に示されている方法を実装するグラフィカルユーザーインターフェイスの様々な状態を示す。 装置及びそれらの試験セットアップを規定するコンピュータによって実装された方法を示す。 インポート可能なａｓｃｉｉファイルの構成を示す。
符号の説明
２００ 階層的な試験開発ツリー
２０２ グラフィカルユーザーインターフェイス
２０４ ノード
２０６ 装置ブランチ
２０８ 装置ブランチ
２１０ 装置ブランチ
２１２ 装置ブランチ
２１４ ピン構成ブランチ
２１６ 試験セットアップブランチ
２２０ 装置生成オプション
２２２ ドロップダウンメニュー
３１８ マルチサイトピン情報
３２０ マルチサイトピン情報
３２２ マルチサイトピン情報
３２４ マルチサイトピン情報
４００ ＲＦ ＆ Ａｎａｌｏｇ試験セットアップブランチ
４０２ デジタル試験セットアップブランチ
４１０ 刺激シングルトン
４１４ 刺激シングルトン
４１２ 計測シングルトン
４１６ 計測シングルトン
４２０ 刺激及び計測グループ
４２６ 要約
５００ 新しい試験セットアップを開発するためのオプション
５０２ 新しい試験セットアップを開発するためのオプション
５０４ 新しい試験セットアップを開発するためのオプション
５０６ 新しい試験セットアップを開発するためのオプション
５０８ 新しい試験セットアップを開発するためのオプション
７００ 新しい試験セットアップを開発するためのオプション
７０２ 新しい試験セットアップを開発するためのオプション
７０４ ベクトルラベルを開発するためのオプション
８００ ベクトルパターンエディタウィンドウ
８０２ タイミングエディタウィンドウ
８０８ カスタムパターンタイミング

Claims (10)

  1. 自動試験開発環境のグラフィカルユーザーインターフェイス（ＧＵＩ）内に階層的な試験開発ツリーを表示するコードであって、前記試験開発ツリーは複数の被検装置（ＤＵＴs）に対応する装置ブランチが付加されるノードを有する、コードと、
    ピン構成ブランチ及び試験セットアップブランチをそれぞれの装置ブランチと自動的に関連付けるコードと、
    前記試験開発ツリーのブランチとユーザーがやり取りすることに応答し、前記ＤＵＴs及びそれらの試験セットアップを規定するためのいくつかのウィンドウを表示するコードと
    を有するコンピュータプログラム。
  2. 前記試験開発ツリーとの既定のやり取りの際に、装置生成オプションに対するアクセスを提供するドロップダウンメニューを表示するコードをさらに有する請求項１に記載のコンピュータプログラム。
  3. それぞれのピン構成ブランチと共に、マルチサイトピン情報が前記試験開発ツリー内に直接的に表示される請求項１に記載のコンピュータプログラム。
  4. 試験セットアップブランチとの既定のやり取りの際に、新しい試験セットアップを開発するためのオプションを表示するコードをさらに有する請求項１に記載のコンピュータプログラム。
  5. 新しい試験セットアップを開発するための前記オプションは、アナログと、ＲＦと、デジタル試験セットアップとを開発するためのオプションを有する請求項４に記載のコンピュータプログラム。
  6. 新しい試験セットアップを開発するための前記オプションは、ベクトルラベルを開発するためのオプションを有しており、前記コンピュータプログラムが、
    ベクトルラベルを開発するための前記オプションを選択した際に、デフォルト又はカスタムパターンタイミングを含む前記ベクトルラベルを規定するためのベクトルパターンエディタウィンドウを表示するコードと、
    カスタムパターンタイミングを選択した際に、タイミングエディタウィンドウを表示するコードと
    をさらに有する請求項４に記載のコンピュータプログラム。
  7. 装置の前記試験セットアップブランチは、前記装置の試験セットアップに対応するサブブランチを有しており、前記コンピュータプログラムは、前記サブブブランチの中の１つとのその上に配置するタイプのやり取りの際に、前記対応する試験セットアップの要約を表示するコードをさらに有する請求項１に記載のコンピュータプログラム。
  8. 前記装置の試験セットアップブランチのサブブランチの下において、装置の試験セットアップをグルーピングするコードであって、前記サブブランチが、（ｉ）ＲＦ＆Ａｎａｌｏｇ試験セットアップブランチと、（ｉｉ）デジタル試験セットアップブランチとを含む、コードをさらに有する請求項１に記載のコンピュータプログラム。
  9. 刺激及び計測サブブランチの下において、装置のＲＦ＆Ａｎａｌｏｇ試験セットアップをグルーピングするコードをさらに有する請求項８に記載のコンピュータプログラム。
  10. 刺激シングルトンと、計測シングルトンと、刺激及び計測グループサブブランチとの下において、装置のＲＦ＆Ａｎａｌｏｇ試験セットアップをグルーピングするコードをさらに有する請求項８に記載のコンピュータプログラム。
JP2006178139A 2005-06-29 2006-06-28 階層的な試験開発ツリーを使用して装置及びそれらの試験セットアップを規定する方法及び装置 Withdrawn JP2007010662A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/170,374 US20070006038A1 (en) 2005-06-29 2005-06-29 Methods and apparatus using a hierarchical test development tree to specify devices and their test setups

Publications (1)

Publication Number Publication Date
JP2007010662A true JP2007010662A (ja) 2007-01-18

Family

ID=37591271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006178139A Withdrawn JP2007010662A (ja) 2005-06-29 2006-06-28 階層的な試験開発ツリーを使用して装置及びそれらの試験セットアップを規定する方法及び装置

Country Status (5)

Country Link
US (1) US20070006038A1 (ja)
JP (1) JP2007010662A (ja)
KR (1) KR20070001832A (ja)
CN (1) CN1892245A (ja)
TW (1) TW200700754A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531779A (ja) * 2010-05-05 2013-08-08 テラダイン、 インコーポレイテッド 半導体デバイスの同時試験のためのシステム
JP2014072838A (ja) * 2012-10-01 2014-04-21 Anritsu Corp 移動端末試験装置及び移動端末試験方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070109398A (ko) * 2006-05-11 2007-11-15 김선권 트리구조 문서편집기 및 문서편집방법
US8433953B1 (en) 2007-08-13 2013-04-30 The Mathworks, Inc. Automatic configuration of a test environment
US7437686B1 (en) * 2007-11-16 2008-10-14 International Business Machines Corporation Systems, methods and computer program products for graphical user interface presentation to implement filtering of a large unbounded hierarchy to avoid repetitive navigation
US20100023294A1 (en) * 2008-07-28 2010-01-28 Credence Systems Corporation Automated test system and method
US8266254B2 (en) * 2008-08-19 2012-09-11 International Business Machines Corporation Allocating resources in a distributed computing environment
US8347147B2 (en) * 2009-03-09 2013-01-01 Wipro Limited Lifecycle management of automated testing
CN101546248B (zh) * 2009-05-05 2014-04-09 阿里巴巴集团控股有限公司 一种级联式选择菜单的呈现方法及装置
US9488315B2 (en) * 2013-03-15 2016-11-08 Applied Materials, Inc. Gas distribution apparatus for directional and proportional delivery of process gas to a process chamber
CN110095711B (zh) * 2019-05-06 2021-10-15 苏州盛科通信股份有限公司 一种基于测试向量乱序和丢弃行为的验证方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557559A (en) * 1992-07-06 1996-09-17 Motay Electronics, Inc. Universal burn-in driver system and method therefor
US5412776A (en) * 1992-12-23 1995-05-02 International Business Machines Corporation Method of generating a hierarchical window list in a graphical user interface
US6128759A (en) * 1998-03-20 2000-10-03 Teradyne, Inc. Flexible test environment for automatic test equipment
US6625785B2 (en) * 2000-04-19 2003-09-23 Georgia Tech Research Corporation Method for diagnosing process parameter variations from measurements in analog circuits
US7100133B1 (en) * 2000-06-23 2006-08-29 Koninklijke Philips Electronics N.V Computer system and method to dynamically generate system on a chip description files and verification information
US7165074B2 (en) * 2002-05-08 2007-01-16 Sun Microsystems, Inc. Software development test case analyzer and optimizer
US6968285B1 (en) * 2003-04-09 2005-11-22 Hamid Adnan A Method and apparatus for scenario search based random generation of functional test suites
US7237161B2 (en) * 2005-03-30 2007-06-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Remote integrated circuit testing method and apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531779A (ja) * 2010-05-05 2013-08-08 テラダイン、 インコーポレイテッド 半導体デバイスの同時試験のためのシステム
JP2016105103A (ja) * 2010-05-05 2016-06-09 テラダイン、 インコーポレイテッド 半導体デバイスの同時試験のためのシステム
JP2014072838A (ja) * 2012-10-01 2014-04-21 Anritsu Corp 移動端末試験装置及び移動端末試験方法

Also Published As

Publication number Publication date
CN1892245A (zh) 2007-01-10
US20070006038A1 (en) 2007-01-04
TW200700754A (en) 2007-01-01
KR20070001832A (ko) 2007-01-04

Similar Documents

Publication Publication Date Title
JP2007010662A (ja) 階層的な試験開発ツリーを使用して装置及びそれらの試験セットアップを規定する方法及び装置
US6212650B1 (en) Interactive dubug tool for programmable circuits
US5828674A (en) Production interface for integrated circuit test system
JP4972244B2 (ja) 低コストで使用が容易な自動テスト・システム用ソフトウェア
US5995744A (en) Network configuration of programmable circuits
CN105378493B (zh) 用于支持协议无关器件测试系统中协议重新配置的基于云的基础设施
US8291390B2 (en) Testing a graphical program intended for a programmable hardware element
US20090320002A1 (en) Method and system for testing and analyzing user interfaces
US8225152B2 (en) Method and apparatus for generating electronic test and data structure
US20040168106A1 (en) Object oriented scaleable test executive
US20070022351A1 (en) Method and apparatus that provide for configuration of hardware resources specified in a test template
US8225140B2 (en) Method and system for graphical user interface testing
KR20010042050A (ko) 자동 테스트 장비의 유동적인 테스트 환경
US20060248390A1 (en) Test program debugger device, semiconductor test apparatus, test program debugging method and test method
Grechanik et al. Creating GUI testing tools using accessibility technologies
CN112270149A (zh) 验证平台自动化集成方法、系统及电子设备和存储介质
GB2488004A (en) Testing batch process control systems
JP2000122886A (ja) 半導体試験装置のプログラム作成方式
CN103454578B (zh) 用于运行被配置为测试器件的自动测试系统的方法
US7073109B2 (en) Method and system for graphical pin assignment and/or verification
US6725449B1 (en) Semiconductor test program debugging apparatus
KR20030087933A (ko) 전자 테스트 시스템, 테스트 실행 프로그램 제공 제품 및전자 테스트 시스템의 동작 방법
JP2004004050A (ja) 試験実行システムを供給する製品および試験実行システムを動作させる方法
TWI287639B (en) A distributed operating system for a semiconductor test system for testing at least one device under test
da Costa Araújo et al. ARRESTT: A framework to create reproducible experiments to evaluate software testing techniques

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071025

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080201

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090901