JPH04104378A - 描画回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第４図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例 （＆）　　一実施例の説明（第２図、第３図）（ｂｌ　
　他の実施例の説明 発明の効果 〔概要〕 指示された始点と終点間に直線を描画する直線描画回路
に関し、 自由なラインスタイルの直線を高速に描画することを目
的とし、 始点及び終点で指示される２点間の直線を描画する直線
描画回路において、描画パターンを格納するラインスタ
イルレジスタと、該ラインスタイルレジスタの内容を順
次参照して描画を行い、該ラインスタイルレジスタの内
容を参照し終えた時点で描画を一時停止する描画制御回
路と、該描画制御回路の一時停止通知に応じて該ライン
スタイルレジスタの再設定を行うプロセッサとを有し、
該ラインスタイルレジスタの更新を繰返すことによって
、直線の描画を完了するようにした。

〔産業上の利用分野〕

本発明は、指示された始点と終点間に直線を描画する直
線描画回路に関する。

表示装置やプリンタ等では、ビットマツプメモリに直線
を描画するため直線描画回路が用いられる。

直線の描画には、その直線の種類により実線、破線、−
点鎖線、二点鎖線等があり、それぞれ“１′を描画する
トソ）Ｒ１“０″を描画するドツト数（ラインスタイル
）を指示する必要がある。

このような直線描画において、近年の画像処理の高度化
要求に従い、種々の直線を高速に描画できるものが望ま
れている。

〔従来の技術〕

第４図は従来技術の説明図である。

第４図（Ａ）に示すように直線描画回路１は、指定され
た直線パターンを指定された始点から終点までビットマ
ツプメモリ　（ＢＭＭ）２に描画するものである。

この直線描画回路１として、従来第４図（Ｂ）に示す第
１の回路と、第４図（Ｃ）に示す第２の回路があった。

第１の回路は、第４図（Ｂ）に示すように、繰り返しパ
ターンが現れるビット数のラインスタイルレジスタ１０
を設け、ラインスタイルレジスタ１０にセントした描画
パターンを始点から終点まで繰り返し描画するものであ
る。

又、第２の回路は、第４図（Ｃ）に示すように、“１パ
のド・７ト数と′０゛のトソト数をレジスタ１０に設定
し、この設定値に従い描画するものである。

例えば、−点鎖線を描くときは、先づ“１゛に「１２」
を、０″に「４」をセットし、１２ビツトの“１゛′を
描画し、次に“０゛を「１３」、”　ｉ　”を１２」に
セン１−シ、１３ビツトの“０″の後に２ヒントの”　
１　”を描画し、−点鎖線を完成する。

〔発明が解決しようとする課題〕

しかしながら、従来技術では、次のような問題があった
。

■　従来の第１の回路では、第４図（Ｂ）の−点鎖線７
！１．Ｒ２の如く、レジスタ１０のビット数に合ってい
るラインスタイルの描画は、レジスタ１０の内容を繰り
返し描画すればよいので高速に実行できる。

しかしながら、第４図（Ｂ）の二点鎖線Ｉ！、１、Ｒ２
，１２′のようなパターンは、単なる繰り返しでは描画
できないという問題があり、自由なパターンの描画が困
難であった。

第１の回路で、第４図（Ｂ）の二点鎖線のようなパター
ンを描くには、レジスタ１０へのパターンのセント、そ
の始点、終点のセント、起動というシーケンスを繰り返
さるをえず、高速描画が困難であった。

■　従来の第２の回路では、第４図（Ｃ）のように、−
点・二点鎖線を１回で描画出来ず、最低２回に分けて同
一ラインを描画するため、高速描画が困難であるという
問題が生じていた。

従って、本発明は、自由なラインスタイルの直線を高速
に描画することのできる直線描画回路を提供することを
目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理図である。

本発明は、第１図に示すように、始点及び終点で指示さ
れる２点間の直線を描画する直線描画回路において、描
画パターンを格納するラインスタイルレジスタ１０と、
該ラインスタイルレジスタ１０の内容を順次参照して描
画を行い、該ラインスタイルレジスタ１０の内容を参照
し終えた時点で描画を一時停止する描画制御回路１１と
、該描画制御回路１１の一時停止通知に応じて該ライン
スタイルレジスタ１０の再設定を行うプロセ・７す１２
とを有し、該ラインスタイルレジスタ１０の更新を繰返
すことによって、直線の描画を完了するようにしたもの
である。

〔作用〕

本発明では、１度始点、終点を設定し終わった後、ライ
ンスタイルレジスタ１０を参照し終わった時点で、動作
を一時停止し、プロセッサ１２に次のラインスタイルの
パターン設定を促踵再設定により描画を継続させること
により、あらゆる種類のラインを自由に描画できる。

又、ラインスタイルレジスタ１０の参照描画中に、プロ
セッサ１２が次のラインスタイルを用意できるので、直
ちに再設定でき、直達描画も可能となる。

〔実施例〕

（ａ）　　一実施例の説明 第２図は本発明の一実施例構成図である。

図中、第１図及び第４図で示したものと同一のものは、
同一の記号で示しである。

描画制御回路１１は、アドレスバスのアドレスをデコー
ドし、制御信号により動作制御するアドレスデコード・
動作制御回路１１０と、ラインスタイルレジスタ１０の
パターンを順次選択し描画データをビットマツプメモリ
２へ発生するとともに、ラインスタイルレジスタ１０の
参照終了によりストップ（ＳＴＯＰ）信号を発生するデ
ータ選択回路１１１と、データバスを介し始点と終点が
セットされ、動作制御回路１１０の起動信号により順次
描画アドレスを更新して、ビットマツプメモリ２へ出力
し、ストップ信号に応じ描画アドレスの更新を一時停止
し、セラ）　（ＳＥＴ）信号により描画アドレスの更新
を再開し、終点に達するとエンド（ＥＮＤ）信号を発生
する直線描画アドレス発生回路１１２と、ストップ信号
及びエンド信号をデータバスを介しプロセッサ（ＣＰＵ
）１２へ通知するためのステータスレジスタ１１３とを
有している。

第３図は本発明の一実施例処理フロー図であり、第３図
（Ａ＞はＣＰＵ１２の処理フロー図、第３図（Ｂ）は描
画制御回路１１の処理フロー図である。

■　描画開始に当たり、ＣＰＵ１２はデータバスを介し
ラインスタイルレジスタ１０に最初のラインスタイルを
セットして指示し、アドレス発生回路１１２にデータバ
スを介し直線の始点、終点をセントして指示する。

そして、ＣＰＵ１２は、動作制御回路１１０に制御信号
として起動信号を与え、直線描画を起動する。

■　ＣＰＵ１２は、ステータスレジスタ１１３の内容を
データバスを介し調べ、エンド信号により描画終了かを
判定し、描画終了なら描画を終了する。

■　ＣＰＵ１２は、エンド信号が発生していないと判定
すると、ストップ信号が発生し、一時停止かを調べる。

ストップ信号が発生してなければ、ステップ■へ戻る。

一方、ストップ信号が発生していれば、ＣＰＵ１２はデ
ータバスを介しラインスタイルレジスタ１０にラインス
タイル（描画パターン）を設定し、ステップ■に戻る。

一方、描画制御回路１１は第３図（Ｂ）のように動作す
る。

■　ステップ■で動作制御回路１１０は起動信号を与え
られると、アドレス発生回路１１２及びデータ選択回路
１１１を起動する。

■　アドレス発生回路１１２及びデータ選択回路１１１
は起動され、アドレス発生回路１１２はビットマツプメ
モリ２へ描画アドレスを出力し、描画アドレスを更新し
、データ選択回路１１１は、ラインスタイルレジスタ１
０の内容をこれと同期して選択し、１ビツトの描画デー
タをビットマツプメモリ２へ出力し、ラインスタイルに
従った描画を行う。

■　アドレス発生回路１１２は、描画アドレスと設定さ
れた終点アドレスとを比較し、終点アドレスに達すると
エンド信号を発生し、描画を終了する。

一方、描画終了でないと、ラインスタイルの参照が続行
され、１６ビツトのラインスタイルレジスタ１０の全ビ
ットの参照（選択）が終了すると、データ選択回路１１
１は、ストップ信号を発生し、アドレス発生回路１１２
を一時停止する。

■　データ選択回路１１１、アドレス発生回路１１２は
、ＣＰＵ１２からのラインスタイルの設定を待つ。

ＣＰＵＩ　２は、データバスにラインスタイルを出力し
、動作制御回路１１０にラインスタイルレジスタ１０の
アドレスを出力する。

動作制御回路１１０は、これによりラインスタイルレジ
スタセント信号をラインスタイルレジスタ１０、データ
選択回路１１１、アドレス発生回路１１２に出力する。

これによって、ラインスタイルレジスタ１０にＣＰＵＩ
　２のラインスタイルがセットされるとともに、一時停
止したデータ選択回路１１１、アドレス発生回路１１２
ば再起動（ＲＥＲＵＮ）され、ステップ■に戻る。

このようにして、始点、終点のセット後、ラインスタイ
ルレジスタ１０の更新を繰り返すことで、任意のライン
スタイルの直線を描画でき、しかも高速に描画できる。

（ｂｌ　　他の実施例の説明 上述の実施例の他に、本発明は次の変形が可能である。

■　データ選択回路１１１に、拡大率及び間引き率を指
示するレジスタを設けることにより、ラインスタイルレ
ジスタ１０の参照の際、同一ビットを繰り返し参照する
ことにより拡大を行い、又ラインスタイルレジスタ１０
の参照のみ更新して間引きを行うようにしてもよい。

■　描画制御回路１１を第２図の構成のもので説明した
が、他の構成のものであってもよい。

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。

〔発明の効果〕

以上説明した様に、本発明によれば、次の効果を奏する
。

■　始点、終点の設定後、ラインスタイルレジスタを参
照し終わった時点で、動作を一時停止し、プロセッサに
次のラインスタイルのパターンの設定を促し、再設定に
より描画を継続させることにより、あらゆる種類のライ
ンスタイルを容易に描画でき、描画パターンの自由度を
向上でき、画像表示等の自由度を向上できる。

■　ラインスタイルレジスタの描画中に、プロセッサが
次のラインスタイルを用意できるので、高速描画が可能
となる。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の一実施例構成図、 第３図は本発明の一実施例処理フロー図、第４図は従来
技術の説明図である。 図中、１０−ラインスタイルレジスタ、１１−描画制御
回路、 １２−プロセッサ。 特許出願人　　　富士通株式会社 代理人弁理士　　山　谷　晧　榮 （Ａ） （Ｂ） 一刻施今ノ］処理フロー力 第３図

Claims (1)

1. 【特許請求の範囲】 始点及び終点で指示される２点間の直線を描画する直線
   描画回路において、 描画パターンを格納するラインスタイルレジスタ（１０
   ）と、 該ラインスタイルレジスタ（１０）の内容を順次参照し
   て描画を行い、該ラインスタイルレジスタ（１０）の内
   容を参照し終えた時点で描画を一時停止する描画制御回
   路（１１）と、 該描画制御回路（１１）の一時停止通知に応じて該ライ
   ンスタイルレジスタ（１０）の再設定を行うプロセッサ
   （１２）とを有し、 該ラインスタイルレジスタ（１０）の更新を繰返すこと
   によって、直線の描画を完了するようにしたことを 特徴とする直線描画回路。