JPH04185472A - プリンタ装置の高速処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第４図〜第７図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例（第２図、第３図） 発明の効果 〔概要〕 プリンタ装置の高速処理方式に関し、 装置のコストアップを抑えつつ、全体の処理速度を向上
させるようにすることを目的とし、データ受信部と、制
御プログラムメモリと、ＭＰＵとを備え、ホストからの
印刷データを受信した際、該印刷データを印刷処理する
プリンタ装置の高速処理方式において、 制御プログラムメモリを、アクセスタイム及び記憶容量
の異なる２種類のメモリで構成し、その一方の、第２制
御プログラムメモリには、他方の第１制御プログラムメ
モリに比べて、高速かつ小容量のメモリを用い、該第２
制御プログラムメモリに、処理回数の多いプログラムを
優先して格納すると共に、第１制御プログラムメモリに
は、その他の制御プログラムを格納しておくことにより
、処理回数の多いプログラムに対するメモリアクセス時
間を短縮して、処理の高速化を図るように構成する。

〔産業上の利用分野〕

本発明はプリンタ装置の高速処理方式に関し、更に詳し
くいえば、ホストから送られてきた印刷データを印刷処
理する、各種のプリンタ装置に用いられ、特に、装置の
コストアップを抑えつつ、高速印刷処理ができるように
したプリンタ装置の高速処理方式に関する。

〔従来の技術〕

第４図乃至第７図は、従来例を示した図であり、第４図
は、従来のプリンタ装置のブロック図、第５図は、従来
のプリンタ装置における制御フローチャート、第６図は
、命令サイクルタイムチャート、第７図は、ＭＰＵとメ
モリとの組合わせを変えた場合の命令サイクルのタイム
チャートである。

図中、■はＭＰＵ（マイクロプロセッサ）、２はクロッ
ク発生部、３はデータ受信部、４は制御プログラムメモ
リ、５はフレームメモリ、６はフォントメモリ、７はワ
ークメモリ、８はビデオ出力回路、９はプリントエンジ
ンを示す。

従来のプリンタ装置は、例えば第４図のように構成され
ていた。この例は、ページプリンタ装置の例であり、Ｍ
ＰＵＩ、クロック発生部２、データ受信部３、制御プロ
グラムメモリ４、フレームメモリ５、フォントメモリ６
、ワークメモリ７、ビデオ出力回路８、プリントエンジ
ン９を設けた構成となっている。

そして、上記の制御プログラムメモリ４には、データ受
信プログラム、データ解析プログラム、文字パターン書
込みプログラム、印刷プログラム、及びその他のプログ
ラムを格納し、これらの制御プログラムによって、印刷
データの制御を行うことにより、ホストから送られてき
た印刷データを印刷して出力する。以下、第５図に基づ
いて、上記従来例の動作を説明する。なお図の各処理番
号は、カッコ内に示す。

プリンタ装置の電源を投入すると、先ず、装置内の初期
化処理を行い（Ｓｌ）、データ受信部３をレディ状態（
受信準備を行って待機状態）とする（Ｓ２）。

この時、データ受信部３におけるデータ受信処理は、制
御プログラムメモリ４内に格納しであるデータ受信プロ
グラムによって行う。すなわち、ＭＰＵＩによって、該
データ受信プログラムを取り出し、ホストからの印刷デ
ータ等の受信処理を行うものである。

今、該データ受信プログラムの処理により、データ受信
部３で、ホストから送られてきたデータを１偏愛は取る
と（Ｓ３）、このデータは、制御プログラムメモリ４内
に格納しであるデータ解析プログラムによって解析する
（Ｓ４）。

次に、制御プログラムメモリ４に格納されている文字パ
ターン書込みプログラムの処理により、文字パターンを
フォントメモリ６から取り出し、フレームメモリ５へ書
き込む（ｓ６）。

その後、再びデータ受信部３で、ホストからのデ〜りを
受は取って、上記と同様な処理を行い、これらの処理が
１ペ一ジ分終了すると（Ｓ５）、ビデオ出力回路８を起
動して、フレームメモリ５のデータをビデオ出力し、プ
リントエンジン９により印刷して出力する（Ｓ７）。

この時の印刷処理は、制御プログラムメモリ４に格納し
である印刷プログラムによって処理する。

この印刷処理が終了すると、次のページの印刷データを
、上記と同様に処理して印刷を行う。以後、ホストから
のデータがなくなるまで同様な処理を繰り返して行い印
刷出力する。

ところで、上記のようなプリンタ装置の処理は、はとん
どの場合、ＭＰＵＩが制御プログラムメモリ４内の各種
プログラムを取り出して処理するものである。

従って、プリンタ装置の処理速度は、ＭＰＵＩと制御プ
ログラムメモリ４の処理速度でほぼ決定される。この場
合、ＭＰＵＩは、クロック発生部２から供給されるクロ
ックパルスの周波数（クロック周波数）によって処理速
度が決まる。

印刷データの制御を行う場合には、ＭＰＵＩは、制御プ
ログラムメモリ４内のプログラムをリードするために、
アドレスバスを介して、制御プログラムメモリ４に対し
、メモリアドレスを与える。

すると、該メモリ４は、成る時間後、その内容（命令デ
ータ）をデータバスに出力する。ＭＰＵ１は、データバ
スに出力されたデータ（命令データ）を読み出して解析
し、命令を実行する。この場合の命令サイクルのタイム
チャートを第６図に示す。

第６図では、説明を簡単にするため、１クロツタ（ＣＬ
Ｋ）でメモリを読み出しく命令のフェッチサイクル）、
次のクロックでリードした命令を実行（命令の実行サイ
クル）するものとして図示しである。

即ち、ＭＰＵＩのクロック同期Ｔｏとメモリアクセスタ
イムＡＴとが同じ時間であるとし、フェッチサイクル（
Ｔｏに等しい）と実行サイクル（ＴＯに等しい）とを合
わせた１命令サイクルは２クロツク（２Ｔｏ）で終了す
る。そして、全命令がこれと同じシーケンスを持つもの
として説明する。

上記のような装置で、処理速度向上を目指すためには、
高速なＭＰＵと、それに見合う高速なメモリを選択しな
ければならない。つまり、高い周波数で動＜ＭＰＵとそ
れに見合うアクセスタイムの速いメモリを選択する必要
がある。

例えば、２倍の処理速度を出そうとすると、２倍の周波
数で動＜ＭＰＵと１／２のアクセスタイムを持つメモリ
を必要とする。これをコスト面で見ると、プリンタ制御
部は、−船釣に、ＭＰＵ１個、複数個のメモリ、及び複
数個の入出力ボート等で構成されているが、メモリのコ
ストが半分以上を占めていることが多い。

このため、高速処理を行うのに高速ＭＰＵを採用しても
、高価な高速メモリを採用するのは、コスト的に難しい
。また、高速ＭＰＵと低速メモリの組合わせでは、十分
な処理速度アップにはつながらない。以下、第７図のタ
イムチャートに基づいて、ＭＰＵとメモリの組合わせを
変えた場合の処理速度を説明する。

第７図Ａは、低速ＭＰＵと低速メモリの組合わせの例、
第７図Ｂは、高速ＭＰＵと高速メモリの組合わせの例、
第７図Ｃは、高速ＭＰＵと低速メモリの組合わせの例で
ある。

低速ＭＰＬＪ　（クロック周期をＴｏとする）と低速メ
モリの組合わせの場合、第６図に示したシルケンスと同
じであるとすれば、１命令サイクルは、２Ｔｏとなる（
第７図Ａのシーケンスン。

これに対して、高速ＭＰＵ（クロック周期を１／２Ｔｏ
とする）と高速メモリの組合わせの場合は、アクセスタ
イムが１　／　２　Ｔ　ｏとなり、１命令サイクルはＴ
ｏ（フェッチサイクルが１　／　２　Ｔ　ｏで実行サイ
クルが１　／　２　Ｔ　ｏ　）となる。従って、第７図
Ａの場合にくらべて２倍の速度アンプが可能となる（第
７図Ｂのシーケンス）。

また、高速ＭＰＵ　（クロック周期１　／　２　Ｔ　ｏ
とする）と低速メモリの組合わせの場合は、アクセスタ
イムがＴｏで、実行サイクルが１　／　２　Ｔ　ｏであ
るから、１命令サイクルは、第７図への場合に比べて、
３３％しか速度アップしない（第７図Ｃ参照）。

〔発明が解決しようとする課題〕

上記のような従来のものにおいては次のような欠点があ
った。

（１）低速ＭＰＬｉと低速メモリの組合わせの場合、１
命令サイクルの時間を１とすれば、高速ＭＰＵと高速メ
モリの組合わせの場合は、１命令サイクルの時間が１／
２となるが、高速ＭＰＵと低速メモリの組合わせの場合
は、１命令サイクルの時間が３／４にしかならない。

これを速度比に直すと、１００　：　２００　：１３３
となり、２倍の速さのＭＰＵを使用しても、低速メモリ
との組合わせでは（第７図Ｃ参照）３３％の速度アップ
にしかならない。

（２）高速ＭＰＵと高速メモリを組合わせれば、処理速
度は大幅に向上するが、−船釣に高速メモリは高価なも
のであるから、このような高速メモリを多く使用した装
置は、高価なものとならざるをえない。

（３）高価な高速メモリを使用せず、ＭＰｔＪのみを高
速ＭＰｔＪとすれば、装置のコストアップは最小限に抑
えることは４ｇであるが、上記のように、あまり速度ア
ップの効果は期待できない。

本発明は、このような従来の欠点を解消し、装置のコス
トアップを抑えつつ、全体の処理速度を向上させるよう
にすることを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理図であり、図中、第４図と同符号
は同一のものを示す。また、４−１は第１１ｔｉｌＪ御
プログラムメモリ、４−２は第２制御プログラムメモリ
を示す。

本発明は、上記の目的を達成するため、次のように構成
したものである。

すなわち、印刷データの受信処理を行うデータ受信部３
と、印刷データの制御を行うための各種制御プログラム
メモリを格納した制御プログラムメモリと、該制御プロ
グラムを用いて、印刷データの各種制御を行うＭＰＵ１
とを備え、 上記データ受信部３で、ホストから送られてきた印刷デ
ータを受信した際、該印刷データを印刷処理するプリン
タ装置の高速処理方式において、上記制御Ｂプログラム
メモリを、アクセスタイム及び記憶容量の異なる２種類
のメモリで構成し、その一方のメモリである、第２制御
プログラムメモリ４−２には、他方のメモリである第１
制御プログラムメモリ４−１に比べて、高速かつ小容量
のメモリを用い、 該第２制御プログラムメモリ４−２に、処理回数の多い
プログラムを優先して格納すると共に、第１制御プログ
ラムメモリ４−１には、前記以外の制御プログラムを格
納しておくことにより、処理回数の多いプログラムに対
するメモリアクセス時間を短縮して、処理の高速化を図
ったものである。

〔作用〕

本発明は上記のように構成したので、次のような作用が
ある。

印刷データの各種制御を行うための制御プログラムの内
、処理回数の多い制御プログラムを、高速かつ小容量の
第２制御プログラムメモリ４−２に格納し、その他の制
御プログラムを、低速かつ大容量の第１制御プログラム
メモリ４−１に格納しておく。また、ＭＰＵＩは高速Ｍ
ＰＵを用いる。

ＭＰＵＩは、第１制御プログラムメモリ４−１、あるい
は第２制御プログラムメモリ４−２をアクセスして、処
理に応じた制御プログラムを取り出し、次のようにして
印刷処理を行う。

ホストよりの印刷データを、データ受信部３が受信する
と、そのデータを解析し、解析結果に応じたデータをフ
レームメモリ５に書き込む。その後、フレームメモリ５
のデータを、プリントエンジン９に送って印刷処理を行
う。

このような印刷処理の過程で、処理回数の多いプログラ
ムは、高速かつ小容量のメモリに格納しであるから、全
処理として、第２制御プログラムメモリ４−２へのアク
セス時間は短縮できる。従って、全体の処理は高速化で
きることになる。

また、この場合、第２制御プログラムメモリのような高
速メモリは、高価であるが、その容量は小容量であるか
ら、装置のコストアンプを最小限に抑えつつ、処理の高
速化を図ることが可能となる。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。

第２図は、本発明の１実施例におけるプリンタ装置のブ
ロック図、第３図は、前記実施例の制御フローチャート
である。

図中、第１図及び第４図と同符号は同一のものを示す。

また、１０はＥＰＲＯＭ、１１はスタティックＲＡＭを
示す。

この実施例は、第１図に示した第１制御プログラムメモ
リ４−１として、ＥＦＲＯＭＩＯを用い、第２制御プロ
グラムメモリ４−２として、スタティックＲＡＭＩＩを
用い、ページプリンタ装置として構成した例である。

このプリンタ装置には、第２図に示したように、ＭＰＵ
Ｉ、クロック発生部２、データ受信部３、フレームメモ
リ５、フォントメモリ６、ワークメモリ７、ビデオ出力
回路８、プリントエンジン９、ＥＰＲＯＭｌ０、スタテ
ィックＲＡＭＩＩを設け、ホストから送られてきた印刷
データを印刷処理するものである。

上記ＥＰＲＯＭ１０は、低速（アクセス時間が長い）の
メモリであり、スタティックＲＡＭＩＩは高速（アクセ
ス時間が短い）のメモリである。また、ＥＦＲＯＭは一
般的に低価格であり、スタティックＲＡＭは、高価格で
ある。

従って、ＥＰＲＯＭｌ０を大容量のメモリとし、スタテ
ィックＲＡＭＩＩを小容量のメモリで構成することによ
り、装置のコストアップを抑える。

そして、予めＥＰＲＯＭｌ０内に、全ての制御プログラ
ムを格納しておき、電源立上げ時に、最も処理回数の多
い制御プログラムである文字ツマターン書込みプログラ
ム（ページプリンタ装置の処理では最も処理回数が多い
）を、ＥＰＲＯＭ１０から読み出して、スタティックＲ
ＡＭＩＩに格納する。

すなわち、スタティックＲＡＭＩＩは、電源断により、
その内容が消失するので、上記のようにする。

ＥＰＲＯＭｌ０に格納しておく制御プログラムとしては
、データ受信プログラム、データ解析プログラム、印刷
プログラム、文字パターン書込みプログラム、その他の
プログラムである。

ＭＰ（Ｊｌは、高速メモリであるスタティックＲＡＭ、
ｌｌの処理に十分対応できるような高速のＭＰＵを用い
、クロック発生部２から高速のクロックパルスを供給さ
れて動作する。

以下、第３図に基づいて、上記実施例の処理を説明する
。なお、図の各処理番号は、カンコ内に示す。

電源が投入されると、先ず装置内の初期化処理を行い、
その後、ＭＰｔＪｌにより、ＥＰＲＯＭｌ０から文字パ
ターン書込みプログラム（最も処理回数の多いプログラ
ム）を読み出して、スタティックＲＡＭＩＩ上の文字パ
ターン書込みプログラム格納領域に格納する（ＳＩＯ）
。

次に、データ受信部３をレディ状態（受信準備完了状態
）にする（Ｓｌｌ）。

その後、ＥＰＲＯＭｌ０内のデータ受信プログラムによ
り、ホストからのデータ（印刷データ）を１個（データ
単位）受は取ると（Ｓ１２）、このデータを、ＥＰＲＯ
Ｍｌ０内のデータ解析プログラムにより解析する（Ｓ１
３）。

続いて、スタティックＲＡＭＩＩ内の文字パターン書込
みプログラムにより、フォントメモリ６から文字フォン
トデータを取り出し、フレームメモＩ７５に書込む（Ｓ
１５）。

この処理を、ホストからのデータを１個受は取る度毎に
行い、１ペ一ジ分の印刷データに対して処理が終了する
と、ＭＰＵＩにより、ビデオ出力回路を起動して、フレ
ームメモリ５内の印刷データを、プリントエンジン９に
ビデオ出力する（Ｓ１６）。

この印刷データは、ＥＰＲＯＭｌ０内の印刷プログラム
による制御で印刷して出力される。

このようにして、順次、ページ毎の印刷処理を行い、ホ
ストから送られてくる印刷データが無くなるまで、継続
して処理を行う。

以下、上記実施例の処理速度について、従来例と灼比し
ながら説明する。

先ず、上記の印刷処理の内容を分析すると、次のように
なる。プリンタ装置では、各種の制御プログラムにより
、印刷処理を行うが、ある簡単な処理の繰り返しが大部
分の時間を占めている場合が多い。

例えば、１真当たり５０００文字を印刷して毎分１０枚
の印刷処理性能を出すページプリンタの例では、１ペー
ジ当たりの処理時間は６秒であり、これを分析すると、
次のようになる。

先ず、第４図の従来例の場合は、データ受信時間を１文
字当たり１００μｓとすると、５０００文字では１００
μ５Ｘ５０００文字−５００ｍ５となり、データ解析時
間は、１文字当たり１００μｓとすると、５０００文字
では、１００μ５Ｘ５０００文字−５００ｍ５となる。

また、フレームメモリへの文字パターンの書込み時間は
、１文字当たり８００μｓとすると、５０００文字では
、８００μ５Ｘ５０００文字＝４０Ｑ　Ｑｍｓとなる。

更に、印刷及びその他の処理時間を１０１００Ｏとする
と、合計６０００ｍ５となる。

この例では、フレームメモリの文字パターンの書込み時
間が全体の６７％を占めていることになる。

これに対して、第２図に示した実施例のページプリンタ
装置では、次のようになる。

ＭＰＵＩの処理速度を従来例の２倍に速度アップしたと
し、スタティックＲＡＭＩＩのアクセスタイムが従来例
の１／２になったとする。

また、ＥＦＲＯＭＩＯのアクセスタイムを従来例と同じ
であるとする。

このように仮定すれば、第７図で示したように、フレー
ムメモリへの文字パターンの書込み処理時間は、１００
％アップ（２倍の速度）となり、その他の処理は３３％
のアップとなる。

従って、データ受信時間は、１文字当たり１００Ｘ０．
６７＝６７μｓであるから、５０００文字では、６７μ
５Ｘ５０００文字＝３３５μｓとなり、データ解析時間
は、１文字当たり１００Ｘ０．６フー６７μｓであるか
ら、５０００文字では、６７μ５Ｘ５０００文字−３３
５ｍ５となる。

また、フレームメモリへの文字パターンの書込み処理時
間は、１文字当たり８００Ｘ０．５＝４００μｓとなる
から、５０００文字では、４００μ５ｘｓｏｏｏ文字−
２０００ｍ５となる。更に、印刷その他の処理時間は、
１０００１００Ｏ，６７−６７Ｑｍｓとなり、合計の処
理時間は、３３４０ｍ５となる。

つまり、上記従来例と比較すると、６０００／３３４０
＝１．８であるから、本実施例では、８０％の速度アッ
プとなる。

結局、フレームメモリへの文字パターンの書込み処理時
間が全処理時間の大部分を占めているが、処理回数が多
いために処理時間が多くなっている（上記の例では５０
００文字分書込むため）だけである。

従って、この部分の処理を行うプログラムを、高速メモ
リであるスタティックＲＡＭＩＩに格納して処理を行え
ば、全体の処理速度が高速化できることになる。

しかも、文字パターン書込みプログラムは、小容量のメ
モリでも、十分に格納可能であるから、コストアップを
抑えつつ、処理の高速化を達成できるものである。

以上実施例について説明したが、本発明は次のようにし
ても実施可能である。

（１）安価な低速メモリとしては、ＥＰＲＯＭのほかに
、マスクＲＯＭ等を用いてもよい。

（２）高速メモリとしては、スタティックメモリに限ら
ず、他の高速メモリでもよい。

（３）プリンタ装置としては、ページプリンタ装置に限
らず、各種のプリンタ装置に適用可能である。

（４）高速かつ小容量メモリには、制御メモリを１つ格
納した例について説明したが、このような例に限らず、
複数のプログラムを格納してもよい。

ただし、−船釣に高速メモリは、高価であるから、装置
のコストアップを抑えるためには、最小限の制御プログ
ラムを格納した方がよい。

〔発明の効果］ 以上説明したように、本発明によれば次のような効果が
ある。

（１）処理回数の多い制御プログラムを高速かつ小容量
のメモリに格納し、その他の制御プログラムを低速かつ
大容量のメモリに格納すれば、装置のコストアップを抑
えつつ、処理の高速化を図ることができる。

（２）ＭＰＵとして高速ＭＰｔＪを使用しても、全体の
コストアップにはあまり影響されず、高速メモリ、ある
いは低速メモリとの組合わせで、高速処理が可能となる
。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の１実施例におけるプリンタ装置のブロ
ック図、 第３図は前記実施例の制御フローチャートである。 また、第４図乃至第７図は従来例を示した図であり、 第４図はプリンタ装置のブロック図、 第５図はプリンタ装置における制御フローナヤート、 第６図は命令サイクルのタイムチャート、第７図はＭＰ
Ｕとメモリとの組合わせを変えた場合の命令サイクルの
タイムチャートである。 １−ＭＰＵ（マイクロプロセッサ） ３−データ受信部 ４−１−−−第１制御プログラムメモリ４−２−第２制
御プログラムメモリ ５−フレームメモリ ６−フオンドメモリ ７−ワークメモリ ８−ビデオ出力回路 ９−プリントエンジン

Claims (1)

1. 【特許請求の範囲】 印刷データの受信処理を行うデータ受信部（３）と、 印刷データの制御を行うための各種制御プログラムを格
   納した制御プログラムメモリと、該制御プログラムを用
   いて、印刷データの各種制御を行うＭＰＵ（１）とを備
   え、 上記データ受信部（３）で、ホストからの印刷データを
   受信した際、該印刷データを印刷処理するプリンタ装置
   の高速処理方式において、 上記制御プログラムメモリを、アクセスタイム及び記憶
   容量の異なる２種類のメモリで構成し、その一方のメモ
   リである、第２制御プログラムメモリ（４−２）には、
   他方のメモリである第１制御プログラムメモリ（４−１
   ）に比べて、高速かつ小容量のメモリを用い、 該第２制御プログラムメモリ（４−２）に、処理回数の
   多いプログラムを優先して格納すると共に、 第１制御プログラムメモリ（４−１）には、前記以外の
   制御プログラムを格納しておくことにより、 処理回数の多いプログラムに対するメモリアクセス時間
   を短縮して、処理の高速化を図ったことを特徴とするプ
   リンタ装置の高速処理方式。