JPH051491B2 - - Google Patents

Description

【発明の詳細な説明】

〔発明の利用分野〕 本発明は印字制御方式に係り、特に印字中に印
字用メモリのクリアをするか否かをついて制御す
る方式に関する。 〔発明の背景〕 一般に、図形情報、すなわちグラフイツクデー
タ及びコマンドを取り扱う端末システムに於いて
は、第１図に示す如く、処理効率を改善するため
に、システム全体を司る主プロセツサ部１とは別
に副プロセツサ部７を設け、データ及びコマンド
からドツトパターンへの展開処理を以下に述べる
ような方式で実行している。 先ず、グラフイツクコマンドデータ／コマンド
列を通信制御部６を介して上位装置から受信する
と、それをメモリ制御部３の制御によりメインメ
モリ部２へ蓄積する。主プロセツサ部１は、文字
コードおよびグラフイツクコマンド／データをメ
インメモリ部２へ設定した後、副プロセツサ部７
に対しシステムバス１１を介しDMAパラメータ
（DMA開始アドレスと転送バイト数）をセツト
し、起動をかける。副プロセツサ部７は内部の
DMA制御機構を使つてメインメモリ部２からデ
ータ及びコマンドを順に読み出し、文字データは
内部の文字変換手段にてドツトパターンへ変換し
て、ドツトメモリ制御部８の書き込み制御によつ
てドツトメモリ部１０へ展開させる。 一方、グラフイツクコマンド、例えば円弧を描
画するコマンドの場合には、副プロセツサ部７
は、円弧発生機構を用いて目的の大きさの円弧パ
ターンをドツトメモリ部１０に展開させる。 このようにして、ドツトメモリ部１０上に蓄積
された図形情報は、印字制御部９によつてドツト
メモリ部１０から印字装置１２へ送られ１頁分の
図形出力が得られることになる。 以上説明した従来技術の欠点として、以下の事
柄を挙げることができる。 (a) 印字終了後再び同一印字出力を必要としない
通常の場合、副プロセツサ部７は次の印字のた
めにドツトメモリ部１０をクリアしなければな
らない。クリアに要する時間は、例えばメモリ
容量1Mバイトであつて１バイトのクリアに要
する総時間が４マイクロ秒とすると、約４秒と
なり、結果的にシステム全体としての印字処理
速度を落としてしまうことになる。 (b) 上記欠点を改良するために、印字動作と同時
にドツトメモリのクリアを常時実施させること
はできるが、その場合、印字装置１２がレーザ
ビームプリンタのように複写可能紙を使用でき
ないものであると、同じ情報を複写必要枚数分
だけドツトメモリ部１０へ展開させなければな
らないこととなり、この場合システム全体とし
ての印字速度を落してしまう。 〔発明の目的〕 本発明の目的は、簡単な機構により、印字中の
印字用メモリのクリアを可能とするとともに、印
字用メモリをクリアしないようにも制御できる印
字制御方式を提供することである。 〔発明の概要〕 本発明は、印字用データが格納されている記憶
手段と、該記憶手段から読み出された印字用デー
タの１語を保持する第１の保持手段と、該記憶手
段へ書き込まれるデータの１語を保持する第２の
保持手段と、該記憶手段に書き込まれるデータの
修飾を行うための標識を保持する第３の保持手段
を設け、該記憶手段から読み出された第１の保持
手段中の情報を印字装置の方へ向けて送出すると
ともに、第２の保持手段および第３の保持手段中
に設定された特定のビツトパターン構成に応じて
当該読み出された１語の記憶ロケーシヨンをクリ
アするかあるいは読み出されたデータを再書き込
みするかの制御を行う印字制御方式を特徴とす
る。 〔発明の実施例〕 以下本発明の一実施例について、図面を用いて
説明する。 第２図は、第１図に示される端末システムの構
成のうちドツトメモリ制御部８部分の機能ブロツ
クン図である。第３図は第２図で示されたドツト
メモリ制御部８のメモリ制御動作を説明するタイ
ムチヤートである。以下、これらの構成および動
作について説明を行う。 第２図に於いて、メモリアドレスカウンタ部２
１は、副プロセツサ部７から出力されるデータ信
号のBUSD15〜０−Ｐとロード信号のADRLD−
Ｐによつて読み書きしたいドツトメモリ部１０の
番地を指定する部分である。このカウンタの容量
は20ビツトとする。ドツトパターンレジスタ部２
２は、副プロセツサ部７から出力されるBUSD15
〜０−Ｐとロード信号のPTNLD−Ｐによつてド
ツトメモリ部１０に書き込みたいデータパターン
を指定する部分であり、ここでは16ビツトのレジ
スタとする。モデフアイモードレジスタ部２３
は、ドツトメモリ部１０の書き込み時にドツトパ
ターンレジスタ部２２に論理値“１”が立つてい
るビツトに対して書き込む値（ビツト値０または
１）を固定するもので、副プロセツサ部７から出
力されるデータの信号であるBUSD15〜０−Ｐと
ロード信号のMODCNT−Ｐによつて指定され
る。この場合はデータ信号16ビツトのうち最下位
の１ビツトのみを使用している。ライトデータモ
デフアイ部２４は、ドツトメモリ部１０に書き込
むべきデータWD15〜０−Ｐの値を、ドツトパタ
ーンレジスタ部２２にて指定された値とするの
か、ドツトメモリ部１０から読み出したデータ
RD15〜０−Ｐとするのか、或いはモデフアイモ
ードレジスタ部２３にて指定された値とするのか
を決める部分である。 メモリタイミング制御部２５は、副プロセツサ
部７より送出されて来るドツトメモリアクセス要
求信号のMREQ1−Ｐと書き込み／読み出しのモ
ードを指定する信号のMWE−Ｐ、または印字制
御部９より送出されて来る印字データアクセス要
求信号のMREQ2−Ｐを受信し、ドツトメモリ部
１０の制御信号であるRAS−Ｎ、CAS−Ｎおよ
びWE−Ｎを作る。リフレツシユアドレスカウン
タ部２６は、一定の周期にてドツトメモリ部１０
をリフレツシユするために、リフレツシユアドレ
スを保持するとともに、リフレツシユ要求をメモ
リあどれす制御部２７に行う部分である。メモリ
アドレス制御部２７は、ドツトメモリ部１０へ送
出するアドレス信号のADR−Ｐとして、メモリ
アドレスカウンタ部２１からアドレスを入力する
のかあるいはリフレツシユアドレスカウンタ部２
６の値を入力させるのかを、メモリタイミング制
御部２５からの制御信号によつて決定する部分で
ある。 リードデータレジスタ部２８は、ドツトメモリ
部１０から読み出したデータRD15〜０−Ｐを一
時記憶し、その出力MD15〜０−Ｐをライトデー
タモデフアイト部２４へ送出するとともに、印字
制御部９へも送出する部分である。 以上述べた如き構成の動作について、以下第３
図のタイムチヤートを参照しながら説明を行う。 副プロセツサ部７は、ドツトメモリ部１０に直
線や円弧などを描画する場合、直線（円弧）発生
機構を用いて目的の長さ（大きさ）の直線パター
ンを発生させ、これを第２図に示すメモリアドレ
スカウンタ部２１とドツトパターンレジスタ部２
２にドツトメモリ部１０の１アドレスごとのデー
タパターンとして指定した後、ドツトメモリの書
き込みを繰り返し、全ての描画情報をドツトメモ
リ部１０へ展開させる。この時、ドツトパターン
レジスタ２２は16ビツトの中の１ビツト（１ドツ
ト）を選択するために、あるビツトのみ“１”と
し残りは“０”とされる。そして“１”がセツト
されたビツト位置に対応したメモリデータビツト
（ドツト）の値はモデフアイモードレジスタ部２
３にセツトされている値となる。残りのビツトは
書き込まれる前に保持していた値がそのまま再び
書き込まれる。この制御はライトデータモデフア
イ部２４で行なわれる。ドツトメモリ部１０に書
き込まれるドツトの値についてまとめると下表の
ようになる。

〔発明の効果〕

本発明によれば、簡単な機構により、印字中の
印字用メモリのクリアの可否を制御できるので、
印字中の印字用メモリのクリアを可能とすること
もできるし、また印字用メモリをクリアしないよ
うにもすることができるという効果がある。

【図面の簡単な説明】

第１図は端末システムの構成を示す構成図、第
２図はドツトメモリ制御部の機能ブロツク図、第
３図はドツトメモリ制御部の動作に関連するタイ
ムチヤートである。 ７……副プロセツサ部、８……ドツトメモリ制
御部、９……印字制御部、１０……ドツトメモリ
部、１２……印字装置、２２……デツトパターン
レジスタ部、２３……モデフアイモードレジスタ
部、２４……ライトデータモデフアイ部、２８…
…リードデータレジスタ部。

Claims (1)

【特許請求の範囲】
1. １ 印字用データが格納されている記憶手段と、
   前記記憶手段から読み出された前記印字用データ
   の１語を保持する第１の保持手段と、前記記憶手
   段へ書き込まれるデータの１語を保持する第２の
   保持手段と、前記記憶手段に書き込まれるデータ
   の修飾を行うための標識を保持する第３の保持手
   段を設け、前記記憶手段から読み出された第１の
   保持手段中の情報を印字装置の方へ向けて送出す
   るとともに、前記第２の保持手段および第３の保
   持手段中に設定された特定のビツトパターン構成
   に応じて当該読み出された１語の記憶ロケーシヨ
   ンをクリアするかあるいは読み出されたデータを
   再書き込みするかの制御を行うことを特徴とする
   印字制御方式。