JPH0535369A - メモリ初期化方式 - Google Patents
メモリ初期化方式Info
- Publication number
- JPH0535369A JPH0535369A JP3212957A JP21295791A JPH0535369A JP H0535369 A JPH0535369 A JP H0535369A JP 3212957 A JP3212957 A JP 3212957A JP 21295791 A JP21295791 A JP 21295791A JP H0535369 A JPH0535369 A JP H0535369A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- reset
- address
- initial value
- address counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 メモリ初期化終了までに要する時間を短く
し、情報処理装置のジョブ処理の開始を早めること。 【構成】 ＣＰＵ（中央演算処理装置）をリセットする
信号でアドレスを生成するアドレス手段を設けると共
に、メモリに書き込むべき初期値が書き込まれている初
期値データレジスタを設ける。更に、ＣＰＵが前記リセ
ット信号でリセットされている間、アドレスとしては前
記アドレス生成手段からのアドレスを選択し、データと
しては初期値データレジスタからのデータを選択してメ
モリに供給する手段を設ける。そして、ＣＰＵのリセッ
ト期間中に、前記アドレス生成手段からのアドレスで指
示されるメモリのアドレスに、初期値データレジスタか
らのデータを書き込むことにより、メモリの初期化を行
う。メモリ初期化は、リセットと並行して行われるの
で、情報処理装置のジョブ開始までの時間が短くなる。
し、情報処理装置のジョブ処理の開始を早めること。 【構成】 ＣＰＵ（中央演算処理装置）をリセットする
信号でアドレスを生成するアドレス手段を設けると共
に、メモリに書き込むべき初期値が書き込まれている初
期値データレジスタを設ける。更に、ＣＰＵが前記リセ
ット信号でリセットされている間、アドレスとしては前
記アドレス生成手段からのアドレスを選択し、データと
しては初期値データレジスタからのデータを選択してメ
モリに供給する手段を設ける。そして、ＣＰＵのリセッ
ト期間中に、前記アドレス生成手段からのアドレスで指
示されるメモリのアドレスに、初期値データレジスタか
らのデータを書き込むことにより、メモリの初期化を行
う。メモリ初期化は、リセットと並行して行われるの
で、情報処理装置のジョブ開始までの時間が短くなる。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵ（中央演算処理
装置）を具える情報処理装置のジョブ処理動作の開始に
先立って、そのメモリに対して所定の初期値の書き込み
を行うメモリ初期化方式に関するものである。
装置）を具える情報処理装置のジョブ処理動作の開始に
先立って、そのメモリに対して所定の初期値の書き込み
を行うメモリ初期化方式に関するものである。
【０００２】
【従来の技術】情報処理装置における従来のメモリ初期
化方式には、メモリに書き込むべき初期値を生成し、そ
れをメモリの各バンクの入力線に同時に与えて書き込む
ことによって行う方式（例、特開昭63−164091号公報）
とか、ＤＭＡ回路（DirectMemory Access）を設け、初
期値をメモリにＤＭＡ転送して行う方式（例、特開昭64
−25224 号公報）とかがある。また、情報処理装置のＣ
ＰＵ（中央演算処理装置）から初期化コマンドを出し、
このコマンドにより制御回路に初期化動作を開始させて
行う方式（特開平１−155418号公報）もある。
化方式には、メモリに書き込むべき初期値を生成し、そ
れをメモリの各バンクの入力線に同時に与えて書き込む
ことによって行う方式（例、特開昭63−164091号公報）
とか、ＤＭＡ回路（DirectMemory Access）を設け、初
期値をメモリにＤＭＡ転送して行う方式（例、特開昭64
−25224 号公報）とかがある。また、情報処理装置のＣ
ＰＵ（中央演算処理装置）から初期化コマンドを出し、
このコマンドにより制御回路に初期化動作を開始させて
行う方式（特開平１−155418号公報）もある。
【０００３】
（問題点）しかしながら、前記した従来のメモリ初期化
方式では、ＣＰＵに対するリセット処理が行われた後で
なければメモリ初期化が開始されず、情報処理装置のジ
ョブ処理の開始が遅れるという問題点があった。
方式では、ＣＰＵに対するリセット処理が行われた後で
なければメモリ初期化が開始されず、情報処理装置のジ
ョブ処理の開始が遅れるという問題点があった。
【０００４】（問題点の説明）前記した従来のメモリ初
期化方式では、メモリの初期化をＣＰＵが立ち上げられ
た後で行うものなので、情報処理装置を動作させる場合
に最初に行われるリセットにて、ＣＰＵがリセットされ
た後でなければ、メモリ初期化は行えなかった。
期化方式では、メモリの初期化をＣＰＵが立ち上げられ
た後で行うものなので、情報処理装置を動作させる場合
に最初に行われるリセットにて、ＣＰＵがリセットされ
た後でなければ、メモリ初期化は行えなかった。
【０００５】図３は、リセット時間とメモリ初期化時間
を説明する図であり、図３（イ）が従来のメモリ初期化
方式の場合を示している。ＣＰＵのリセット時間をＴ1
とすると、メモリ初期化はリセット開始からＴ1 の時間
が経過した後に開始される。メモリ初期化に要する時間
をＴ2 とすると、メモリの初期化が終わるまでに要する
時間は、リセット開始からＴ1 ＋Ｔ2 となる。情報処理
装置のジョブ処理の開始は、この段階でやっと開始され
る。なお、Ｔ1 は、100 ｍｓ以上と言われる。Ｔ2 は、
メモリの容量が大だと長く、少ないと短い。
を説明する図であり、図３（イ）が従来のメモリ初期化
方式の場合を示している。ＣＰＵのリセット時間をＴ1
とすると、メモリ初期化はリセット開始からＴ1 の時間
が経過した後に開始される。メモリ初期化に要する時間
をＴ2 とすると、メモリの初期化が終わるまでに要する
時間は、リセット開始からＴ1 ＋Ｔ2 となる。情報処理
装置のジョブ処理の開始は、この段階でやっと開始され
る。なお、Ｔ1 は、100 ｍｓ以上と言われる。Ｔ2 は、
メモリの容量が大だと長く、少ないと短い。
【０００６】本発明は、以上のような問題点を解決する
ことを課題とするものである。
ことを課題とするものである。
【０００７】
【課題を解決するための手段】前記課題を解決するた
め、本発明のメモリ初期化方式では、ＣＰＵのリセット
を行っている間に、それと並行してメモリ初期化を行う
こととした。
め、本発明のメモリ初期化方式では、ＣＰＵのリセット
を行っている間に、それと並行してメモリ初期化を行う
こととした。
【０００８】例えば、リセット信号によりアドレスの生
成を開始するアドレス生成手段と、予めメモリの初期値
が書き込まれている初期値データレジスタと、リセット
時にアドレスとしては前記アドレス生成手段からのアド
レスを選択し、データとしては前記初期値データレジス
タからのデータを選択してメモリに供給する手段とを具
えるものとすることが出来る。
成を開始するアドレス生成手段と、予めメモリの初期値
が書き込まれている初期値データレジスタと、リセット
時にアドレスとしては前記アドレス生成手段からのアド
レスを選択し、データとしては前記初期値データレジス
タからのデータを選択してメモリに供給する手段とを具
えるものとすることが出来る。
【０００９】
【作 用】情報処理装置のＣＰＵをリセットする信号
でアドレスを生成するアドレス手段を設けると共に、メ
モリに書き込むべきデータの初期値が書き込まれている
初期値データレジスタを設ける。更に、ＣＰＵが前記リ
セット信号でリセットされている間、アドレスとしては
前記アドレス生成手段からのアドレスを選択し、データ
としては初期値データレジスタからの初期値を選択して
メモリに供給する手段を設ける。
でアドレスを生成するアドレス手段を設けると共に、メ
モリに書き込むべきデータの初期値が書き込まれている
初期値データレジスタを設ける。更に、ＣＰＵが前記リ
セット信号でリセットされている間、アドレスとしては
前記アドレス生成手段からのアドレスを選択し、データ
としては初期値データレジスタからの初期値を選択して
メモリに供給する手段を設ける。
【００１０】そして、前記アドレス生成手段からのアド
レスで指示されるメモリのアドレスに、初期値データレ
ジスタからの初期値を書き込むことにより、初期化を行
う。これにより、ＣＰＵのリセット期間中にメモリの初
期化を済ますことが可能となる。
レスで指示されるメモリのアドレスに、初期値データレ
ジスタからの初期値を書き込むことにより、初期化を行
う。これにより、ＣＰＵのリセット期間中にメモリの初
期化を済ますことが可能となる。
【００１１】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の実施例を示す図であり、
１はリセット回路、２はＣＰＵ、３はデータバス、４は
アドレスバス、５はコントロールバス、６はアドレスカ
ウンタ、７はマルチプレクサ、８はメモリ、９はマルチ
プレクサ、１０は初期値データレジスタ、１１は方向コ
ントロール回路である。
に説明する。図１は、本発明の実施例を示す図であり、
１はリセット回路、２はＣＰＵ、３はデータバス、４は
アドレスバス、５はコントロールバス、６はアドレスカ
ウンタ、７はマルチプレクサ、８はメモリ、９はマルチ
プレクサ、１０は初期値データレジスタ、１１は方向コ
ントロール回路である。
【００１２】マルチプレクサ７は、ＣＰＵ２からアドレ
スバス４を経て送られて来るアドレスと、アドレスカウ
ンタ６からのアドレスとの切り換えをするためのもので
あり、その切り換え信号は、方向コントロール回路１１
より送られる。マルチプレクサ９は、データバス３から
のデータと、初期値データレジスタ１０からのデータと
の切り換えをするためのものであり、その切り換え信号
は、やはり方向コントロール回路１１より送られる。初
期値データレジスタ１０には、メモリに最初に書き込ん
でおきたいデータの初期値（例えば、０）が、予め書き
込まれている。
スバス４を経て送られて来るアドレスと、アドレスカウ
ンタ６からのアドレスとの切り換えをするためのもので
あり、その切り換え信号は、方向コントロール回路１１
より送られる。マルチプレクサ９は、データバス３から
のデータと、初期値データレジスタ１０からのデータと
の切り換えをするためのものであり、その切り換え信号
は、やはり方向コントロール回路１１より送られる。初
期値データレジスタ１０には、メモリに最初に書き込ん
でおきたいデータの初期値（例えば、０）が、予め書き
込まれている。
【００１３】図２は、本発明の動作を説明する波形図で
あり、これを参照しながら、動作を説明する。図２
（イ）はリセット信号を示す波形図であるが、情報処理
装置が動作を開始する際には、まずリセット回路１より
リセット信号を発して、ＣＰＵ２にリセットがかけられ
る。図２（イ）では、時刻ｔ0 から時刻ｔ1 までの時間
Ｔ1 にわたって、リセット信号がローになっているが、
この間にリセットが行われる。リセット処理が終了する
までの時間Ｔ1 は、前記したように約100 ｍｓ以上であ
る。
あり、これを参照しながら、動作を説明する。図２
（イ）はリセット信号を示す波形図であるが、情報処理
装置が動作を開始する際には、まずリセット回路１より
リセット信号を発して、ＣＰＵ２にリセットがかけられ
る。図２（イ）では、時刻ｔ0 から時刻ｔ1 までの時間
Ｔ1 にわたって、リセット信号がローになっているが、
この間にリセットが行われる。リセット処理が終了する
までの時間Ｔ1 は、前記したように約100 ｍｓ以上であ
る。
【００１４】本発明では、リセット信号はアドレスカウ
ンタ６にも送られる。リセット信号が送られて来ると、
アドレスカウンタ６は、クロック信号に同期して、値が
１づつ増大するアドレスを次々と生成する。図２（ロ）
にクロック信号を示すが、これを発生するクロック発生
回路は、アドレスカウンタ６内に独自のものを設けても
よいし、ＣＰＵ２の動作に使うものを兼用してもよい。
ンタ６にも送られる。リセット信号が送られて来ると、
アドレスカウンタ６は、クロック信号に同期して、値が
１づつ増大するアドレスを次々と生成する。図２（ロ）
にクロック信号を示すが、これを発生するクロック発生
回路は、アドレスカウンタ６内に独自のものを設けても
よいし、ＣＰＵ２の動作に使うものを兼用してもよい。
【００１５】図２（ハ）は、アドレスカウンタ６で生成
されるアドレスを示しており、クロック信号に同期し
て、０→１→２→３→…と１づつ値が増大してゆく。そ
して、リセット信号が終了した時（図２のｔ1 ）、アド
レスの発生を停止する。
されるアドレスを示しており、クロック信号に同期し
て、０→１→２→３→…と１づつ値が増大してゆく。そ
して、リセット信号が終了した時（図２のｔ1 ）、アド
レスの発生を停止する。
【００１６】リセット信号は、方向コントロール回路１
１にも送られる。リセット信号が送られて来ると、方向
コントロール回路１１は、アドレスカウンタ６からのア
ドレスを採用するよう、マルチプレクサ７を切り換える
と共に、初期値データレジスタ１０からのデータ（メモ
リ初期値）を採用するよう、マルチプレクサ９を切り換
える。
１にも送られる。リセット信号が送られて来ると、方向
コントロール回路１１は、アドレスカウンタ６からのア
ドレスを採用するよう、マルチプレクサ７を切り換える
と共に、初期値データレジスタ１０からのデータ（メモ
リ初期値）を採用するよう、マルチプレクサ９を切り換
える。
【００１７】これにより、アドレスカウンタ６からのア
ドレスで指定される番地に、初期値データレジスタ１０
からの初期値が、次々と書き込まれる。かくして初期化
が行われる。つまり、本発明では、図３（ロ）に示すよ
うに、ＣＰＵ２のリセット処理が開始されると同時に、
メモリ初期化も開始される。
ドレスで指定される番地に、初期値データレジスタ１０
からの初期値が、次々と書き込まれる。かくして初期化
が行われる。つまり、本発明では、図３（ロ）に示すよ
うに、ＣＰＵ２のリセット処理が開始されると同時に、
メモリ初期化も開始される。
【００１８】ところで、メモリ初期化時間Ｔ2 は、前記
したようにメモリ容量が大だと長くなる。初期化できる
番地数は、アドレスカウンタ６からのアドレスの値が、
リセット時間Ｔ1 内にどれくらいの値にまで達するかに
よって決まる。そのアドレスの値は、アドレスを生成す
るのに用いるクロック周波数の値により決まる。仮に、
クロック周波数＝100 ＭＨｚ，リセット時間Ｔ1 ＝100
ｍｓ（0.1 秒）とすると、リセット時間Ｔ1 内に生起す
るクロック数は10Ｍ個であるから、約10Ｍ個のアドレス
を生成でき、約10Ｍの容量のメモリを初期化できる計算
になる。
したようにメモリ容量が大だと長くなる。初期化できる
番地数は、アドレスカウンタ６からのアドレスの値が、
リセット時間Ｔ1 内にどれくらいの値にまで達するかに
よって決まる。そのアドレスの値は、アドレスを生成す
るのに用いるクロック周波数の値により決まる。仮に、
クロック周波数＝100 ＭＨｚ，リセット時間Ｔ1 ＝100
ｍｓ（0.1 秒）とすると、リセット時間Ｔ1 内に生起す
るクロック数は10Ｍ個であるから、約10Ｍ個のアドレス
を生成でき、約10Ｍの容量のメモリを初期化できる計算
になる。
【００１９】従って、メモリ８の容量が約10Ｍ以下であ
れば、メモリ初期化をリセット時間Ｔ1 内に終了させる
ことが出来る。もし、メモリ８の容量がそれより大であ
り、メモリ初期化時間Ｔ2 がリセット時間Ｔ1 より長く
なるようであれば、周波数がもっと大きいクロックを使
用すればよい。そうすれば、メモリ初期化時間Ｔ2 を、
リセット時間Ｔ1 より短くすることが出来る。
れば、メモリ初期化をリセット時間Ｔ1 内に終了させる
ことが出来る。もし、メモリ８の容量がそれより大であ
り、メモリ初期化時間Ｔ2 がリセット時間Ｔ1 より長く
なるようであれば、周波数がもっと大きいクロックを使
用すればよい。そうすれば、メモリ初期化時間Ｔ2 を、
リセット時間Ｔ1 より短くすることが出来る。
【００２０】図２（ニ）は、ＣＰＵ２から発生されるア
ドレスを示すが、これは、ＣＰＵ２のリセットが終了し
てから発生され、アドレスバス４，マルチプレクサ７を
経てメモリ８に供給される。図２（ホ）は、データバス
３からマルチプレクサ９を経て供給されるデータであ
り、やはりＣＰＵ２のリセット終了後に供給される。リ
セット期間中、アドレスバス４やデータバス３は、ハイ
インピーダンス状態にある。
ドレスを示すが、これは、ＣＰＵ２のリセットが終了し
てから発生され、アドレスバス４，マルチプレクサ７を
経てメモリ８に供給される。図２（ホ）は、データバス
３からマルチプレクサ９を経て供給されるデータであ
り、やはりＣＰＵ２のリセット終了後に供給される。リ
セット期間中、アドレスバス４やデータバス３は、ハイ
インピーダンス状態にある。
【００２１】なお、上例では、リセット開始と同時にメ
モリ初期化を開始させるようにしているが、メモリ初期
化の終了がリセット時間Ｔ1 内に終わりさえすれば、情
報処理装置のジョブ処理開始を遅らせることにはならな
いから、それが守られるならば、アドレスカウンタ６や
方向コントロール回路１１の動作開始は、リセット開始
時点より遅らされても構わない。
モリ初期化を開始させるようにしているが、メモリ初期
化の終了がリセット時間Ｔ1 内に終わりさえすれば、情
報処理装置のジョブ処理開始を遅らせることにはならな
いから、それが守られるならば、アドレスカウンタ６や
方向コントロール回路１１の動作開始は、リセット開始
時点より遅らされても構わない。
【００２２】
【発明の効果】以上述べた如く、本発明のメモリ初期化
方式によれば、情報処理装置をリセットしている期間に
メモリの初期化を済ませてしまうことが出来るので、速
やかにジョブの処理にとりかかることが出来る。そのた
め、処理時間全体から見た場合、情報処理装置のスルー
プット（単位時間当たりに処理するジョブ数）が上が
る。
方式によれば、情報処理装置をリセットしている期間に
メモリの初期化を済ませてしまうことが出来るので、速
やかにジョブの処理にとりかかることが出来る。そのた
め、処理時間全体から見た場合、情報処理装置のスルー
プット（単位時間当たりに処理するジョブ数）が上が
る。
【図１】 本発明の実施例を示す図
【図２】 本発明の動作を説明する波形図
【図３】 リセット時間とメモリ初期化時間を説明する
図
図
１…リセット回路、２…ＣＰＵ、３…データバス、４…
アドレスバス、５…コントロールバス、６…アドレスカ
ウンタ、７…マルチプレクサ、８…メモリ、９…マルチ
プレクサ、１０…初期値データレジスタ、１１…方向コ
ントロール回路
アドレスバス、５…コントロールバス、６…アドレスカ
ウンタ、７…マルチプレクサ、８…メモリ、９…マルチ
プレクサ、１０…初期値データレジスタ、１１…方向コ
ントロール回路
Claims (2)
- 【請求項１】 ＣＰＵ（中央演算処理装置）のリセット
を行っている間に、メモリ初期化を行うことを特徴とす
るメモリ初期化方式。 - 【請求項２】 リセット信号によりアドレスの生成を開
始するアドレス生成手段と、予めメモリの初期値が書き
込まれている初期値データレジスタと、リセット時にア
ドレスとしては前記アドレス生成手段からのアドレスを
選択し、データとしては前記初期値データレジスタから
のデータを選択してメモリに供給する手段とを具えたこ
とを特徴とするメモリ初期化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212957A JPH0535369A (ja) | 1991-07-30 | 1991-07-30 | メモリ初期化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212957A JPH0535369A (ja) | 1991-07-30 | 1991-07-30 | メモリ初期化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535369A true JPH0535369A (ja) | 1993-02-12 |
Family
ID=16631094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3212957A Pending JPH0535369A (ja) | 1991-07-30 | 1991-07-30 | メモリ初期化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535369A (ja) |
-
1991
- 1991-07-30 JP JP3212957A patent/JPH0535369A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0630087B2 (ja) | インタ−フエ−ス回路 | |
| JPH07271721A (ja) | コンピュータシステム及びその動作方法 | |
| JP2007141255A (ja) | プロセッサの介入あり又はなしでのハードウェアの初期化 | |
| JPH0136146B2 (ja) | ||
| JPH0535369A (ja) | メモリ初期化方式 | |
| US5333259A (en) | Graphic information processing system having a RISC CPU for displaying information in a window | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP3201530B2 (ja) | 情報処理装置および方法 | |
| JPH08179857A (ja) | リセット回路 | |
| JP2570900B2 (ja) | アクセス制御装置及びアクセス制御方法 | |
| JP3414049B2 (ja) | 画像処理装置 | |
| JPH04130945A (ja) | 情報処理装置 | |
| JP2625573B2 (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH0981722A (ja) | 画像処理方法及び装置 | |
| JP3278593B2 (ja) | レジスタ設定方法およびレジスタ設定方式 | |
| JP2000035953A (ja) | コンピュータ装置および初期設定データ転送方法、並びに記録媒体 | |
| JPH0290373A (ja) | 画像縮小拡大処理器 | |
| JPH0635830A (ja) | 入出力制御回路 | |
| JPH06100904B2 (ja) | メモリアクセス装置 | |
| JPS60136880A (ja) | 画像処理装置 | |
| JPH02302811A (ja) | 情報処理装置 | |
| JPS62293900A (ja) | デ−タ初期設定方式 | |
| JPH03119595A (ja) | メモリ制御回路 | |
| JPH09305477A (ja) | メモリ制御方法 | |
| JPH05265885A (ja) | ノイズ低減回路 |