JPS62293900A - デ−タ初期設定方式 - Google Patents

デ−タ初期設定方式

Info

Publication number
JPS62293900A
JPS62293900A JP61137538A JP13753886A JPS62293900A JP S62293900 A JPS62293900 A JP S62293900A JP 61137538 A JP61137538 A JP 61137538A JP 13753886 A JP13753886 A JP 13753886A JP S62293900 A JPS62293900 A JP S62293900A
Authority
JP
Japan
Prior art keywords
circuit
time
data
digital processing
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61137538A
Other languages
English (en)
Inventor
Hitoshi Sato
均 佐藤
Hirohiko Shibata
柴田 大彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61137538A priority Critical patent/JPS62293900A/ja
Publication of JPS62293900A publication Critical patent/JPS62293900A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Interface Circuits In Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 8、発明の詳細な説明 (産業上の利用分野) 本発明は、加入者回路パッケージ電話交換機への電源投
入時に電話加入者条件のデータを設定する方式に関する
(従来の技術) 従来からカロ入者回路パッケージにおいては、所望の伝
送特性を得るためディジタル処理用LSIを使用するが
、上記伝送特性はディジタル処理用LSIの内部メモリ
のデータによって決定される。従って、加入者回路パッ
ケージを使用するときには、最初に、上記ディジタル処
理用LSIの内部メモリにデータを設定する必要がある
第3図は、従来技術によるデータ設定方式を夾現する実
例を示すブロック図である。第3図において、100は
加入者回路パッケージ、200は電話交換機本体、1は
ディジタル処理用LS1.5は上位処理装置、7は書込
み要求スイッチである。
従来、この種のデータ設定方式としては第3図に示すよ
りに、電源全投入した後に書込み要求スイッチ7を動作
させて電話交換機本体200の上位処理装置15のプロ
グラムを起動し、上位処理装[5と加入者回路パッケー
ジ100との間のインターフェース信号線を使用して、
必要なデータをディジタル処理用LSIIの内部のメモ
リに上位処理装rIL5から書込む方式が公知である。
(発明が解決しようとする問題点) 上述した従来のデータ設定方式では、加入者回路パッケ
ージに電源が入った旨を上位処理装置に通知する必要が
ある。従って、上述したデータ設定方式が考慮されてい
ない既存の旧形電話交換機システムに、ディジタル処理
用LSIを使用した加入者回路パッケージを使用するに
ld、’IL話交換システムのソフトウェアインターフ
ェースの大幅な変更が必要であると云う欠点がある。
本発明の目的は、加入者回路パッケージの電源投入時に
必要なデータ初期設定を加入者回路パッケージ内で行う
ことによって上記欠点を除去し、ソフトウェアインター
フェースを変更する必要なく旧形の電話交換機システム
とともにディジタル処理用LSIを使用できるように構
成したデータ初期設定方式を提供することにある。
(問題点を解決するための手段) 本発明によるデータ初期設定方式はディジタル処理用L
SIと、タイミング回路と、不揮発性メモリ回路とを具
備して構成し念ものである。
ディジタル処理用LSIは、内蔵された揮発性メモリ回
路に保持されたデータによジ伝送特性を決定する九めの
ものである。
タイミング回路は、電源投入後に第1の時間と第2の時
間とを出力するためのものである。
不揮発性メモリ回路は、第1の時間と第2の時間との間
に揮発性メモリ回路へ書込むべき内容を記憶するための
ものである。
(5!  施 例〕 次に、本発明について図面を参照して説明する。
第1図は、本発明によるデータ初期設定方式を実現する
一実施例を示すブロック図である。
第1図において、100は加入者回路パッケージ% 2
00は電話交換機本体、1はディジタル処理用工0.2
は不揮発性メモリ回路、3はタイミング回路、4は制御
回路、5は上位処理装置ift% 6は電話器、101
は書込み要求信号線、102は書込みデータ信号線、1
03Fi、読出し要求信号線、104は読出しデータ信
号線、105は第1の時間を表わす信号線、106は第
2の時間を表わす信号線である。
ディジタル処理用LSIIは内部に揮発性メモリ回路を
備え、その保持データにより伝送特性を決定することが
できるLSIである。不揮発性メモリ回路2は、ディジ
タル処理用LS11の内部の揮発性メモリに保持される
べきデータを記憶しておくための回路である。タイミン
グ回路3は、加入者回路パッケージ100の電源が投入
されたときに、自動的に投入後の第1の時間と第2の時
間とを発生するための回路である。制御回路4は、タイ
ミング回路3によって発生した第1の時間から第2の時
間に至る期間に、不揮発性メモリ回路2からデータを読
出してディジタル処理用LSIIの揮発性メモリ回路に
書込むための回路である。
第2図は、第1図に示すシステムの動作信号を示すタイ
ムチャートである。
次に、第1図および第2図に従って本発明の詳細な説明
する。まず、加入者回路パッケージ100の電源が投入
されると、加入者回路パッケージ100の回路が安定に
動作できる限界電圧Vth まで電源電圧が上昇する。
そこで、タイミング回路3から信号線105を介して第
1の時間を表わす信号が出力され、第1の時間を表わす
信号によって制御回路4から信号線103を介して不揮
発性メモリ回路2へ読出し要求信号が送出され、制御回
路4から信号線101を介してディジタル処理用LSI
Iへ書込み要求信号が送出される。不揮発性メモリ回路
2では信号@lO3を介して読出し要求信号を受け、ア
クセス時間(T人〕の後に読出しデータを出力する。続
出しデータは制御回路4を経由して、信号線102上の
書込みデータとしてディジタル処理用L811に送出さ
れる。その後、イg号線106上の第2の時間により制
a回路4で曹込み要求信号の送出を停止すると、第2の
時間で書込みデータがディジタル処理用L811に保持
され、同時にディジタル処理用LSIt″T:。
伝送処理が開始される。
以上、不揮発性メモリ回路2およびディジタル処理用L
s11のアドレス情報については、本発明とは直接的な
関係がないので説明を省略した。
読出し要求信号および書込み要求信号として第1の時間
と第2の時間との間に時分割的にアドレス情報を発生さ
せれば、複数語のデータを設定することが可能であるこ
とは明らかである。
また、加入者回路パッケージ100に複数個のディジタ
ル処理用LSIIが存在しても、不揮発性メモリ回路2
、タイミング回wI3、および制御回路4t−共用でき
ることも明らかである。
(発明の効果) 以上説明したように本発明は、加入者回路パッケージの
電源投入時に必要なデータ初期設定を加入者回路パッケ
ージ内で実行することにより%電話交換虫本体のプログ
ラム起動が不要になり、あらゆる電話交換機システムに
ソフトウェアの改善なしに容易にディジタル処理用LS
Iを使用した加入者回路パッケージを導入できると云う
効果がある。
【図面の簡単な説明】
第1図は、本発明によるデータ初期設定方式を実現する
一実施例を示すブロック図である。 第2図は、第1図に示す装置の粱作信号を示すタイムチ
ャートである。 第3図は、従来技術によるデータ初期設定方式1+現す
る一例を示すブロック図である。 1・・・ディジタル処理用LSI 2・・・不揮発性メモリ回路 3・・・タイミング回路   4・・・制御回路5・・
・上位処理装fi116・・・電話器7・・・書込み要
求スイッチ 特許出願人  日本電気株式会社 代理人 弁理士 井 ノ ロ   壽 21 図 ■−、−m−−− 才28 23図

Claims (1)

    【特許請求の範囲】
  1. 内蔵された揮発性メモリ回路に保持されたデータにより
    伝送特性を決定するためのディジタル処理用LSIと、
    電源投入後に第1の時間と第2の時間とを出力するため
    のタイミング回路と、前記第1の時間と前記第2の時間
    との間に前記揮発性メモリ回路へ書込むべき内容を記憶
    するための不揮発性メモリ回路とを具備して構成したこ
    とを特徴とするデータ初期設定方式。
JP61137538A 1986-06-13 1986-06-13 デ−タ初期設定方式 Pending JPS62293900A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61137538A JPS62293900A (ja) 1986-06-13 1986-06-13 デ−タ初期設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61137538A JPS62293900A (ja) 1986-06-13 1986-06-13 デ−タ初期設定方式

Publications (1)

Publication Number Publication Date
JPS62293900A true JPS62293900A (ja) 1987-12-21

Family

ID=15201027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61137538A Pending JPS62293900A (ja) 1986-06-13 1986-06-13 デ−タ初期設定方式

Country Status (1)

Country Link
JP (1) JPS62293900A (ja)

Similar Documents

Publication Publication Date Title
US6226740B1 (en) Information processing apparatus and method that uses first and second power supplies for reducing booting time
JPS58184668A (ja) メモリの書込み制御方式
KR20010082617A (ko) 메모리 액세스 회로 및 메모리 액세스 제어 회로
KR100319331B1 (ko) 버스제어장치및버스제어방법
GB2269247A (en) Interfacing an IC memory card to a central processing unit of a computer
JPS62293900A (ja) デ−タ初期設定方式
JPH079280Y2 (ja) スタック回路
JPH0554666A (ja) メモリ装置
JPS59180787A (ja) プリンタ
JPS61183764A (ja) ダイレクトメモリアクセス制御方式
JP2591785B2 (ja) コンピュータ装置
JPH082756Y2 (ja) 画像処理装置
JP3481156B2 (ja) データ読み出し回路
JPH064469A (ja) 入出力装置制御方式
JPH10162567A (ja) メモリ判別装置
JPH0621984B2 (ja) マイクロプログラムロ−ド方式
JPS62187956A (ja) Dma制御方式
JPH03137755A (ja) Fifoバッファの書込み制御方式
JPS6027049A (ja) 記憶装置
JPS6053901B2 (ja) プロセッサ間情報転送方式
JPS63304355A (ja) 高速デ−タ出力制御方式
JPH0973771A (ja) デ−タ記憶装置
JPH0581445A (ja) マイクロコンピユータlsi
JPH05217390A (ja) メモリ制御回路
JPH0425958A (ja) アドレスカウンタ制御方式