JPH0398153A - 制御プログラム初期ロード方式 - Google Patents
制御プログラム初期ロード方式Info
- Publication number
- JPH0398153A JPH0398153A JP1235343A JP23534389A JPH0398153A JP H0398153 A JPH0398153 A JP H0398153A JP 1235343 A JP1235343 A JP 1235343A JP 23534389 A JP23534389 A JP 23534389A JP H0398153 A JPH0398153 A JP H0398153A
- Authority
- JP
- Japan
- Prior art keywords
- control program
- control
- information processing
- broadcast
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011068 loading method Methods 0.000 title claims description 29
- 238000012546 transfer Methods 0.000 claims abstract description 106
- 238000003860 storage Methods 0.000 claims abstract description 12
- 238000012545 processing Methods 0.000 claims abstract description 11
- 230000010365 information processing Effects 0.000 claims description 96
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000003825 pressing Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ループ状の高速データ転送路に分散化して接
続された複数情報処理装置への制御プログラム初期ロー
ド方式に関する. 〔従来の技術〕 ループ状の高速データ転送路に多数の情報処理装置を接
続して処理を分散化した分散処理システムにおいては、
各情報処理装置の初期設足時に、各情報処理装置対応に
制御プログラムを初期ロードする必要がある.この種の
分散処理システムにおける従来の一般的な制御プログラ
ムの初期ロード方式を第2図により説明する。
続された複数情報処理装置への制御プログラム初期ロー
ド方式に関する. 〔従来の技術〕 ループ状の高速データ転送路に多数の情報処理装置を接
続して処理を分散化した分散処理システムにおいては、
各情報処理装置の初期設足時に、各情報処理装置対応に
制御プログラムを初期ロードする必要がある.この種の
分散処理システムにおける従来の一般的な制御プログラ
ムの初期ロード方式を第2図により説明する。
第2図において、情報処理装置A,B,C,D,・・・
Nは,それぞれ高速データ転送路接続装置3によりルー
プ状の高速データ転送路1に接続されており,それぞれ
の情報処理装置で制御信号及びデータ転送を行っている
。各情報処理装置A,B,C,D,・・・Nは、制御プ
ロセッサ2、高速データ転送路接続装置3、制御指示装
1ffl4、制御メモリ装置5、プログラム初期ロード
装置6、及び、制御プログラム記憶用磁気ディスク装置
7で構威される。各情報処理装置の磁気ディスク装置7
は,それぞれ制御プロセッサ2の制御プログラムを格納
している. 例えば情報処理装置Aにおいて、制御プログラム初期ロ
ード時、操作者が制御指示装置4の制御プログラム初期
ロード指示ボタンを押下する事により,制御プロセッサ
2に制御信号が伝送される。
Nは,それぞれ高速データ転送路接続装置3によりルー
プ状の高速データ転送路1に接続されており,それぞれ
の情報処理装置で制御信号及びデータ転送を行っている
。各情報処理装置A,B,C,D,・・・Nは、制御プ
ロセッサ2、高速データ転送路接続装置3、制御指示装
1ffl4、制御メモリ装置5、プログラム初期ロード
装置6、及び、制御プログラム記憶用磁気ディスク装置
7で構威される。各情報処理装置の磁気ディスク装置7
は,それぞれ制御プロセッサ2の制御プログラムを格納
している. 例えば情報処理装置Aにおいて、制御プログラム初期ロ
ード時、操作者が制御指示装置4の制御プログラム初期
ロード指示ボタンを押下する事により,制御プロセッサ
2に制御信号が伝送される。
制御プロセッサ2は,制御プログラム初期ロード信号を
受信すると、プログラム初期ロード装置6に起動信号を
送信する.これを受けて、プログラム初期ロード装置6
は磁気ディスク装置7の特定領域に収容されている制御
プログラムを読出し、制御プロセッサ2を介して制御メ
モリ装vl5に転送し,該制御プログラムの転送が完了
したら制御プロセッサ2に転送完了信号を送信する.転
送宛了信号を受信した制御プロセッサ2は,制御メモリ
5に格納された制御プログラムに制御を移し、以後,情
報処理装置Aは制御メモリ装置5の制御プログラムの制
御下で動作する。同様にして、他の情報処理装置B,C
,D,・・・Nにおいても、プログラム初期ロード装置
6がそれぞれ個々に自磁気ディスク装置7より制御プロ
グラムを初期ロードする. このように、従来は各情報処理装置が個々に制御指示装
置、制御プログラム記憶用磁気ディスク装置及びプログ
ラム初期ロード装置を装備して、制御プログラムを個々
に初期ロードする方式が広く使用されている。
受信すると、プログラム初期ロード装置6に起動信号を
送信する.これを受けて、プログラム初期ロード装置6
は磁気ディスク装置7の特定領域に収容されている制御
プログラムを読出し、制御プロセッサ2を介して制御メ
モリ装vl5に転送し,該制御プログラムの転送が完了
したら制御プロセッサ2に転送完了信号を送信する.転
送宛了信号を受信した制御プロセッサ2は,制御メモリ
5に格納された制御プログラムに制御を移し、以後,情
報処理装置Aは制御メモリ装置5の制御プログラムの制
御下で動作する。同様にして、他の情報処理装置B,C
,D,・・・Nにおいても、プログラム初期ロード装置
6がそれぞれ個々に自磁気ディスク装置7より制御プロ
グラムを初期ロードする. このように、従来は各情報処理装置が個々に制御指示装
置、制御プログラム記憶用磁気ディスク装置及びプログ
ラム初期ロード装置を装備して、制御プログラムを個々
に初期ロードする方式が広く使用されている。
従来の別の方式としては、一つの情報処理装置のみが全
情報処理装置の制御プログラムを格納している磁気ディ
スク装置を装備して、以下のようにして制御プログラム
初期ロードを行う方式がある。いま、第2図において,
情報処理装W1Aが自処理装置及びその他情報処理装置
B,C,D,・・・Nの制御プログラムを格納している
磁気ディスク装l1¥7を装備し、従って、情報処理装
置B,C,D,・・・Nは制御プログラム記憶用の磁気
ディスク装置7を装備していないとする. 情報処理装置Aの制御プログラム初期ロード時には、上
記と同様に、操作者が制御指示装置4の制御プログラム
初期ロード指示ボタンを押下する事により、制御プロセ
ッサ2に制御信号が伝送される。制御プロセッサ2は制
御プログラム切期ロード信号を受信すると,プログラム
初期ロード装置6に起動信号を送信する。プログラム初
期ロード装置6は、磁気ディスク装置7の特定領域に収
容されている制御プログラムを読出し、制御プロセッサ
2を介して制御メモリ装置5に転送し,該制御プログラ
ムの転送が完了したら制御プロセッサ2に転送完了信号
を送信する。転送完了信号を受信した制御プロセッサ2
は、制御メモリ装置5に格納された制御プログラムに制
御を移し、以降、情報処理装置Aは制御プログラムの制
御下で動作する. 情報処理装置B,C,D,・・・Nの制御プログラム初
期ロード時には、操作者が情報処理装置Aの制御指示装
置4の情報処理駿置B,C,D,・・・Nの制御プログ
ラム初期ロード指示ボタンを押下することにより、制御
プロセッサ2に制御信号が伝送される。これを受けて、
まず制御プロセッサ2はプログラム初期ロード装置6を
介して磁気ディスク装置7の特定領域に収容されている
情報処理装置Bの制御プログラムを読出して高進データ
転送路接続装置3に転送し、高速データ転送路1を経由
して情報処理装置Bに対して該制御プログラムを転送す
る.情報処理装[Bでは、高連データ転送路1経出で転
送された制御プログラムを高連データ転送路接続装ll
¥3で受信し、制御プロセッサ2を介して制御メモリ装
置5に転送し、該制御プログラムの転送が売了したら制
御プロセッサ2に転送完了信号を送信する。転送完了信
号を受信した制御プロセッサ2は,制御メモリ装置6に
格納された制御プログラムに制御を移し,以後、情報処
理装置Bは該制御プログラムの制御下で動作する. また、情報処理装置Bでは、制御プログラムの初期ロー
ドの完了通知を高速データ転送路1を経由して情報処理
装置Aに送信する。この初期ロードの完了通知を受信し
た情報処理装置Aは、情報処理装置C,D,・・・Nと
逐次同様な手順で制御プログラムを初期ロードさせて、
高速データ転送路lに接続している全ての情報処理装置
の制御プロセッサ2の制御メモリ装置5に制御プログラ
ムを初期ロードする。
情報処理装置の制御プログラムを格納している磁気ディ
スク装置を装備して、以下のようにして制御プログラム
初期ロードを行う方式がある。いま、第2図において,
情報処理装W1Aが自処理装置及びその他情報処理装置
B,C,D,・・・Nの制御プログラムを格納している
磁気ディスク装l1¥7を装備し、従って、情報処理装
置B,C,D,・・・Nは制御プログラム記憶用の磁気
ディスク装置7を装備していないとする. 情報処理装置Aの制御プログラム初期ロード時には、上
記と同様に、操作者が制御指示装置4の制御プログラム
初期ロード指示ボタンを押下する事により、制御プロセ
ッサ2に制御信号が伝送される。制御プロセッサ2は制
御プログラム切期ロード信号を受信すると,プログラム
初期ロード装置6に起動信号を送信する。プログラム初
期ロード装置6は、磁気ディスク装置7の特定領域に収
容されている制御プログラムを読出し、制御プロセッサ
2を介して制御メモリ装置5に転送し,該制御プログラ
ムの転送が完了したら制御プロセッサ2に転送完了信号
を送信する。転送完了信号を受信した制御プロセッサ2
は、制御メモリ装置5に格納された制御プログラムに制
御を移し、以降、情報処理装置Aは制御プログラムの制
御下で動作する. 情報処理装置B,C,D,・・・Nの制御プログラム初
期ロード時には、操作者が情報処理装置Aの制御指示装
置4の情報処理駿置B,C,D,・・・Nの制御プログ
ラム初期ロード指示ボタンを押下することにより、制御
プロセッサ2に制御信号が伝送される。これを受けて、
まず制御プロセッサ2はプログラム初期ロード装置6を
介して磁気ディスク装置7の特定領域に収容されている
情報処理装置Bの制御プログラムを読出して高進データ
転送路接続装置3に転送し、高速データ転送路1を経由
して情報処理装置Bに対して該制御プログラムを転送す
る.情報処理装[Bでは、高連データ転送路1経出で転
送された制御プログラムを高連データ転送路接続装ll
¥3で受信し、制御プロセッサ2を介して制御メモリ装
置5に転送し、該制御プログラムの転送が売了したら制
御プロセッサ2に転送完了信号を送信する。転送完了信
号を受信した制御プロセッサ2は,制御メモリ装置6に
格納された制御プログラムに制御を移し,以後、情報処
理装置Bは該制御プログラムの制御下で動作する. また、情報処理装置Bでは、制御プログラムの初期ロー
ドの完了通知を高速データ転送路1を経由して情報処理
装置Aに送信する。この初期ロードの完了通知を受信し
た情報処理装置Aは、情報処理装置C,D,・・・Nと
逐次同様な手順で制御プログラムを初期ロードさせて、
高速データ転送路lに接続している全ての情報処理装置
の制御プロセッサ2の制御メモリ装置5に制御プログラ
ムを初期ロードする。
この方式を採用することで、情報処理装置B,C,D,
・・・Nは、第1図に示したプログラム初期ロード装置
6および制御プログラム記憶用磁気ディスク装I!7を
装備する必要が無く、装置コストの低廉価を図る事が出
来る. 〔発明が解決しようとする課題〕 上記従来技術において、第2図に示した各情報処理装置
が個々に制御指示装置、制御プログラム記憶用磁気ディ
スク装置等を具備する方式では次のような問題があった
. ■ 各情報処理装置にそれぞれ制御指示装置、制御プロ
グラム記憶用磁気ディスク装置及びプログラム初期装置
を装備させるために装置価招が高くなる. ■ 制御プログラムの初期ロードを各情報処理装置対応
に制御指示装置より操作者が逐次指示する必要があり、
システム構成が大きくなると初期ロードに多数の操作者
が必要となり保守コストが高くなる。
・・・Nは、第1図に示したプログラム初期ロード装置
6および制御プログラム記憶用磁気ディスク装I!7を
装備する必要が無く、装置コストの低廉価を図る事が出
来る. 〔発明が解決しようとする課題〕 上記従来技術において、第2図に示した各情報処理装置
が個々に制御指示装置、制御プログラム記憶用磁気ディ
スク装置等を具備する方式では次のような問題があった
. ■ 各情報処理装置にそれぞれ制御指示装置、制御プロ
グラム記憶用磁気ディスク装置及びプログラム初期装置
を装備させるために装置価招が高くなる. ■ 制御プログラムの初期ロードを各情報処理装置対応
に制御指示装置より操作者が逐次指示する必要があり、
システム構成が大きくなると初期ロードに多数の操作者
が必要となり保守コストが高くなる。
■ 各情報処理装置の磁気ディスク装置に格納している
制御プログラムに機能追加、障害修理等で変更が生じた
場合、制御プログラムの害換えを分散処理システムを構
成する全情報処理装置対応に実施する必要があり、その
ための保守コストがかる。
制御プログラムに機能追加、障害修理等で変更が生じた
場合、制御プログラムの害換えを分散処理システムを構
成する全情報処理装置対応に実施する必要があり、その
ための保守コストがかる。
このような問題は、ある一つの情報処理装置のみに全情
報処理装置の制御プログラムを記憶した磁気ディスク装
置を装備させることにより解決できるが、従来は該制御
プログラム記憶用磁気ディスク装置を装備した情報処理
装置が逐次、他の情報処理装置に制御プログラムをロー
ド方式をとっているため、次のような問題があった。
報処理装置の制御プログラムを記憶した磁気ディスク装
置を装備させることにより解決できるが、従来は該制御
プログラム記憶用磁気ディスク装置を装備した情報処理
装置が逐次、他の情報処理装置に制御プログラムをロー
ド方式をとっているため、次のような問題があった。
■ 掴御プログラム記憶用磁気ディスク装置を装備した
例えば情報処理装置Aよりの制御プログラムの転送が,
高速データ転送路経由で逐次、情報処理装置B,C,D
,・・・Nとの間で実施するために転送時間がかかり,
システム立上げ時間が長時間となる。
例えば情報処理装置Aよりの制御プログラムの転送が,
高速データ転送路経由で逐次、情報処理装置B,C,D
,・・・Nとの間で実施するために転送時間がかかり,
システム立上げ時間が長時間となる。
■ 情報処理装lad,C,D,・・・Nに対する制御
プログラム情報転送が完了するまで、制御プログラム記
憶用磁気ディスク装置を装備した情報処理装置Aおよび
高速データ転送路が高使用率で使用されてしまい、他の
情報処理に影響が出てサービス開始が遅れてしまう. 従って、本発明の目的は、一つの情報処理装置のみに制
御プログラム用磁気ディスク装置等を装備することを前
提とし、高速データ転送路経由での他の各情報処理装置
への制御プログラム転送を効率化してシステム立上げを
短時間で実施するとともに,制御プログラム記憶用磁気
ディスク装置等を装備した情報処理装置および高速デー
タ転送路の使用を低下させ、さらに各情報処理装置の装
置コストの低廉価を図る事にある。
プログラム情報転送が完了するまで、制御プログラム記
憶用磁気ディスク装置を装備した情報処理装置Aおよび
高速データ転送路が高使用率で使用されてしまい、他の
情報処理に影響が出てサービス開始が遅れてしまう. 従って、本発明の目的は、一つの情報処理装置のみに制
御プログラム用磁気ディスク装置等を装備することを前
提とし、高速データ転送路経由での他の各情報処理装置
への制御プログラム転送を効率化してシステム立上げを
短時間で実施するとともに,制御プログラム記憶用磁気
ディスク装置等を装備した情報処理装置および高速デー
タ転送路の使用を低下させ、さらに各情報処理装置の装
置コストの低廉価を図る事にある。
上記目的を達成するために、本発明は、各情報処理装置
に,ループ状のデータ転送路経由で制御プログラムを中
継同報する機能を設け、制御プログラム記憶用磁気ディ
スク装置等の外部記憶装置を装備した情報処理装置は、
制御プログラムを複数の情報処理装置に初期ロードする
場合、外部記憶装置から読出した制御プログラムに同報
中継指示コマンド、同報アドレスを付加してループ状の
データ転送路に送信し、データ転送路より該制御プログ
ラム等を受信した情報処理装置は,その同報アドレスに
自装置アドレスが含まれていると受信した制御プログラ
ムを制御プロセッサの制御メモリ装置ヘロードするとと
もに.同報中継指示コマンドに従い、該受信した制御プ
ログラムにあらたに同報中継指示コマンド、同報アドレ
スを付加してループ状のデータ転送路に送信するように
したことである。
に,ループ状のデータ転送路経由で制御プログラムを中
継同報する機能を設け、制御プログラム記憶用磁気ディ
スク装置等の外部記憶装置を装備した情報処理装置は、
制御プログラムを複数の情報処理装置に初期ロードする
場合、外部記憶装置から読出した制御プログラムに同報
中継指示コマンド、同報アドレスを付加してループ状の
データ転送路に送信し、データ転送路より該制御プログ
ラム等を受信した情報処理装置は,その同報アドレスに
自装置アドレスが含まれていると受信した制御プログラ
ムを制御プロセッサの制御メモリ装置ヘロードするとと
もに.同報中継指示コマンドに従い、該受信した制御プ
ログラムにあらたに同報中継指示コマンド、同報アドレ
スを付加してループ状のデータ転送路に送信するように
したことである。
分散処理システムを構威している各情報処理装置の制御
プロセッサは,一般に各々が異なる制御プログラムで動
作することはまれで、全部あるいはいくつかのグループ
毎に同一の制御プログラムで動作する場合が大部分であ
る。このような場合、制御プログラム記憶用磁気ディス
ク装置等の外部記憶装置を装備した情報処理装置は、該
外部記憶装置から読出した制御プログラムに、同報中継
指示コマンド、ロードされるべき各装置アドレスからな
る同報アドレスを付加してループ状データ転送路に送信
する.該ループ状データ転送路経由で上記情報(同報中
継指示コマンド、同報アドレス及び制御プログラム)を
受信した情報処理装置は、その同報アドレスに自装置ア
ドレスが含まれていれば、受信した制御プログラムを制
御メモリ装置ヘロードし、同時に中継同報機能により、
あらたに同報中継指示コマンド、同報アドレスを作成し
て制御プログラムに付加し,ループ状データ転送路に送
信する。
プロセッサは,一般に各々が異なる制御プログラムで動
作することはまれで、全部あるいはいくつかのグループ
毎に同一の制御プログラムで動作する場合が大部分であ
る。このような場合、制御プログラム記憶用磁気ディス
ク装置等の外部記憶装置を装備した情報処理装置は、該
外部記憶装置から読出した制御プログラムに、同報中継
指示コマンド、ロードされるべき各装置アドレスからな
る同報アドレスを付加してループ状データ転送路に送信
する.該ループ状データ転送路経由で上記情報(同報中
継指示コマンド、同報アドレス及び制御プログラム)を
受信した情報処理装置は、その同報アドレスに自装置ア
ドレスが含まれていれば、受信した制御プログラムを制
御メモリ装置ヘロードし、同時に中継同報機能により、
あらたに同報中継指示コマンド、同報アドレスを作成し
て制御プログラムに付加し,ループ状データ転送路に送
信する。
このようにして,ループ状データ転送路経由で制御プロ
グラムが各情報処理装置をバケツリレー的に転送されて
、次々に所望情報処理装置の副御プロセッサの制御メモ
リ装置へ初期ロードされるため,制御プログラム用磁気
ディスク装置等を装備した情報処理装置の負担等が軽減
される.〔実施例〕 以下、本発明の一実施例について図面により説明する. 第1図は本発明の一実施例のシステム構或図である.第
2図で示したシステム構戒と同様に,情報処理装置A,
B,C,D,・・・Nがそれぞれ高速データ転送路接続
装置3によりループ状の高速データ転送路1に接続され
ており、それぞれが情報処理装置間で制御信号及びデー
タ転送を行っている.ここで,情報処理装MAは,制御
プロセッサ2,高速データ転送路接続装置3、制御指示
装置4,制御メモリ装置5,プログラム初期ロード装置
6、及び制御プログラム記憶用磁気ディスク装V17で
構威されるが,情報処理装置B,C,D,・・・Nは,
制御プロセッサ2,高速データ転送路接続装fli3、
制御メモリ装置5、及びプログラム初期ロード装置8で
構成されている.情報処理装置Aの磁気ディスク装置7
は、情報処理装置A及び情報処理装置B,C,D,・・
・Nの制御プログラムを格納している。
グラムが各情報処理装置をバケツリレー的に転送されて
、次々に所望情報処理装置の副御プロセッサの制御メモ
リ装置へ初期ロードされるため,制御プログラム用磁気
ディスク装置等を装備した情報処理装置の負担等が軽減
される.〔実施例〕 以下、本発明の一実施例について図面により説明する. 第1図は本発明の一実施例のシステム構或図である.第
2図で示したシステム構戒と同様に,情報処理装置A,
B,C,D,・・・Nがそれぞれ高速データ転送路接続
装置3によりループ状の高速データ転送路1に接続され
ており、それぞれが情報処理装置間で制御信号及びデー
タ転送を行っている.ここで,情報処理装MAは,制御
プロセッサ2,高速データ転送路接続装置3、制御指示
装置4,制御メモリ装置5,プログラム初期ロード装置
6、及び制御プログラム記憶用磁気ディスク装V17で
構威されるが,情報処理装置B,C,D,・・・Nは,
制御プロセッサ2,高速データ転送路接続装fli3、
制御メモリ装置5、及びプログラム初期ロード装置8で
構成されている.情報処理装置Aの磁気ディスク装置7
は、情報処理装置A及び情報処理装置B,C,D,・・
・Nの制御プログラムを格納している。
第3図は情報処理装置B.C,D,・・・Nにおけるプ
ログラム初期ロード装置8の詳細構成を示したもので,
該プログラム初期ロード装置8はデータ転送回路(1)
9 ,コマンド分析回路10,アドレス分析回路l1
、同報転送制御回路l2、転送データ緩衝記憶回路13
、プログラム初期ロード指示回路14、及び,データ転
送回路(2)15から構成される。
ログラム初期ロード装置8の詳細構成を示したもので,
該プログラム初期ロード装置8はデータ転送回路(1)
9 ,コマンド分析回路10,アドレス分析回路l1
、同報転送制御回路l2、転送データ緩衝記憶回路13
、プログラム初期ロード指示回路14、及び,データ転
送回路(2)15から構成される。
情報処理装置Aの制御プログラムの初期ロード時の動作
は第2図と同様である,即ち、操作者が制御指示装置4
の制御プログラム初期ロード指示ボタンを押下する事に
より制御プロセッサ2に制御イJ号が伝送される.制御
プロセッサ2は制御プログラム初期ロード信号を受信す
ると、プログラム初期ロード装置6に起動信号を送信す
る.プログラム初期ロード装W16は起動されると,磁
気ディスク装置7の特定領域に収容されている制御プロ
グラムを読出して制御メモリ装置5に転送し、該制御プ
ログラムの転送が完了したら、制御プロセッサ2は該制
御メモリ装置5に格納された制御プログラムに制御を移
し,以後,情報処理装置Aは制御プログラムの制御下で
動作する。
は第2図と同様である,即ち、操作者が制御指示装置4
の制御プログラム初期ロード指示ボタンを押下する事に
より制御プロセッサ2に制御イJ号が伝送される.制御
プロセッサ2は制御プログラム初期ロード信号を受信す
ると、プログラム初期ロード装置6に起動信号を送信す
る.プログラム初期ロード装W16は起動されると,磁
気ディスク装置7の特定領域に収容されている制御プロ
グラムを読出して制御メモリ装置5に転送し、該制御プ
ログラムの転送が完了したら、制御プロセッサ2は該制
御メモリ装置5に格納された制御プログラムに制御を移
し,以後,情報処理装置Aは制御プログラムの制御下で
動作する。
次に,情報処理装置B,C,D,・・・Nの制御プログ
ラムの初期ロードについて説明する。
ラムの初期ロードについて説明する。
情報処理装置Aの操作者が制御指示装置4の制御プログ
ラム初期ロード指示ボタンを押下することにより,制御
プロセッサ2に制御信号が伝送され,該制御プロセッサ
はプログラム初期ロード装置6を介して磁気ディスク装
置7の特定領域に収容されている制御プログラムを読出
し、該制御プログラムにコマンドコード,アドレスコー
ドを付加し,高速データ転送路接続装置3より高速デー
タ転送路1へ送出する。第4図に、この時の高速データ
転送路1上の情報形式を示す.ここで,コマンドコード
16は制御プログラム初期ロード、同報転送等を指示す
る。アドレスコードl7は同報アドレスである.例えば
,磁気ディスク装置7から読出した制御プログラムを情
報処理装置B,C,Dに同報転送する場合、アドレスコ
ードl7には情報処理装1tiB,C,Dの装置アドレ
スが含まれる。この同報アドレスは,操作者が制御指示
装置4より指定してもよく,あるいは、制御プログラム
に付加して予め磁気ディスク装置7に格納しておいても
よい。制御プログラム18は同報転送する制御プログラ
ム本体である.以下では,コマンドコード16、アドレ
スコード17,制御プログラム18を一緒にして制御プ
ログラム情報と云うことにする. 高速データ転送路1上の制御プログラ、ム情報は,まず
,情報処理装置Bの高速データ転送路接続装置3で受信
される(ここで,データは高速データ転送路1上をA−
)B→C・・・の方向にループするとする)。高速デー
タ転送路接続装1ii3で受信された制御プログラム情
報はデータ転送回路(l)9に転送され,コマンドコー
ド,アドレスコード,制御プログラムに分離され、この
うち、制御プログラムは転送データ緩衝記憶回路13に
格納される。
ラム初期ロード指示ボタンを押下することにより,制御
プロセッサ2に制御信号が伝送され,該制御プロセッサ
はプログラム初期ロード装置6を介して磁気ディスク装
置7の特定領域に収容されている制御プログラムを読出
し、該制御プログラムにコマンドコード,アドレスコー
ドを付加し,高速データ転送路接続装置3より高速デー
タ転送路1へ送出する。第4図に、この時の高速データ
転送路1上の情報形式を示す.ここで,コマンドコード
16は制御プログラム初期ロード、同報転送等を指示す
る。アドレスコードl7は同報アドレスである.例えば
,磁気ディスク装置7から読出した制御プログラムを情
報処理装置B,C,Dに同報転送する場合、アドレスコ
ードl7には情報処理装1tiB,C,Dの装置アドレ
スが含まれる。この同報アドレスは,操作者が制御指示
装置4より指定してもよく,あるいは、制御プログラム
に付加して予め磁気ディスク装置7に格納しておいても
よい。制御プログラム18は同報転送する制御プログラ
ム本体である.以下では,コマンドコード16、アドレ
スコード17,制御プログラム18を一緒にして制御プ
ログラム情報と云うことにする. 高速データ転送路1上の制御プログラ、ム情報は,まず
,情報処理装置Bの高速データ転送路接続装置3で受信
される(ここで,データは高速データ転送路1上をA−
)B→C・・・の方向にループするとする)。高速デー
タ転送路接続装1ii3で受信された制御プログラム情
報はデータ転送回路(l)9に転送され,コマンドコー
ド,アドレスコード,制御プログラムに分離され、この
うち、制御プログラムは転送データ緩衝記憶回路13に
格納される。
コマンドコードは、コマンドコード分析回路10に転送
されて分析される。コマンドコード分析回路10では,
コマンドコードが制御プログラム切期ロードを指示して
いると,プログラム初期ロード指示回路14に制御信号
を出し,さらにコマンドコードが同報転送を指示してい
ると、同報転送制御回路12に対して制御プログラム情
報の同報転送を指示する.アドレスコードは、アドレス
コード分析回路11に転送されて分析される。アドレス
コード分析回路11では、アドレスコードに自装置アド
レス(ここでは,情報処理装ii!Bのアドレス)が含
まれていると、同じくプログラム初期ロード指示回路1
4に制御信号を出し、さらに,アドレスコードに他装置
アドレスが存在すると、自&[アドレスを除いて該他装
置アドレスを同報アドレス情報として同報転送制御回路
12に転送する. プログラム初期ロード指示回路14は、コマンドコード
分析回路lOおよびアドレスコード分析回路11の両方
から制御信号を受取ると、制御プロセッサ2に制御プロ
グラム初期ロード信号を伝達する。制御プロセッサ2は
制御プログラム初期ロード信号を受信すると、データ転
送回路(2)15にデータ転送要求信号を送信する。こ
れを受けて,データ転送回路(2) l 5は転送デー
タ緩衝記憶回路13に格納されている制御プログラムを
読出して制御メモリ装置5に転送し、該制御プログラム
の転送が完了したら制御プロセッサ2に転送完了信号を
送信する。転送完了信号を受信した制御プロセッサ2は
、制御メモリ装置5に格納された制御プログラムに制御
を移し、以後、情報処理装置Bは制御プログラムの制御
下で動作する。
されて分析される。コマンドコード分析回路10では,
コマンドコードが制御プログラム切期ロードを指示して
いると,プログラム初期ロード指示回路14に制御信号
を出し,さらにコマンドコードが同報転送を指示してい
ると、同報転送制御回路12に対して制御プログラム情
報の同報転送を指示する.アドレスコードは、アドレス
コード分析回路11に転送されて分析される。アドレス
コード分析回路11では、アドレスコードに自装置アド
レス(ここでは,情報処理装ii!Bのアドレス)が含
まれていると、同じくプログラム初期ロード指示回路1
4に制御信号を出し、さらに,アドレスコードに他装置
アドレスが存在すると、自&[アドレスを除いて該他装
置アドレスを同報アドレス情報として同報転送制御回路
12に転送する. プログラム初期ロード指示回路14は、コマンドコード
分析回路lOおよびアドレスコード分析回路11の両方
から制御信号を受取ると、制御プロセッサ2に制御プロ
グラム初期ロード信号を伝達する。制御プロセッサ2は
制御プログラム初期ロード信号を受信すると、データ転
送回路(2)15にデータ転送要求信号を送信する。こ
れを受けて,データ転送回路(2) l 5は転送デー
タ緩衝記憶回路13に格納されている制御プログラムを
読出して制御メモリ装置5に転送し、該制御プログラム
の転送が完了したら制御プロセッサ2に転送完了信号を
送信する。転送完了信号を受信した制御プロセッサ2は
、制御メモリ装置5に格納された制御プログラムに制御
を移し、以後、情報処理装置Bは制御プログラムの制御
下で動作する。
この動作と並行して同報転送制御回路工2は、コマンド
コード分析回路10より制御プログラム情報の同報転送
を指示されると、そのためのコマンドコードをあらたに
作成し、これにアドレスコード分析回路11から与えら
れた同報アドレス情報をアドレスコードとして付加して
データ転送回路(1)9に転送すると共に、該データ転
送回路(l)9に対して転送データ緩衝記憶回路l3の
データ読出しを指示する.データ転送回路(l)9は、
転送データ緩衝記憶回路13に格納されている制御プロ
グラムをkl出し、これの先頭に同報転送制御回路12
から与えられたコマンドコード、アドレスコードを付加
して制御プログラム情報を組立て、高速データ転送路接
続装置3を起動して高連データ転送路1に送出する。
コード分析回路10より制御プログラム情報の同報転送
を指示されると、そのためのコマンドコードをあらたに
作成し、これにアドレスコード分析回路11から与えら
れた同報アドレス情報をアドレスコードとして付加して
データ転送回路(1)9に転送すると共に、該データ転
送回路(l)9に対して転送データ緩衝記憶回路l3の
データ読出しを指示する.データ転送回路(l)9は、
転送データ緩衝記憶回路13に格納されている制御プロ
グラムをkl出し、これの先頭に同報転送制御回路12
から与えられたコマンドコード、アドレスコードを付加
して制御プログラム情報を組立て、高速データ転送路接
続装置3を起動して高連データ転送路1に送出する。
以上のようにして、所望の情報処理装置のグループに、
制御プログラムがバケツリレー形式で中継同報される。
制御プログラムがバケツリレー形式で中継同報される。
従って、例えば情報処理装置B,C,D・・・Nの制御
プロセッサが全て同一制御プログラムで動作する場合は
,情報処理装置Aは制御プログラム情報を一度、高速デ
ータ転送路1に送出するだけでよいことになる。
プロセッサが全て同一制御プログラムで動作する場合は
,情報処理装置Aは制御プログラム情報を一度、高速デ
ータ転送路1に送出するだけでよいことになる。
以上説明したように、本発明によれば,分散処理システ
ム構成の各情報処理装置への高速データ転送路経山での
制御プログラムの初期ロードを、各装置に制御プログラ
ムを中継同報する機能を設けることにより行うようにし
たので、制御プログラム記憶用磁気ディスク装置を有す
る情報処理装置より他の情報処理装置対応に制御プログ
ラムを装置毎に逐次転送する必要がなく,従って、該磁
気ディスク装置を右する情報処理装置の使用率の低下が
図れると共に、バケツリレー的な転送であるため高速デ
ータ転送路の使用率の低下も図れる。
ム構成の各情報処理装置への高速データ転送路経山での
制御プログラムの初期ロードを、各装置に制御プログラ
ムを中継同報する機能を設けることにより行うようにし
たので、制御プログラム記憶用磁気ディスク装置を有す
る情報処理装置より他の情報処理装置対応に制御プログ
ラムを装置毎に逐次転送する必要がなく,従って、該磁
気ディスク装置を右する情報処理装置の使用率の低下が
図れると共に、バケツリレー的な転送であるため高速デ
ータ転送路の使用率の低下も図れる。
また、各情報処理装置の制御プログラム切期ロードと次
の情報処理装置への制御プログラムの転送を並行して出
来るので、各情報処理装置への制御プログラムの転送が
効率化し、システム立上げを短時間で実現できる。
の情報処理装置への制御プログラムの転送を並行して出
来るので、各情報処理装置への制御プログラムの転送が
効率化し、システム立上げを短時間で実現できる。
第1図は本発明の制御プログラム切期ロード方式を説明
するための分敗処理システムの一実施例の構成図、第2
図は従来の一般的な制御プログラム初期ロード方式を説
明するためのシステム構成図、第3図は第1図における
各情報処理装置のプログラム初期ロード製置の詳細構成
図,第4図は高速データ転送路上の制御プログラム情報
の形式を示す図である。 1・・・高速データ転送路、 2・・・制御プロセッサ
、3・・・高速データ転送路接続装置、 4・・・制御指示装置、 5・・・制御メモリ装置、6
・・・プログラム初期ロード装置、 7・・・制御プログラム記憶用磁気ディスク装置、8・
・・プログラム初期ロード装置、 9・・・データ転送回路(1)、 10・・・コマンド分析回路、 11・・・アドレス分析回路、 12・・・同報転送制御回路、 13・・・転送データ緩衝記憶同路、 14・・・プログラム初期ロード指示回路,5・・・デ
ータ転送回路(2)、 6・・・コマンドロード、 7・・・アドレスコード、 8・・・制御プログラム。 第3図 第4図
するための分敗処理システムの一実施例の構成図、第2
図は従来の一般的な制御プログラム初期ロード方式を説
明するためのシステム構成図、第3図は第1図における
各情報処理装置のプログラム初期ロード製置の詳細構成
図,第4図は高速データ転送路上の制御プログラム情報
の形式を示す図である。 1・・・高速データ転送路、 2・・・制御プロセッサ
、3・・・高速データ転送路接続装置、 4・・・制御指示装置、 5・・・制御メモリ装置、6
・・・プログラム初期ロード装置、 7・・・制御プログラム記憶用磁気ディスク装置、8・
・・プログラム初期ロード装置、 9・・・データ転送回路(1)、 10・・・コマンド分析回路、 11・・・アドレス分析回路、 12・・・同報転送制御回路、 13・・・転送データ緩衝記憶同路、 14・・・プログラム初期ロード指示回路,5・・・デ
ータ転送回路(2)、 6・・・コマンドロード、 7・・・アドレスコード、 8・・・制御プログラム。 第3図 第4図
Claims (1)
- (1)複数の情報処理装置がループ状データ転送路に接
続されてなる分散処理システムにおいて、前記複数の情
報処理装置中の或る情報処理装置(情報処理装置Aと称
す)に各情報処理装置の制御プログラムを格納した外部
記憶装置を装備し、 前記情報処理装置Aは、前記外部記憶装置から読出した
制御プログラムを複数の情報処理装置に初期ロードをす
る場合、該制御プログラムに同報中継指示コマンド、同
報アドレスを付加して前記前記ループ状データ転装路に
送信し(この同報中継指示コマンド、同報アドレス、制
御プログラムを一緒にして制御プログラム情報と称す)
、 前記ループ状データ転送路より制御プログラム情報を受
信した情報処理装置は、その同報アドレスに自装置アド
レスが含まれていると受信した制御プログラムを制御プ
ロセッサの制御メモリ装置へロードするとともに、同報
中継指示コマンドに従い、該受信した制御プログラムに
あらたに同報中継指示コマンド、同報アドレスを付加し
て制御プログラム情報を作成して前記ループ状データ転
送路に送信することを特徴とする制御プログラム初期ロ
ード方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1235343A JPH0398153A (ja) | 1989-09-11 | 1989-09-11 | 制御プログラム初期ロード方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1235343A JPH0398153A (ja) | 1989-09-11 | 1989-09-11 | 制御プログラム初期ロード方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0398153A true JPH0398153A (ja) | 1991-04-23 |
Family
ID=16984691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1235343A Pending JPH0398153A (ja) | 1989-09-11 | 1989-09-11 | 制御プログラム初期ロード方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0398153A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010522402A (ja) * | 2007-03-23 | 2010-07-01 | クゥアルコム・インコーポレイテッド | マルチプロセッサシステムのための命令通信技術 |
US7788379B2 (en) | 2006-08-10 | 2010-08-31 | Fujitsu Limited | Network system and information processing method |
WO2018042766A1 (ja) * | 2016-08-30 | 2018-03-08 | 株式会社ソシオネクスト | 処理装置、半導体集積回路及び半導体集積回路の起動方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5860851A (ja) * | 1981-10-08 | 1983-04-11 | Toshiba Corp | デ−タ伝送方式 |
JPS6219961A (ja) * | 1985-07-17 | 1987-01-28 | Nec Corp | マルチプロセツサのイニシヤルプログラムロ−デイング方式 |
-
1989
- 1989-09-11 JP JP1235343A patent/JPH0398153A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5860851A (ja) * | 1981-10-08 | 1983-04-11 | Toshiba Corp | デ−タ伝送方式 |
JPS6219961A (ja) * | 1985-07-17 | 1987-01-28 | Nec Corp | マルチプロセツサのイニシヤルプログラムロ−デイング方式 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7788379B2 (en) | 2006-08-10 | 2010-08-31 | Fujitsu Limited | Network system and information processing method |
JP2010522402A (ja) * | 2007-03-23 | 2010-07-01 | クゥアルコム・インコーポレイテッド | マルチプロセッサシステムのための命令通信技術 |
WO2018042766A1 (ja) * | 2016-08-30 | 2018-03-08 | 株式会社ソシオネクスト | 処理装置、半導体集積回路及び半導体集積回路の起動方法 |
JPWO2018042766A1 (ja) * | 2016-08-30 | 2019-06-24 | 株式会社ソシオネクスト | 処理装置、半導体集積回路及び半導体集積回路の起動方法 |
US10997298B2 (en) | 2016-08-30 | 2021-05-04 | Socionext Inc. | Processing apparatus, and semiconductor integrated circuit and boot method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0398153A (ja) | 制御プログラム初期ロード方式 | |
US4884195A (en) | Multiprocessor system for loading microprograms into a RAM control store of a bus controller | |
JPS627245A (ja) | ロ−カルエリアネツトワ−クの端末通信方式 | |
JPS62121505A (ja) | プログラマブルコントロ−ラのリンク方式 | |
KR900018792A (ko) | 입/출력 제어 시스템 재구성용 시스템 | |
JPS6190204A (ja) | プログラマブルコントロ−ラのリンク方式 | |
JPH056816B2 (ja) | ||
JPH0756501A (ja) | プロセス計装システム | |
JPS63249243A (ja) | 二次記憶情報セ−ブ方式 | |
JPH05282172A (ja) | 共有予備を有するマルチプロセッサシステム | |
JPS61184653A (ja) | プロセツサ間通信制御方式 | |
JPH0139141B2 (ja) | ||
JPS62219054A (ja) | 入出力ポ−ト・デバイス間接続方式 | |
JPH0294733A (ja) | プログラマブルコントローラの通信方式 | |
JPS62251954A (ja) | デ−タ通信処理装置 | |
JPS61216065A (ja) | 二次局のプログラムロ−デイング方式 | |
JPH0761172B2 (ja) | 自動交換機のプログラムロ−ド回路 | |
JPH04262441A (ja) | Posシステム | |
JPS61214043A (ja) | 端末装置 | |
JPH06332866A (ja) | プログラム間通信方式 | |
JP2001216249A (ja) | 省配線制御システムのターミナル装置 | |
JPH0219926A (ja) | マイクロプログラム格納方式 | |
JPS62195962A (ja) | 遠隔局の初期プログラムロ−ドシステム | |
JPS63266953A (ja) | 遠隔プログラム初期設定方式 | |
JPH09237235A (ja) | 自動通信機能を有する端末装置 |