JPH05282172A - 共有予備を有するマルチプロセッサシステム - Google Patents
共有予備を有するマルチプロセッサシステムInfo
- Publication number
- JPH05282172A JPH05282172A JP4108401A JP10840192A JPH05282172A JP H05282172 A JPH05282172 A JP H05282172A JP 4108401 A JP4108401 A JP 4108401A JP 10840192 A JP10840192 A JP 10840192A JP H05282172 A JPH05282172 A JP H05282172A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- regular
- data transfer
- maintenance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】
【目的】 少量の物理量で、かつ安全なシステム運用を
目指すマルチプロセッサシステムを構築する。 【構成】 各々異なるプログラムを搭載していて、物理
的に別々な複数のプロセッサ１〜３と、それらと物理的
に異なる共用予備プロセッサ４と、保守プロセッサ５
と、各々のプロセッサ間の情報を転送するデータ転送用
母線６と、このデータ転送用母線６と各プロセッサ間に
位置しデータ転送用母線６を各プロセッサに接続あるい
は切り離すためのスイッチ７と、保守プロセッサ５がス
イッチ７を制御するための制御線８より構成される。
目指すマルチプロセッサシステムを構築する。 【構成】 各々異なるプログラムを搭載していて、物理
的に別々な複数のプロセッサ１〜３と、それらと物理的
に異なる共用予備プロセッサ４と、保守プロセッサ５
と、各々のプロセッサ間の情報を転送するデータ転送用
母線６と、このデータ転送用母線６と各プロセッサ間に
位置しデータ転送用母線６を各プロセッサに接続あるい
は切り離すためのスイッチ７と、保守プロセッサ５がス
イッチ７を制御するための制御線８より構成される。
Description
【０００１】
【産業上の利用分野】本発明は複数のプロセッサでシス
テムを構築するマルチプロセッサシステムに係り、特に
共有予備を有するマルチプロセッサシステムに関するも
のである。
テムを構築するマルチプロセッサシステムに係り、特に
共有予備を有するマルチプロセッサシステムに関するも
のである。
【０００２】
【従来の技術】従来のマルチプロセッサ方式は、同一種
類の常用プロセッサ毎に予備プロセッサを設ける方式で
ある。すなわち、例えば、Ｎ種類（Ｎは整数）の異なる
処理を必要とするマルチプロセッサシステムにおいて
は、各々機能的に異なるＮ種類の常用プロセッサと、各
種類毎に備えられる各々物理的に異なる予備プロセッサ
からシステムが構成されていた。
類の常用プロセッサ毎に予備プロセッサを設ける方式で
ある。すなわち、例えば、Ｎ種類（Ｎは整数）の異なる
処理を必要とするマルチプロセッサシステムにおいて
は、各々機能的に異なるＮ種類の常用プロセッサと、各
種類毎に備えられる各々物理的に異なる予備プロセッサ
からシステムが構成されていた。
【０００３】
【発明が解決しようとする課題】この従来のマルチプロ
セッサシステムでは、各種類の常用プロセッサ毎に予備
プロセッサが設けられるため、システム内におけるプロ
セッサ数量が多くなり、物理的な規模が大きくなるとい
う課題があった。また、複数予備プロセッサがあるた
め、予備プロセッサ全体で見るとその稼動率が低いとい
う課題があった。
セッサシステムでは、各種類の常用プロセッサ毎に予備
プロセッサが設けられるため、システム内におけるプロ
セッサ数量が多くなり、物理的な規模が大きくなるとい
う課題があった。また、複数予備プロセッサがあるた
め、予備プロセッサ全体で見るとその稼動率が低いとい
う課題があった。
【０００４】
【課題を解決するための手段】本発明の共有予備を有す
るマルチプロセッサシステムは、各々の処理専用に異な
るプログラムを有するプロセッサを複数設置すること
で、システムとしての所望の処理を遂行するマルチプロ
セッサ方式において、各常用設備の常用プロセッサと、
この常用プロセッサのプログラムをロードすることによ
りその常用プロセッサと同等の機能を有する共用予備プ
ロセッサと、システムで使用されている各種の常用プロ
セッサのプログラムを蓄積する手段を有する保守プロセ
ッサと、上記常用プロセッサと上記予備プロセッサおよ
び上記保守プロセッサの各プロセッサ間の情報転送のた
めのデータ転送用母線と、このデータ転送用母線と上記
常用プロセッサおよび上記共用予備プロセッサとの間に
介在するスイッチを設け、このスイッチは上記保守プロ
セッサからの制御により上記常用プロセッサおよび上記
共用予備プロセッサを各々独立に上記データ転送用母線
と接続ならびに切り離しが実行できるようになし、かつ
上記共用予備プロセッサはそのプロセッサアドレスを上
記保守プロセッサからの制御により上記常用プロセッサ
のプロセッサアドレスに設定できるようになし、上記保
守プロセッサは上記各常用プロセッサ用のプログラムを
上記共用予備プロセッサに上記データ転送用母線を介し
て転送するようにしたものである。
るマルチプロセッサシステムは、各々の処理専用に異な
るプログラムを有するプロセッサを複数設置すること
で、システムとしての所望の処理を遂行するマルチプロ
セッサ方式において、各常用設備の常用プロセッサと、
この常用プロセッサのプログラムをロードすることによ
りその常用プロセッサと同等の機能を有する共用予備プ
ロセッサと、システムで使用されている各種の常用プロ
セッサのプログラムを蓄積する手段を有する保守プロセ
ッサと、上記常用プロセッサと上記予備プロセッサおよ
び上記保守プロセッサの各プロセッサ間の情報転送のた
めのデータ転送用母線と、このデータ転送用母線と上記
常用プロセッサおよび上記共用予備プロセッサとの間に
介在するスイッチを設け、このスイッチは上記保守プロ
セッサからの制御により上記常用プロセッサおよび上記
共用予備プロセッサを各々独立に上記データ転送用母線
と接続ならびに切り離しが実行できるようになし、かつ
上記共用予備プロセッサはそのプロセッサアドレスを上
記保守プロセッサからの制御により上記常用プロセッサ
のプロセッサアドレスに設定できるようになし、上記保
守プロセッサは上記各常用プロセッサ用のプログラムを
上記共用予備プロセッサに上記データ転送用母線を介し
て転送するようにしたものである。
【０００５】
【作用】本発明においては、共用予備プロセッサを複数
の常用プロセッサの共用予備装置として共用することが
でき、さらにスイッチで常用プロセッサをデータ転送用
母線から切り離すことができる。
の常用プロセッサの共用予備装置として共用することが
でき、さらにスイッチで常用プロセッサをデータ転送用
母線から切り離すことができる。
【０００６】
【実施例】図１は本発明の一実施例を示すブロック図で
ある。この図１において、１，２，３は常用設備の常用
プロセッサ、４はこの常用プロセッサ１〜３のプログラ
ムをロードすることによりその常用プロセッサと同等の
機能を有する共用予備プロセッサ、５はシステムで使用
される各種の常用プロセッサのプログラムを蓄積する手
段を有する保守プロセッサ、６は常用プロセッサ１〜３
と予備プロセッサ４および保守プロセッサ５の各プロセ
ッサ間の情報転送のためのデータ転送用母線、７はこの
データ転送用母線６と常用プロセッサ１〜３および共用
予備プロセッサ４との間に介在するスイッチ、８は保守
プロセッサ５からスイッチ７を制御する制御線である。
ある。この図１において、１，２，３は常用設備の常用
プロセッサ、４はこの常用プロセッサ１〜３のプログラ
ムをロードすることによりその常用プロセッサと同等の
機能を有する共用予備プロセッサ、５はシステムで使用
される各種の常用プロセッサのプログラムを蓄積する手
段を有する保守プロセッサ、６は常用プロセッサ１〜３
と予備プロセッサ４および保守プロセッサ５の各プロセ
ッサ間の情報転送のためのデータ転送用母線、７はこの
データ転送用母線６と常用プロセッサ１〜３および共用
予備プロセッサ４との間に介在するスイッチ、８は保守
プロセッサ５からスイッチ７を制御する制御線である。
【０００７】そして、このスイッチ７は保守プロセッサ
５からの制御により常用プロセッサ１〜３および共用予
備プロセッサ４を各々独立にデータ転送用母線６と接続
ならびに切り離しが実行でき、また、共用予備プロセッ
サ４はそのプロセッサアドレスを保守プロセッサ５から
の制御により常用プロセッサ１〜３のプロセッサアドレ
スα，β，γに設定でき、さらに保守プロセッサ５は各
常用プロセッサ１〜３用のα，β，γを共用予備プロセ
ッサ４にデータ転送用母線６を介して転送するように構
成されている。
５からの制御により常用プロセッサ１〜３および共用予
備プロセッサ４を各々独立にデータ転送用母線６と接続
ならびに切り離しが実行でき、また、共用予備プロセッ
サ４はそのプロセッサアドレスを保守プロセッサ５から
の制御により常用プロセッサ１〜３のプロセッサアドレ
スα，β，γに設定でき、さらに保守プロセッサ５は各
常用プロセッサ１〜３用のα，β，γを共用予備プロセ
ッサ４にデータ転送用母線６を介して転送するように構
成されている。
【０００８】ここで、データ転送用母線６は各プロセッ
サの情報を転送するものであるが、直接各プロセッサに
接続されているのではなく、各プロセッサとこのデータ
転送用母線６を接続あるいは切り離すことができるスイ
ッチ７を介して各プロセッサと接続される。また、この
スイッチ７の制御は保守プロセッサ５より行われる。そ
のために保守プロセッサ５とスイッチ７の間は、その旨
を制御する制御線８で接続されている。また、常用プロ
セッサ１，２，３は各々固有のプロセッサアドレスを有
しており、この実施例ではそれをα，β，γとしてい
る。
サの情報を転送するものであるが、直接各プロセッサに
接続されているのではなく、各プロセッサとこのデータ
転送用母線６を接続あるいは切り離すことができるスイ
ッチ７を介して各プロセッサと接続される。また、この
スイッチ７の制御は保守プロセッサ５より行われる。そ
のために保守プロセッサ５とスイッチ７の間は、その旨
を制御する制御線８で接続されている。また、常用プロ
セッサ１，２，３は各々固有のプロセッサアドレスを有
しており、この実施例ではそれをα，β，γとしてい
る。
【０００９】図２は図１の動作説明に供する共用予備プ
ロセッサ４の使用方法を説明するためのブロック図であ
る。この図２において図１と同一符号のものは相当部分
を示し、ａ，ａ′、ｂ，ｂ′、ｃ，ｃ′、ｄ，ｄ′はデ
ータ転送用母線６との接続ポイントである。そして、ス
イッチ７における実線は接続を示し、破線は切り離しを
示す。また、共用予備プロセッサ４におけるαはプロセ
ッサアドレス設定を示す。いま、例えば、保守プロセッ
サ５が常用プロセッサ１の障害を検出した場合には、保
守プロセッサ５はデータ転送用母線６を使用して常用プ
ロセッサ２，３へ常用プロセッサ１の障害を通知する。
ここで、常用プロセッサ２，３は常用プロセッサ１向け
のデータ転送を中止する。つぎに、保守プロセッサ５は
制御線８を介してスイッチ７に対して常用プロセッサ１
とデータ転送用母線６との接続ポイント（図中ａ、
ａ′）の切り離しを指示する。さらに、保守プロセッサ
５は、同様にスイッチ７に対して共用予備プロセッサ４
とデータ転送用母線６との接続ポイント（図中ｄ，
ｄ′）の接続を指示する。
ロセッサ４の使用方法を説明するためのブロック図であ
る。この図２において図１と同一符号のものは相当部分
を示し、ａ，ａ′、ｂ，ｂ′、ｃ，ｃ′、ｄ，ｄ′はデ
ータ転送用母線６との接続ポイントである。そして、ス
イッチ７における実線は接続を示し、破線は切り離しを
示す。また、共用予備プロセッサ４におけるαはプロセ
ッサアドレス設定を示す。いま、例えば、保守プロセッ
サ５が常用プロセッサ１の障害を検出した場合には、保
守プロセッサ５はデータ転送用母線６を使用して常用プ
ロセッサ２，３へ常用プロセッサ１の障害を通知する。
ここで、常用プロセッサ２，３は常用プロセッサ１向け
のデータ転送を中止する。つぎに、保守プロセッサ５は
制御線８を介してスイッチ７に対して常用プロセッサ１
とデータ転送用母線６との接続ポイント（図中ａ、
ａ′）の切り離しを指示する。さらに、保守プロセッサ
５は、同様にスイッチ７に対して共用予備プロセッサ４
とデータ転送用母線６との接続ポイント（図中ｄ，
ｄ′）の接続を指示する。
【００１０】つぎに、保守プロセッサ５はデータ転送用
母線６を介して共用予備プロセッサ４に対して障害中の
常用プロセッサ１のプロセッサアドレスαを通知する。
このとき、共用予備プロセッサ４は以後次のプロセッサ
アドレスの指示を受けるまでプロセッサアドレスをαと
して動作することになる。つぎに、保守プロセッサ５は
データ転送用母線６を介して共用予備プロセッサ４に常
用プロセッサ１用のプログラムを転送する。このプログ
ラム転送が終了し、共用予備プロセッサ４が正常に動作
したことを保守プロセッサ５が検出すると、この保守プ
ロセッサ５は常用プロセッサ２，３に対して常用プロセ
ッサ１の復旧を通知する。
母線６を介して共用予備プロセッサ４に対して障害中の
常用プロセッサ１のプロセッサアドレスαを通知する。
このとき、共用予備プロセッサ４は以後次のプロセッサ
アドレスの指示を受けるまでプロセッサアドレスをαと
して動作することになる。つぎに、保守プロセッサ５は
データ転送用母線６を介して共用予備プロセッサ４に常
用プロセッサ１用のプログラムを転送する。このプログ
ラム転送が終了し、共用予備プロセッサ４が正常に動作
したことを保守プロセッサ５が検出すると、この保守プ
ロセッサ５は常用プロセッサ２，３に対して常用プロセ
ッサ１の復旧を通知する。
【００１１】そして、以後、このマルチプロセッサは共
用予備プロセッサ４が常用プロセッサ１の役割を果たし
ながら常用プロセッサ２，３と共に稼動する。このよう
に、本発明は、スイッチ７により障害プロセッサをシス
テムから物理的に切り離すことができる。そして、各々
機能的に異なる複数のプロセッサに対して他の１台をプ
ロセッサが共用予備として使える。
用予備プロセッサ４が常用プロセッサ１の役割を果たし
ながら常用プロセッサ２，３と共に稼動する。このよう
に、本発明は、スイッチ７により障害プロセッサをシス
テムから物理的に切り離すことができる。そして、各々
機能的に異なる複数のプロセッサに対して他の１台をプ
ロセッサが共用予備として使える。
【００１２】
【発明の効果】以上説明したように本発明は、共用予備
プロセッサを複数の常用プロセッサの共用の予備装置と
して共用することができ、さらにスイッチで常用プロセ
ッサをデータ転送用母線から切り離すことができるよう
にしたので、少量の物理量でマルチプロセッサシステム
を構築でき、かつ障害プロセッサを安全なシステム運用
が実現できるという効果を有する。
プロセッサを複数の常用プロセッサの共用の予備装置と
して共用することができ、さらにスイッチで常用プロセ
ッサをデータ転送用母線から切り離すことができるよう
にしたので、少量の物理量でマルチプロセッサシステム
を構築でき、かつ障害プロセッサを安全なシステム運用
が実現できるという効果を有する。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の動作説明に供する共用予備プロセッサの
使用方法を説明するためのブロック図である。
使用方法を説明するためのブロック図である。
１〜３ 常用プロセッサ ４ 共用予備プロセッサ ５ 保守プロセッサ ６ データ転送用母線 ７ スイッチ ８ 制御線
Claims (1)
- 【請求項１】 各々の処理専用に異なるプログラムを有
するプロセッサを複数設置することで、システムとして
の所望の処理を遂行するマルチプロセッサ方式におい
て、各常用設備の常用プロセッサと、この常用プロセッ
サのプログラムをロードすることによりその常用プロセ
ッサと同等の機能を有する共用予備プロセッサと、シス
テムで使用されている各種の常用プロセッサのプログラ
ムを蓄積する手段を有する保守プロセッサと、前記各常
用プロセッサと前記予備プロセッサおよび前記保守プロ
セッサの各プロセッサ間の情報転送のためのデータ転送
用母線と、このデータ転送用母線と前記各常用プロセッ
サおよび前記共用予備プロセッサとの間に介在するスイ
ッチを設け、このスイッチは前記保守プロセッサからの
制御により前記各常用プロセッサおよび前記共用予備プ
ロセッサを各々独立に前記データ転送用母線と接続なら
びに切り離しが実行できるようになし、かつ前記共用予
備プロセッサはそのプロセッサアドレスを前記保守プロ
セッサからの制御により前記常用プロセッサのプロセッ
サアドレスに設定できるようになし、前記保守プロセッ
サは前記各常用プロセッサ用のプログラムを前記共用予
備プロセッサに前記データ転送用母線を介して転送する
ようにしたことを特徴とする共有予備を有するマルチプ
ロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4108401A JPH05282172A (ja) | 1992-04-02 | 1992-04-02 | 共有予備を有するマルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4108401A JPH05282172A (ja) | 1992-04-02 | 1992-04-02 | 共有予備を有するマルチプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05282172A true JPH05282172A (ja) | 1993-10-29 |
Family
ID=14483826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4108401A Pending JPH05282172A (ja) | 1992-04-02 | 1992-04-02 | 共有予備を有するマルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05282172A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002209013A (ja) * | 2001-01-11 | 2002-07-26 | Fujitsu Ltd | 通信制御システム |
-
1992
- 1992-04-02 JP JP4108401A patent/JPH05282172A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002209013A (ja) * | 2001-01-11 | 2002-07-26 | Fujitsu Ltd | 通信制御システム |
| JP4596652B2 (ja) * | 2001-01-11 | 2010-12-08 | 富士通株式会社 | 通信制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4014005A (en) | Configuration and control unit for a heterogeneous multi-system | |
| JPH05282172A (ja) | 共有予備を有するマルチプロセッサシステム | |
| JPH09218788A (ja) | インサービス直接ダウンロード方式 | |
| JPH05160876A (ja) | 通信制御プロセッサの管理方法 | |
| JPS625759A (ja) | 呼情報救済方式 | |
| JPS59146362A (ja) | インタフエ−ス切換え制御方式 | |
| JPS60205632A (ja) | デ−タ処理装置のプログラム・ロ−デイング方式 | |
| JPH07321799A (ja) | 入出力機器管理方法 | |
| JP2511542B2 (ja) | 情報処理システム | |
| JP3903688B2 (ja) | バンク切替システム | |
| JP3584889B2 (ja) | 情報処理システム | |
| JPS61194939A (ja) | 通信制御装置 | |
| JPS63304333A (ja) | 情報処理装置 | |
| JPS62254240A (ja) | 系切替方式 | |
| JPS58115520A (ja) | デ−タ処理装置におけるクロスコ−ル制御方式 | |
| JPS5911454A (ja) | 冗長化システム | |
| JPS5953583B2 (ja) | 切替装置 | |
| JPH06337742A (ja) | マルチプロセッサシステム | |
| JPH04211840A (ja) | ホットスタンバイシステム | |
| JPH0581218A (ja) | システムフアイル入替え方法 | |
| JPH1185530A (ja) | 自己修復機能付コントローラ | |
| JPS61224757A (ja) | 通信制御装置切換制御方式 | |
| JPH0332143A (ja) | マルチ分散制御交換システムのプロセッサ増設方法 | |
| JPH0410031A (ja) | マイクロプログラム制御装置 | |
| JPH05284193A (ja) | 通信制御処理装置の回線切替え方式 |