JPH0391944A - Ｌｓｉ補修配線方法 - Google Patents
Ｌｓｉ補修配線方法Info
- Publication number
- JPH0391944A JPH0391944A JP1228255A JP22825589A JPH0391944A JP H0391944 A JPH0391944 A JP H0391944A JP 1228255 A JP1228255 A JP 1228255A JP 22825589 A JP22825589 A JP 22825589A JP H0391944 A JPH0391944 A JP H0391944A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring pattern
- cut
- point
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008439 repair process Effects 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 31
- 238000009413 insulation Methods 0.000 claims abstract description 5
- 238000005520 cutting process Methods 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims 6
- 238000005553 drilling Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 12
- 238000001182 laser chemical vapour deposition Methods 0.000 abstract description 9
- 230000004048 modification Effects 0.000 abstract 2
- 238000012986 modification Methods 0.000 abstract 2
- 238000010884 ion-beam technique Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
- H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/94—Laser ablative material removal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体集積回路のチップ製造後、チップ上で、
配線パターンの切断、接続を行い論理変更等を行うＬＳ
Ｉの補修配線方法に係り、特に、補修個所の自由度を増
加させ、かつ、論理変更の自由度を増加させることので
きるＬＳＩ補修配線方法に関する。
配線パターンの切断、接続を行い論理変更等を行うＬＳ
Ｉの補修配線方法に係り、特に、補修個所の自由度を増
加させ、かつ、論理変更の自由度を増加させることので
きるＬＳＩ補修配線方法に関する。
［従来の技術］
近年、半導体集積回路の高集積化、微細化に伴い、ＬＳ
Ｉを構成する回路素子群とこれらを接続する信号線とに
より構成される論理的接続関係を示す論理情報が、複雑
かつ膨大なものとなっている。
Ｉを構成する回路素子群とこれらを接続する信号線とに
より構成される論理的接続関係を示す論理情報が、複雑
かつ膨大なものとなっている。
このため、ＬＳＩに論理不良が存在する場合にも、その
設計段階で論理不良の全てを発見することが困難である
。また、製造工程において，不良を生じる場合もある。
設計段階で論理不良の全てを発見することが困難である
。また、製造工程において，不良を生じる場合もある。
従って、この種の論理不良は、ＬＳＩが装置に実装され
、試験されて，初めて発見されることになる。このよう
な場合，ＬＳＩを再製造することが望ましいが、ＬＳＩ
の再製造には長期間を要し、そのため，このＬＳＩを搭
載して構成される装置の開発に遅れを生じ，好ましくな
い。
、試験されて，初めて発見されることになる。このよう
な場合，ＬＳＩを再製造することが望ましいが、ＬＳＩ
の再製造には長期間を要し、そのため，このＬＳＩを搭
載して構成される装置の開発に遅れを生じ，好ましくな
い。
そこで、ＬＳＩが製作され、このＬＳＩを用いる装置に
搭載された後に、ＬＳＩに論理不良が発見された場合、
当該ＬＳＩチップ内の配線の一部を切断する、あるいは
、接続する等により，配線の加工を行い、不良個所を修
正し、短期間でＬＳＩの論理変更を行うことが検討され
、種々の技術が報告されている。
搭載された後に、ＬＳＩに論理不良が発見された場合、
当該ＬＳＩチップ内の配線の一部を切断する、あるいは
、接続する等により，配線の加工を行い、不良個所を修
正し、短期間でＬＳＩの論理変更を行うことが検討され
、種々の技術が報告されている。
この種従来技術の第１として，例えば、特開昭８２−２
２９９５６号公報に記載された技術が知られている。こ
の従来技術は、イオンビーム、ＣＶＤ等のエネルギービ
ームにより、ＬＳＩの配線を接続、切断する方法に関す
るものである。
２９９５６号公報に記載された技術が知られている。こ
の従来技術は、イオンビーム、ＣＶＤ等のエネルギービ
ームにより、ＬＳＩの配線を接続、切断する方法に関す
るものである。
また、第２の従来技術として、例えば、特開昭６２−２
９８１３４号公報に記載された技術が知られている。こ
の従来技術は、ＬＳＩ内に予め予備配線を設けておき、
この予備配線を用いることにより、ＬＳＩ配線内の接続
を容易にするものである。
９８１３４号公報に記載された技術が知られている。こ
の従来技術は、ＬＳＩ内に予め予備配線を設けておき、
この予備配線を用いることにより、ＬＳＩ配線内の接続
を容易にするものである。
さらに、第３の従来技術として、例えば、特願昭６３−
１６５３８８号により提案した技術がある。この従来技
術は、ＬＳＩ内の配線に、布線、切断を考慮した、隣接
配線との間隔を持たせた配線部分を設けておき、この部
分を用いて、配線の接続、切断を行うことができるよう
にしたものである。
１６５３８８号により提案した技術がある。この従来技
術は、ＬＳＩ内の配線に、布線、切断を考慮した、隣接
配線との間隔を持たせた配線部分を設けておき、この部
分を用いて、配線の接続、切断を行うことができるよう
にしたものである。
［発明が解決しようとする課題］
前述した従来技術は、配線を切断、接続する点の決定を
、その点の上空の配線及び隣接する配線の状態を考慮し
て行う必要があるため、この隣接条件が満たされない場
合，ＬＳＩ内配祿の接続、切断を行うことができず，補
修による論理変更を行うことができないという問題点を
有している。
、その点の上空の配線及び隣接する配線の状態を考慮し
て行う必要があるため、この隣接条件が満たされない場
合，ＬＳＩ内配祿の接続、切断を行うことができず，補
修による論理変更を行うことができないという問題点を
有している。
さらに、前述した従来技術は、補修が予想されるＬＳＩ
の初期設計時に、配線の切断、接続を容易にするため、
配線パターン間隔をひろげ、あるいは、最上位配線層へ
配線パターンを引き出しておく等の考慮が必要であると
いう問題点を有している。
の初期設計時に、配線の切断、接続を容易にするため、
配線パターン間隔をひろげ、あるいは、最上位配線層へ
配線パターンを引き出しておく等の考慮が必要であると
いう問題点を有している。
本発明の目的は、前述した従来技術の問題点を解決し、
上空の配線、隣接する配線を考慮することなく、任意の
場所で、配線の切断、接続を行い、補修のための加工を
可能とし、また、初期設計時に，補修されることを考慮
せずにＬＳＩの設計を行うことのできるＬＳＩ補修配線
方法を提供することにある。
上空の配線、隣接する配線を考慮することなく、任意の
場所で、配線の切断、接続を行い、補修のための加工を
可能とし、また、初期設計時に，補修されることを考慮
せずにＬＳＩの設計を行うことのできるＬＳＩ補修配線
方法を提供することにある。
［課題を解決するための手段］
本発明によれば前記目的は、ＬＳＩ配線の切断の場合、
まず、上空及び隣接する配線パターンを考慮することな
く、所望の配線の切断を行い、この切断により、上空及
び隣接する配線を切断してしまった場合、その過剰切断
された配線パターンの部分をレーザＣＶＤ等による接続
技術により、再び電気的に接続することにより達成され
る。
まず、上空及び隣接する配線パターンを考慮することな
く、所望の配線の切断を行い、この切断により、上空及
び隣接する配線を切断してしまった場合、その過剰切断
された配線パターンの部分をレーザＣＶＤ等による接続
技術により、再び電気的に接続することにより達成され
る。
また、前記目的は、ＬＳＩ配線の接続の場合、まず、上
空及び隣接する配線パターンを考慮することなく、所望
の配線の接続を行う場所に接続用の穴明けを行い、この
穴から配線を引き出し、前述の穴明けにより、上空及び
隣接する配線を切断または接触させてしまった場合、そ
の配線パターンの両側を切断し、さらに、その両端間を
接続技術により電気的に接続することにより達成される
。
空及び隣接する配線パターンを考慮することなく、所望
の配線の接続を行う場所に接続用の穴明けを行い、この
穴から配線を引き出し、前述の穴明けにより、上空及び
隣接する配線を切断または接触させてしまった場合、そ
の配線パターンの両側を切断し、さらに、その両端間を
接続技術により電気的に接続することにより達成される
。
本発明によれば、前述により、上空及び隣接する配線パ
ターンを考慮することなく、所望位置の配隷の切断を行
うことが可能となり、また、所望位置の配線の接続を行
うことが可能となる。
ターンを考慮することなく、所望位置の配隷の切断を行
うことが可能となり、また、所望位置の配線の接続を行
うことが可能となる。
［作 用］
本発明は、ＬＳＩ内の配線の一部を切断あるいは接続し
てＬＳＩの論理補修を行う場合、切断または接続する点
の上空の配線及び隣接する配線を考慮することなく、切
断点、接続点を決定することができるので、配線の切断
または接続可能点の範囲を広げる二とができ、これによ
り、前述の配線条件による補修不可能という場合を無く
すことができ、論理変更を自由に行うことができる。
てＬＳＩの論理補修を行う場合、切断または接続する点
の上空の配線及び隣接する配線を考慮することなく、切
断点、接続点を決定することができるので、配線の切断
または接続可能点の範囲を広げる二とができ、これによ
り、前述の配線条件による補修不可能という場合を無く
すことができ、論理変更を自由に行うことができる。
［実施例］
以下、本発明によるＬＳＩ配線補修方法の実施例を図面
により詳細に説明する。
により詳細に説明する。
第１図はＬＳＩチップ内の配線の切断を行う工程を説明
する配線層の断面図である。第１図において、１は絶縁
物、２は第２層金属配線パターン、３は第１層金属配祿
パターン、４はマイクロイオンビームである。
する配線層の断面図である。第１図において、１は絶縁
物、２は第２層金属配線パターン、３は第１層金属配祿
パターン、４はマイクロイオンビームである。
いま，第１図（ａ）示す配線パターン上の点１０２を切
断したいものとする。この場合、まず、マイクロイオン
ビーム４等を、配線パターン上より照射し，配線パター
ン上の点１０２を切断する。
断したいものとする。この場合、まず、マイクロイオン
ビーム４等を、配線パターン上より照射し，配線パター
ン上の点１０２を切断する。
このとき、配線パターン上の点１０２の上空に配線パタ
ーンが存在するので、点１０２のみを切断することがで
きず、第１図（ｂ）に示すように、同時に、点１０２の
上空にある配線パターン上の点１０１をも切断してしま
う。そこで、次に、第工図（Ｃ）に示すように、マイク
ロイオンビーム４により開けられた穴の底部に絶縁物１
０３を形成して、配線パターン上の点１０２を絶縁加工
する。
ーンが存在するので、点１０２のみを切断することがで
きず、第１図（ｂ）に示すように、同時に、点１０２の
上空にある配線パターン上の点１０１をも切断してしま
う。そこで、次に、第工図（Ｃ）に示すように、マイク
ロイオンビーム４により開けられた穴の底部に絶縁物１
０３を形成して、配線パターン上の点１０２を絶縁加工
する。
その後、過剰に切断された点１０１の穴の部分に、第１
図（ｄ）に示すように、レーザＣＶＤ法等により，金属
Ｍ１０４を形成する。これにより、過剰に切断された点
１０１の両端の配線パターン１０５と１０６とが、金属
膜１０４により接続され、結果として、配線パターン上
の点１０２のみが切断されたことになり、初期の目的を
達成できたことになる。
図（ｄ）に示すように、レーザＣＶＤ法等により，金属
Ｍ１０４を形成する。これにより、過剰に切断された点
１０１の両端の配線パターン１０５と１０６とが、金属
膜１０４により接続され、結果として、配線パターン上
の点１０２のみが切断されたことになり、初期の目的を
達成できたことになる。
また、第ｌ図（ｂ）の絶縁物１０３の形成工程において
、該絶縁加工工程が微細加工のため、点１０１まで絶縁
物１０３が挿入され、第１図（ｅ）に示すように、点１
０１の両端の配線パターン１０５と１０６とが切断され
てしまう場合がある。このような場合、再度マイクロイ
オンビーム４により、配線パターン１０５と１０６の上
層の絶縁物１に穴１０Ｂと１１７を開け、レーザＣＶＤ
法等により、この穴１１６と１１７との間を金属膜１ｌ
３により接続する。これにより、過剰に切断された点１
０１の両端の配線パターン１０５と１０６とが、金属膜
１１１により接続されたことになり、結果として、配線
パターン上の点１０２のみが切断されたことになり、初
期の目的を達成できたことになる。
、該絶縁加工工程が微細加工のため、点１０１まで絶縁
物１０３が挿入され、第１図（ｅ）に示すように、点１
０１の両端の配線パターン１０５と１０６とが切断され
てしまう場合がある。このような場合、再度マイクロイ
オンビーム４により、配線パターン１０５と１０６の上
層の絶縁物１に穴１０Ｂと１１７を開け、レーザＣＶＤ
法等により、この穴１１６と１１７との間を金属膜１ｌ
３により接続する。これにより、過剰に切断された点１
０１の両端の配線パターン１０５と１０６とが、金属膜
１１１により接続されたことになり、結果として、配線
パターン上の点１０２のみが切断されたことになり、初
期の目的を達成できたことになる。
第２図、第３図は切断しようとする配線パターン上の点
の上空に複数の配線層が存在する場合の、切断結果を示
す断面図である。
の上空に複数の配線層が存在する場合の、切断結果を示
す断面図である。
第２図において、いま、最下層の配線層の点２０３を切
断するものとする。この場合、第ｌ図により説明したと
同様に、マイクロイオンビーム等により、点２０３まで
上空より穴開けを行い、所望の点２０３を切断する。こ
の結果、上空の配線層の配線パターンは、配線パターン
２０８と２０９とに、また、配線パターン２１０と２１
１とに切断されてしまう。
断するものとする。この場合、第ｌ図により説明したと
同様に、マイクロイオンビーム等により、点２０３まで
上空より穴開けを行い、所望の点２０３を切断する。こ
の結果、上空の配線層の配線パターンは、配線パターン
２０８と２０９とに、また、配線パターン２１０と２１
１とに切断されてしまう。
そこで、まず、穴の最下層の部分に絶縁物２０４を形成
し、切断点２０３の部分を、配線バターン２０１と２０
２に分離した後、レーザＣＶＤ法等により金属膜２０５
を形成し、点２０３の上層の配線パターン２０８と２０
９とを接続する。その後、金属膜２０５の上に絶縁物２
０６を形成するが、これにより、最上層の配線パターン
２１０、２１１相互間は、絶縁されたままとなる。この
ため、第１図（ｅ）説明したと同様に、再度マイクロイ
オンビーム等により、配線パターン２１０と２１１の上
層の絶縁物に穴を開け、レーザＣＶＤ法等により、この
２つの穴相互間を金属膜２０７により接続する。
し、切断点２０３の部分を、配線バターン２０１と２０
２に分離した後、レーザＣＶＤ法等により金属膜２０５
を形成し、点２０３の上層の配線パターン２０８と２０
９とを接続する。その後、金属膜２０５の上に絶縁物２
０６を形成するが、これにより、最上層の配線パターン
２１０、２１１相互間は、絶縁されたままとなる。この
ため、第１図（ｅ）説明したと同様に、再度マイクロイ
オンビーム等により、配線パターン２１０と２１１の上
層の絶縁物に穴を開け、レーザＣＶＤ法等により、この
２つの穴相互間を金属膜２０７により接続する。
これにより、過剰に切断された点の両端の配祿パターン
２０８と２０９とが、金属膜２０５により接続され、ま
た、配線パターン２１０と２１１とが、金属膜２０７に
より接続されたことになる。
２０８と２０９とが、金属膜２０５により接続され、ま
た、配線パターン２１０と２１１とが、金属膜２０７に
より接続されたことになる。
この結果、配線パターン上の点２０３のみが切断された
ことになり、初期の目的を達成できたことになる。
ことになり、初期の目的を達成できたことになる。
前述の金属膜２０５をレーザＣＶＤによる微細加工によ
り形成する場合、その加工精度により、金属膜２０５が
、第３図に金属膜−３０５として示すようにになり、配
線パターン２０８〜２１１を全て接続してしまう場合が
ある。
り形成する場合、その加工精度により、金属膜２０５が
、第３図に金属膜−３０５として示すようにになり、配
線パターン２０８〜２１１を全て接続してしまう場合が
ある。
このような場合、まず、配繍パターン２１０，２１１に
，マイクロイオンビームで穴３０９を開け、絶縁物３０
８を形成して最上層の配線パターンの切断を行う。その
後、穴３０９の外側の配線パターン３１２と３１３の上
の絶縁物を取り除き、両配線パターン３１２，３１３相
互間を金属膜３ｌ４により接続する。この結果、配繍パ
ターン上の点２０３のみが切断されたことになり、初期
の目的を達成できたことになる。
，マイクロイオンビームで穴３０９を開け、絶縁物３０
８を形成して最上層の配線パターンの切断を行う。その
後、穴３０９の外側の配線パターン３１２と３１３の上
の絶縁物を取り除き、両配線パターン３１２，３１３相
互間を金属膜３ｌ４により接続する。この結果、配繍パ
ターン上の点２０３のみが切断されたことになり、初期
の目的を達成できたことになる。
このように、前述の本発明の実施例によれば、切断すべ
き配線パターン上の点の上空に複数の配線層が存在する
場合にも、第１図（ｄ）、（ｅ）の処理の組み合わせに
より、下位層の配線パターンの切断を任意の場所で行う
ことが可能となる。
き配線パターン上の点の上空に複数の配線層が存在する
場合にも、第１図（ｄ）、（ｅ）の処理の組み合わせに
より、下位層の配線パターンの切断を任意の場所で行う
ことが可能となる。
第４図は配線パターン間の接続を行う場合の工程を説明
する断面図である。
する断面図である。
第４図（ａ）において、下層の配線パターン４０２上の
点４０１から配線パターンを引き出すものとする。この
場合、まず、第４図（ｂ）に示すように、点４０．１の
上空から、マイクロイオンビームによる穴開けを行う。
点４０１から配線パターンを引き出すものとする。この
場合、まず、第４図（ｂ）に示すように、点４０．１の
上空から、マイクロイオンビームによる穴開けを行う。
この結果、配線パターン４０２の上空の配線パターン４
０３が、点４０６の位置で切断されてしまう場合が生じ
る。このような過剰切断が生じた場合、切断された点４
０６の両端の配線パターン４０３上の点４０４，４０５
についても同様にして切断する。
０３が、点４０６の位置で切断されてしまう場合が生じ
る。このような過剰切断が生じた場合、切断された点４
０６の両端の配線パターン４０３上の点４０４，４０５
についても同様にして切断する。
その後、第４図（Ｃ）に示すように、前記切断点４０４
，４０５に絶縁物４０７，４０８を形成し、配線パター
ン４０３を配線パターン４１０、４１２、４１３及び４
１４に分離ｉ！Ｉ！Ｉ縁する。そして、次に、レーザＣ
ＶＤ法により金属膜４０９を形成して配線パターンを引
き出す。さらに、その後，切断状態になっている配線パ
ターン４１０と４１４との間を、第１図（ｅ）で説明し
たと同様な方法により、レーザＣＶＤ法等により接続す
る。
，４０５に絶縁物４０７，４０８を形成し、配線パター
ン４０３を配線パターン４１０、４１２、４１３及び４
１４に分離ｉ！Ｉ！Ｉ縁する。そして、次に、レーザＣ
ＶＤ法により金属膜４０９を形成して配線パターンを引
き出す。さらに、その後，切断状態になっている配線パ
ターン４１０と４１４との間を、第１図（ｅ）で説明し
たと同様な方法により、レーザＣＶＤ法等により接続す
る。
前述のような本発明の実施例によれば、下位配線層から
の配線パターンの引き出しを行い、この配線パターンと
他の配線パターンとの接続を行うことができ、ＬＳＩチ
ップの論理変更を行うことが可能となる。
の配線パターンの引き出しを行い、この配線パターンと
他の配線パターンとの接続を行うことができ、ＬＳＩチ
ップの論理変更を行うことが可能となる。
第５図は隣接配線パターンとの間隔が狭い場所の配線パ
ターンを切断する方法を説明する平面図である。
ターンを切断する方法を説明する平面図である。
第５図（ａ）において、いま、図示配線パターン５０２
上の点５０１を切断するものとする。前述と同様な方法
により切断点５０１の切断を行うと第５図（ｂ）に示す
ように、隣接する配線パターン上の点５０３をも同時に
切断されてしまう。このような場合、隣接する配線パタ
ーンの、配線パターン５０２と離れている他の点５０４
，５０５相互間を前述した接続、切断の技術を用いて金
属膜５０６により接続し、点５０１での配線パターンの
切断を達成することができる。
上の点５０１を切断するものとする。前述と同様な方法
により切断点５０１の切断を行うと第５図（ｂ）に示す
ように、隣接する配線パターン上の点５０３をも同時に
切断されてしまう。このような場合、隣接する配線パタ
ーンの、配線パターン５０２と離れている他の点５０４
，５０５相互間を前述した接続、切断の技術を用いて金
属膜５０６により接続し、点５０１での配線パターンの
切断を達成することができる。
なお、前述の実施例は、平面上で配綴パターンが隣接し
ているとして説明したが、前記隣接配線パターンが、切
断点と同層に位置する配線パターンだけでなく、多層の
配線、すなわち、穴に隣接する全ての配線パターンの場
合にも、適用することができる。
ているとして説明したが、前記隣接配線パターンが、切
断点と同層に位置する配線パターンだけでなく、多層の
配線、すなわち、穴に隣接する全ての配線パターンの場
合にも、適用することができる。
第６図は隣接配線パターンとの間隔が狭い場所の配線パ
ターンを接続する方法を説明する平面図である。
ターンを接続する方法を説明する平面図である。
第６図（ａ）において、配線パターン６１０上の点６０
１から配Ｍ６０３を引き出すものとする。
１から配Ｍ６０３を引き出すものとする。
この場合、第６図（ｂ）に示すように、配１ｉ１％６０
３を引き出すために、点６０１に、前述と同様に穴を開
け、レーザＣＶＤ法により金属膜６０２を形成するが、
配線パターン６０９と６１０との距離が短いため、これ
らの配線パターン相互間が、金属膜６０２により接続さ
れてしまう。そこで、隣接配線パターンとの間隔の広い
配線パターン６０９上の点６０４，６０５で、この配線
パターン６０９を切断する。そして、分離された配線パ
ターン６０６，６０８相互間を、前述した接続技術によ
り配線パターン６０８を形成することにより接続し、そ
の後、引き出し用の配線パターン６０３を形成する。
３を引き出すために、点６０１に、前述と同様に穴を開
け、レーザＣＶＤ法により金属膜６０２を形成するが、
配線パターン６０９と６１０との距離が短いため、これ
らの配線パターン相互間が、金属膜６０２により接続さ
れてしまう。そこで、隣接配線パターンとの間隔の広い
配線パターン６０９上の点６０４，６０５で、この配線
パターン６０９を切断する。そして、分離された配線パ
ターン６０６，６０８相互間を、前述した接続技術によ
り配線パターン６０８を形成することにより接続し、そ
の後、引き出し用の配線パターン６０３を形成する。
前述した本発明の実施例によれば、配線パターン上の目
的とする任意の点から配線パターンの引き出しを行うこ
とが可能となり、これにより、ＬＳＩチップの論理変更
を行うことができる。
的とする任意の点から配線パターンの引き出しを行うこ
とが可能となり、これにより、ＬＳＩチップの論理変更
を行うことができる。
前述した全ての本発明の実施例は、人手によって行うこ
とが可能であるが、本発明は、これらの全てを自動的に
行うようにすることもできる。
とが可能であるが、本発明は、これらの全てを自動的に
行うようにすることもできる。
第７図は前述の実施例を自動的に行う補修配線経路決定
システムの動作を説明するフローチャートであり、以下
、これについて説明する。
システムの動作を説明するフローチャートであり、以下
、これについて説明する。
この第７図に示す本発明の実施例は、初期ＬＳＩの配線
パターン情報をＸＹ方向及び層名方向の３次元情報で保
有する初期ＬＳＩ配線情報７ｌと、マイクロイオンビー
ム、レーザＣＶＤ等によりチップを加工する場合の加工
精度（例えば、切断した場合、ＹＹ方向格子の隣接配線
を切断する等）等の加工ルールである補修機器制約ルー
ル７４と、前述した複数の本発明の実施例で説明した方
法をルール化した補修配線ルール７３と、補修経路決定
ルール７６と、論理変更情報７２と、さらに、これらの
情報と、どの配線を切断して、どの配線を接続したいと
いう情報とをマージして、補修経路決定プログラム７５
が、補修経路情報７７を生成するものである。
パターン情報をＸＹ方向及び層名方向の３次元情報で保
有する初期ＬＳＩ配線情報７ｌと、マイクロイオンビー
ム、レーザＣＶＤ等によりチップを加工する場合の加工
精度（例えば、切断した場合、ＹＹ方向格子の隣接配線
を切断する等）等の加工ルールである補修機器制約ルー
ル７４と、前述した複数の本発明の実施例で説明した方
法をルール化した補修配線ルール７３と、補修経路決定
ルール７６と、論理変更情報７２と、さらに、これらの
情報と、どの配線を切断して、どの配線を接続したいと
いう情報とをマージして、補修経路決定プログラム７５
が、補修経路情報７７を生成するものである。
この補修経路決定プログラムによる配線パターン上の切
断点、接続点の決定は、極力、この点の上空の配線パタ
ーン、隣接配線パターンを加工しなくてよい点を選択し
て行うことが望ましく、このようにできないときに、前
述した本発明の実施例を用いた配繍経路を生成するよう
に行うことが望ましい。
断点、接続点の決定は、極力、この点の上空の配線パタ
ーン、隣接配線パターンを加工しなくてよい点を選択し
て行うことが望ましく、このようにできないときに、前
述した本発明の実施例を用いた配繍経路を生成するよう
に行うことが望ましい。
前述のようにして生成された補修経路情報７７は、マイ
クロイオンビーム、レーザＣｖｐ等の補修機器により、
利用されてＬＳＩチップの補修配線が行われ、論理変更
が行われた補修後のＬＳＩチップを得ることができる。
クロイオンビーム、レーザＣｖｐ等の補修機器により、
利用されてＬＳＩチップの補修配線が行われ、論理変更
が行われた補修後のＬＳＩチップを得ることができる。
前述した本発明の実施例によれば、上空配線、隣接配線
の切断、接続が生じてしまうぱあいにも，これらの切断
点、接続点の再補修を行うことが可能となり、配線パタ
ーン上の任意の点の切断、接続を行うことができ、ＬＳ
Ｉチップの論理変更の自由度を増大させることができる
。また、補修配線の配線経路をも、プログラムにより自
動決定することができるので、人手の介入を最小限とす
ることができ、補修配線の効率化と、補修後ＬＳＩチッ
プの信頼性の向上を図ることができる。
の切断、接続が生じてしまうぱあいにも，これらの切断
点、接続点の再補修を行うことが可能となり、配線パタ
ーン上の任意の点の切断、接続を行うことができ、ＬＳ
Ｉチップの論理変更の自由度を増大させることができる
。また、補修配線の配線経路をも、プログラムにより自
動決定することができるので、人手の介入を最小限とす
ることができ、補修配線の効率化と、補修後ＬＳＩチッ
プの信頼性の向上を図ることができる。
［発明の効果コ
以上説明したように本発明によれば、ＬＳＩチップ内配
線の一部を切断し、あるいは、接続してＬＳＩチップの
論理変更を行う場合、切断点、接続点の決定に際し、こ
れらの点の上空にある配線パターン、隣接する配線パタ
ーンについて配慮することが不要なため、この配慮によ
るＬＳＩチップの論理変更を断念するというようなこと
を避けることができる。すなわち、本発明によれば、Ｌ
ＳＩ補修の自由度を大幅に増加させることができる。
線の一部を切断し、あるいは、接続してＬＳＩチップの
論理変更を行う場合、切断点、接続点の決定に際し、こ
れらの点の上空にある配線パターン、隣接する配線パタ
ーンについて配慮することが不要なため、この配慮によ
るＬＳＩチップの論理変更を断念するというようなこと
を避けることができる。すなわち、本発明によれば、Ｌ
ＳＩ補修の自由度を大幅に増加させることができる。
また，本発明によれば，ＬＳＩの初期設計において、Ｌ
ＳＩの論理変更を考慮して、配線パターン間隔を広げる
、配線パターンの一部を再上位配線層に引き出す等の処
理を行う必要を無くすことができ、初期設計時の工数の
低減を図ることができる。
ＳＩの論理変更を考慮して、配線パターン間隔を広げる
、配線パターンの一部を再上位配線層に引き出す等の処
理を行う必要を無くすことができ、初期設計時の工数の
低減を図ることができる。
さらに、本発明によれば、プログラムによる自動設計を
行うことが可能であるので、補修後ＬＳＩの信頼性の向
上と、歩留まりの向上を図ることができる。
行うことが可能であるので、補修後ＬＳＩの信頼性の向
上と、歩留まりの向上を図ることができる。
第１図はＬＳＩチップ内の配線の切断を行う工程を説明
する配線層の断面図、第２図、第３図は切断しようとす
る配線パターン上の点の上空に複数の配線層が存在する
場合の、切断結果を示す断面図、第４図は配締パターン
間の接続を行う場合の工程を説明する断面図、第５図は
隣接配繍パターンとの間隔が狭い場所の配線パターンを
切断する方法を説明する平面図、第６図は隣接配線パタ
ーンとの間隔が狭い場所の配線パターンを接続する方法
を説明する平面図、第７図は本発明の方法を自動的に行
う補修配線経路決定システムの動作を説明するフローチ
ャートある。 １・・・・・・絶縁物、２・・・・・・第２層金属配線
パターン、３・・・・・第ｌ層金属配線パターン、４・
・・・・・マイクロイオンビームである。 第 ２ 図 第 ３ 図
する配線層の断面図、第２図、第３図は切断しようとす
る配線パターン上の点の上空に複数の配線層が存在する
場合の、切断結果を示す断面図、第４図は配締パターン
間の接続を行う場合の工程を説明する断面図、第５図は
隣接配繍パターンとの間隔が狭い場所の配線パターンを
切断する方法を説明する平面図、第６図は隣接配線パタ
ーンとの間隔が狭い場所の配線パターンを接続する方法
を説明する平面図、第７図は本発明の方法を自動的に行
う補修配線経路決定システムの動作を説明するフローチ
ャートある。 １・・・・・・絶縁物、２・・・・・・第２層金属配線
パターン、３・・・・・第ｌ層金属配線パターン、４・
・・・・・マイクロイオンビームである。 第 ２ 図 第 ３ 図
Claims (1)
- 【特許請求の範囲】 １、半導体集積回路のチップ製造後、チップ上でチップ
上空よりエネルギービームを照射して、配線パターンの
一部を切断、接続することにより前記半導体集積回路の
論理変更を行うＬＳＩ補修配線方法において、配線パタ
ーンの切断を行う場合、切断する配線パターンの上空の
配線パターンをも同時に切断し、その後、目的の切断点
に絶縁加工を行い、前記上空の切断された点に金属膜を
形成して、この切断点を再び電気的に接続することを特
徴とするＬＳＩ補修配線方法。 ２、前記切断された上空の配線パターンの切断点の両端
の配線パターン上の任意の点相互間に金属膜を形成して
、再び電気的に接続することを特徴とする特許請求の範
囲第１項記載のＬＳＩ補修配線方法。 ３、半導体集積回路のチップ製造後、チップ上でチップ
上空よりエネルギービームを照射して、配線パターンの
一部を切断、接続することにより前記半導体集積回路の
論理変更を行うＬＳＩ補修配線方法において、配線パタ
ーンの切断を行う場合、切断する配線パターンの上空に
複数層の配線パターンがある場合、これらの配線パター
ンをも同時に切断し、その後、目的の切断点に絶縁加工
を行い、さらに、前記上空の切断された複数の点に対し
て、金属膜を形成することにより、または、配線パター
ンの切断点の両端の配線パターン上の任意の点相互間に
金属膜を形成することにより、あるいは、これらを組合
せて、これらの切断点を再び電気的に接続することを特
徴とするＬＳＩ補修配線方法。 ４、半導体集積回路のチップ製造後、チップ上でチップ
上空よりエネルギービームを照射して、配線パターンの
一部を切断、接続することにより前記半導体集積回路の
論理変更を行うＬＳＩ補修配線方法において、配線パタ
ーンの接続を行う場合、接続点までの穴開けを行い、こ
の穴に金属膜を形成して配線パターンの引き出しを行い
、この接続点の上空に配線パターンが存在すれば、前記
穴開け時に上空の配線パターンをも同時に切断し、その
後、この切断点の両端を切断し、さらに、この切断点の
両端の任意の点相互間に金属膜を形成して、上空の配線
パターンを再び電気的に接続することを特徴とするＬＳ
Ｉ補修配線方法。 ５、半導体集積回路のチップ製造後、チップ上でチップ
上空よりエネルギービームを照射して、配線パターンの
一部を切断、接続することにより前記半導体集積回路の
論理変更を行うＬＳＩ補修配線方法において、配線パタ
ーンの切断を行う場合、切断する配線パターンに隣接す
る配線パターンをも同時に切断し、その後、隣接する配
線パターンの切断された点の両端の任意の点相互間に金
属膜を形成して、この切断点を再び電気的に接続するこ
とを特徴とするＬＳＩ補修配線方法。 ６、半導体集積回路のチップ製造後、チップ上でチップ
上空よりエネルギービームを照射して、配線パターンの
一部を切断、接続することにより前記半導体集積回路の
論理変更を行うＬＳＩ補修配線方法において、配線パタ
ーンの接続を行う場合、接続点まで穴開けを行い、この
穴開け時に隣接配線パターンを切断し、この穴に金属膜
を形成することにより、隣接配線パターンが接触する場
合、前記隣接配線パターンの切断点の両端を切断し、さ
らにその両端の任意の点相互間に金属膜を形成して、こ
の隣接配線を再び電気的に接続することを特徴とするＬ
ＳＩ補修配線方法。 ７、半導体集積回路のチップ製造後、チップ上でチップ
上空よりエネルギービームを照射して、配線パターンの
一部を切断、接続することにより前記半導体集積回路の
論理変更を行うＬＳＩ補修配線方法において、補修すべ
きＬＳＩの切断点、接続点、接続経路の決定のための配
線情報及び論理変更情報と、加工機械の制約ルールと、
前記特許請求の範囲第１項ないし第６項の方法による補
修配線ルールをマージして、プログラムにより補修加工
量が最低になるように、経路の決定を行うことを特徴と
するＬＳＩ補修配線方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1228255A JP2567952B2 (ja) | 1989-09-05 | 1989-09-05 | Ｌｓｉ補修配線方法 |
| US07/571,179 US5043297A (en) | 1989-09-05 | 1990-08-22 | Wiring method of on-chip modification for an LSI |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1228255A JP2567952B2 (ja) | 1989-09-05 | 1989-09-05 | Ｌｓｉ補修配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0391944A true JPH0391944A (ja) | 1991-04-17 |
| JP2567952B2 JP2567952B2 (ja) | 1996-12-25 |
Family
ID=16873602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1228255A Expired - Lifetime JP2567952B2 (ja) | 1989-09-05 | 1989-09-05 | Ｌｓｉ補修配線方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5043297A (ja) |
| JP (1) | JP2567952B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069076A (en) * | 1996-05-14 | 2000-05-30 | Yamaha Corporation | Method of making a semiconductor device with changeable interconnection |
| KR100798992B1 (ko) * | 2004-12-17 | 2008-01-28 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 액정 표시 장치 및 그 제조 방법 |
| US8404383B2 (en) | 2004-08-30 | 2013-03-26 | Mitsubishi Chemical Corporation | Negative electrode material for nonaqueous secondary cells, negative electrode for nonaqueous secondary cells, and nonaqueous secondary cell |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3325456B2 (ja) * | 1996-05-22 | 2002-09-17 | 株式会社アドバンテスト | メモリリペア方法ならびにそのメモリリペア方法が適用される電子ビームメモリリペア装置およびメモリ冗長回路 |
| JP2731288B2 (ja) * | 1990-08-28 | 1998-03-25 | 株式会社日立製作所 | 多層配線方法 |
| US5175504A (en) * | 1991-06-17 | 1992-12-29 | Photon Dynamics, Inc. | Method and apparatus for automatically inspecting and repairing a simple matrix circuit panel |
| US5235272A (en) * | 1991-06-17 | 1993-08-10 | Photon Dynamics, Inc. | Method and apparatus for automatically inspecting and repairing an active matrix LCD panel |
| US5432461A (en) * | 1991-06-28 | 1995-07-11 | Photon Dynamics, Inc. | Method of testing active matrix liquid crystal display substrates |
| US5504438A (en) * | 1991-09-10 | 1996-04-02 | Photon Dynamics, Inc. | Testing method for imaging defects in a liquid crystal display substrate |
| US5543729A (en) * | 1991-09-10 | 1996-08-06 | Photon Dynamics, Inc. | Testing apparatus and connector for liquid crystal display substrates |
| US5444385A (en) * | 1991-09-10 | 1995-08-22 | Photon Dynamics, Inc. | Testing apparatus for liquid crystal display substrates |
| US5459409A (en) * | 1991-09-10 | 1995-10-17 | Photon Dynamics, Inc. | Testing device for liquid crystal display base plate |
| US5465052A (en) * | 1991-09-10 | 1995-11-07 | Photon Dynamics, Inc. | Method of testing liquid crystal display substrates |
| US5204286A (en) * | 1991-10-15 | 1993-04-20 | Micron Technology, Inc. | Method of making self-aligned contacts and vertical interconnects to integrated circuits |
| US5214000A (en) * | 1991-12-19 | 1993-05-25 | Raychem Corporation | Thermal transfer posts for high density multichip substrates and formation method |
| US6159753A (en) * | 1996-12-20 | 2000-12-12 | Intel Corporation | Method and apparatus for editing an integrated circuit |
| US5904486A (en) * | 1997-09-30 | 1999-05-18 | Intel Corporation | Method for performing a circuit edit through the back side of an integrated circuit die |
| KR100688761B1 (ko) * | 2002-12-30 | 2007-02-28 | 동부일렉트로닉스 주식회사 | 반도체의 금속배선 형성방법 |
| US7317325B2 (en) * | 2004-12-09 | 2008-01-08 | Applied Materials, Inc. | Line short localization in LCD pixel arrays |
| US8772053B2 (en) * | 2012-11-12 | 2014-07-08 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method and device for repairing open line defect in liquid crystal display array substrate |
| CN105845625A (zh) * | 2016-05-18 | 2016-08-10 | 上海华虹宏力半导体制造有限公司 | 芯片的扰码验证电路修补方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59168652A (ja) * | 1983-03-16 | 1984-09-22 | Hitachi Ltd | 素子修正方法及びその装置 |
| JPS63157438A (ja) * | 1986-12-22 | 1988-06-30 | Hitachi Ltd | Ｉｃ素子並びにｉｃ素子における配線接続方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4240094A (en) * | 1978-03-20 | 1980-12-16 | Harris Corporation | Laser-configured logic array |
| US4259367A (en) * | 1979-07-30 | 1981-03-31 | International Business Machines Corporation | Fine line repair technique |
| JPS6122650A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Ltd | 欠陥救済方法および装置 |
| JPH0763064B2 (ja) * | 1986-03-31 | 1995-07-05 | 株式会社日立製作所 | Ｉｃ素子における配線接続方法 |
| JPS62298134A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Ltd | 半導体装置 |
| US4900695A (en) * | 1986-12-17 | 1990-02-13 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for producing the same |
| JPH0671048B2 (ja) * | 1988-07-02 | 1994-09-07 | 株式会社日立製作所 | 半導体集積回路の補修用配線構造およびその配線方法 |
-
1989
- 1989-09-05 JP JP1228255A patent/JP2567952B2/ja not_active Expired - Lifetime
-
1990
- 1990-08-22 US US07/571,179 patent/US5043297A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59168652A (ja) * | 1983-03-16 | 1984-09-22 | Hitachi Ltd | 素子修正方法及びその装置 |
| JPS63157438A (ja) * | 1986-12-22 | 1988-06-30 | Hitachi Ltd | Ｉｃ素子並びにｉｃ素子における配線接続方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069076A (en) * | 1996-05-14 | 2000-05-30 | Yamaha Corporation | Method of making a semiconductor device with changeable interconnection |
| US8404383B2 (en) | 2004-08-30 | 2013-03-26 | Mitsubishi Chemical Corporation | Negative electrode material for nonaqueous secondary cells, negative electrode for nonaqueous secondary cells, and nonaqueous secondary cell |
| KR100798992B1 (ko) * | 2004-12-17 | 2008-01-28 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 액정 표시 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2567952B2 (ja) | 1996-12-25 |
| US5043297A (en) | 1991-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0391944A (ja) | Ｌｓｉ補修配線方法 | |
| JP2005135971A (ja) | 半導体集積回路の配線設計方法及び半導体集積回路 | |
| JPH09162279A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6505333B1 (en) | Automatic placement and routing of semiconductor integrated circuits | |
| JPH04107951A (ja) | 多層配線方法 | |
| KR100910614B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| US6969952B2 (en) | System and method for automatically routing power for an integrated circuit | |
| JPH06325133A (ja) | 差動電流スイッチ対のルーティング方法 | |
| US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
| CN111863755A (zh) | 一种半导体结构及其制备方法 | |
| JPH06124321A (ja) | 自動配線処理方法 | |
| JPH0215657A (ja) | 半導体集積回路の補修用配線構造およびその配線方法 | |
| CN118016641A (zh) | 半导体测试结构 | |
| JPH11330176A (ja) | 半導体集積回路装置 | |
| JPS63281445A (ja) | ウェ−ハ集積回路の製造方法 | |
| JP2620005B2 (ja) | 配置配線決定方法 | |
| JPH11135635A (ja) | 半導体集積回路の設計方法 | |
| CN117690903A (zh) | 一种拼接芯片、芯片制造方法、芯片系统及电子设备 | |
| JP2005142376A (ja) | 半導体装置および半導体装置の解析方法 | |
| JPH01218051A (ja) | ウエハ規模集積回路の配線構造 | |
| JPH11214518A (ja) | 配置配線装置 | |
| JPS6196744A (ja) | 半導体集積回路のウエ−ハの試験方法 | |
| JPS62281446A (ja) | ウエ−ハ集積回路の製造方法 | |
| JPS59143342A (ja) | 論理変更可能な半導体装置 | |
| JPS63147344A (ja) | ウエ−ハ集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |