JPS63281445A - ウェ−ハ集積回路の製造方法 - Google Patents

ウェ−ハ集積回路の製造方法

Info

Publication number
JPS63281445A
JPS63281445A JP11631387A JP11631387A JPS63281445A JP S63281445 A JPS63281445 A JP S63281445A JP 11631387 A JP11631387 A JP 11631387A JP 11631387 A JP11631387 A JP 11631387A JP S63281445 A JPS63281445 A JP S63281445A
Authority
JP
Japan
Prior art keywords
wiring
integrated circuit
wirings
blocks
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11631387A
Other languages
English (en)
Inventor
Akinori Kanasugi
金杉 昭徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11631387A priority Critical patent/JPS63281445A/ja
Publication of JPS63281445A publication Critical patent/JPS63281445A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、一枚のウェーハ上に複数個の半導体集積回路
ブロックを形成し、これら半導体集積回路ブロックを切
り離ざず相互配線を施すことにより製造されるウェーハ
集積回路の製造方法において、 半導体集積回路ブロックの周囲に、半導体集積回路ブロ
ックψ位で繰り返される配線パターンを予め形成してお
くことにより、 ブロック間相互配線用のマスク設泪及び検査が容易でま
た配線切断や接続のための特別な■稈を不要にできるよ
うにしたものである。
〔産業上の利用分野〕
本発明はつ]−−ハ集積回路の!1IiI造方法に係り
、特に一枚のウェーハ上に形成される複数個の半導体集
積回路ブロックの相互配線についての製造方法に関する
論理集積回路の外部で信号が遅延する現象(オツブロッ
クディレィ)を無くすこと、ウェーハスクライブ■稈や
組立て■程を省略して一1ストダウンを図ること、スク
ライビング領域を有効パターン領域として使用すること
などを1]的として、一枚のウェーハ上に複数個のブロ
ックからなる集積回路を形成する技術が種々検Hされて
いる。
かかる目的に基づいて形成されたつ■−ハ集積回路で(
よ、歩留り改善を目的として予備のブロックも含めて冗
長に一枚のウェーハ上に複数個のブロックが搭載されて
おり、その中からテス1へにより正常に動作する良品の
ブロックを選択し、それら良品の一/[Jツク間を配線
することにより製造されるから、配線の方法が重要とな
る1、〔従来の技術〕 従来のつ]−−ハ集積回路のriA造方法には人別して
次の2通りの方法があった。第1の製造ブノ法はウェー
ハ上の複数個の半導体集積回路ブロックの良否試験の結
末に応じて、良品のブロック間の相互配線用のマスクを
作成して配線・”A Mする方法である。
また、従来の第2の製造方法はつl−ハ集積回路に共通
のブロック間相互配線を設けておき、良否試験の結果に
応じて、レーデやヒユーズあるいはマスク等を用いて、
配線の切断、接続を行ない、目的とする配線を達成する
方法である。
〔発明が解決しようとする問題点〕
しかしながら、良否試験の結果、一枚のウェーハ上の良
品と判定された半導体集積回路ブロックの位置は、各つ
F−ハ毎に異なるのが通常であるため、前記した第1の
製造方法では各つI−へ毎に専用の配線用マスクを設計
1作成しな()ればならず、極めてコストが高くなると
いう問題点がある。
また、前記した第2の製造方法では配線の切断。
接続個所におりる信頼性や特性の均−竹などに関して問
題が牛じやすく、またプ[1セスが複911となる問題
点がある。
更に、前記第1及び第2の製造方法はいずれも−つ  
  − ブロック間配線パターンはブロック単位の繰り返しにな
っていないため、ブ]」ツク内配線とブロック外配線と
は別々に取扱わねばならず、製造−r稈が繁雑であり、
・またブロック間配線パターンを、各つL−ハ集積回路
システム毎に設KI L、なりればならないため、設δ
1工程も繁雑であるという問題点を右していた。
本発明は上記の魚に鑑みて創作されたもので、上記の諸
問題点を解決した新規なつ丁−ハ集積回路の製造方法を
提供することを目的とする。
〔問題点を解決するための手段〕
本発明のつT−ハ集梢回路の製造方法は、一枚のつJ−
へ十に複数個の半導体集積回路ブロックとJ(にそれら
の各々の周囲に一定配線パターンの第1の配線層を形成
し、良品と判定された半導体集積回路ブロック間の相互
配線のためにコンタクトボールを第1の配線層を臨むよ
う所定位置に開孔した後、第1の配線層の上方に一定配
線パターンの第2の配線層を形成して配線を行ない、ウ
ェ一へ集積回路を製造する。
〔作用〕
一枚のウェーハ」−に複数個の半導体集積回路ブロック
を形成し、これら半導体集積回路ブロックを切り離さず
良品と判定された半導体集積回路ブロック間の相互配線
を施すことによりVJ造されるウェーハ集積回路の製造
方法において、まず半導体集積回路ブ1コック及び第1
の配線層が形成される。
次にコンタクトホールが開孔された後、第2の配線層が
形成される。この第2の配線層は一枚のウェーハ上のす
べての半導体集積回路ブロックの各々の周囲で、かつ、
第1の配線層の上方に第1の配線層による配線パターン
と直交する方向の一定配線パターンで形成される。
従って、第1及び第2の配線層による配線パターンは互
いに異なるが、いずれも良品の半導体集積回路ブロック
の位置に拘らず、すべてのウェーハ集積回路に共通にで
きる。また、配線をレーザやヒユーズ又はマスク等を用
いて接続したり、切断したり覆る必要はなく、コンタク
トホールの開孔10買の選択によって所望の配線が行な
える。。
〔実施例〕
第1図は本発明1ノ法により製造されたウェーハ集積回
路の一実施例の説明図で、同図(A)は半導体集積回路
ブロック(以下、単に「ブロック」という)周囲の配線
を示し、同図(13)はつ]−一八へ積回路全体の構成
図を示す。第1図(A)。
(B)において、1はブロックで、一枚のつ〕−一ハ2
十に例えば12個搭載されている。ブロック1はパッド
3+”□3gを右している、。
ウェーハ2土に形成されたブロック1はその内部配線と
共に第1図(A)中、垂直り向の配線4へ−11の配線
パターンをもつ第1の配線層がその周囲に形成される。
この第1の配線層にJこる配線の一部はパッド3+ 、
32.3s及び36に接続されている。
次にブロック間相互配線のために、第1の配線層の上部
を覆う絶縁層の所定位置に後述する如くコンタクトホー
ルが第1の配線層を臨むように穿設された後、その絶縁
層の表面に更に、配線4〜11の長手方向と直交する方
向に、第1図(A)に示す如く、配線12へ・19の配
線パターンをもつ第2の配線層がlff積される。この
第2の配線層による配線の一部はパッド33.34.3
7及び38に接続されている。
なお、第1図(A)において、配線4と8の間、7と1
1の間が非接続となっているが、この非接続部の上方に
配線12〜19の配線用マスクにより配線12〜19の
形成時と同時に配線が形成される。同様に、配線12及
び15の各非接続部に対応する位置には、配線4〜11
の配線用マスクにより配線4〜11の形成時と同時に配
線が形成される。従って、上記の非接続部は、後]ホす
る第3図の]ンタク1ヘボール30.31のような]ン
タクトホールを穿設することによって接続することがで
きる。
一枚のウェーハ2上の12個のブロック1′の夫々につ
いて第1図(A)に示した配線パターンと同じ配線パタ
ーンが形成される。すなわち、ブロック間配線がブ[」
ツク単位に繰り返される第1図(A>の配線パターンに
より、構成されるため、つ1−ハ2全体の配線パターン
は第1図(B)に示す如くになる1゜ 次に良品のブロック間の相方配線について更に説明覆る
。本実施例では、ウェーハ2」−に搭載された12個の
ブロック1の夫々について、前記第1の配線層形成直後
にパッド3+=3aに検査装置の端子をあてて良否検査
が行なわれる。この良否検査の結果、良品と判定された
ブ[=1ツク1のうち、第1図(B)にA、Bで示す2
つの隣接するブロックが良品であるものとし、第2図に
示す如くブロックΔのパッドa1どブロックBのパッド
b+  (いずれも第1図<A)のパッド31に相当)
とを接続し、かつ、ブロックへのパッドa3 (第1図
(A>のパッド33に相当)とブロックBのパッドb7
 (第1図(A>のパッド37に相当)とを接続する場
合を例にとって説明する。
第2図中、一点鎖線より左側の■で示す領域にはブロッ
クA及びその周辺の配線パターンが形成されており、右
側の■で示す領域にはブロックB及びその周辺の配線パ
ターンが形成されている。
第2図において、前記第1の配Ii1層の表面に絶縁層
が形成された後、黒丸で示した位置にコンタクトホール
20〜25が人々穿設される。しかる後に、第2の配線
層が上記絶縁層上に」任積されることにより、上記のパ
ッドa、−b、間、及びa3−b7間の配線ができる。
ここで、−例として第2図に破線26で囲んで示した領
域の配線接続について更に詳細に第3図と共に説明する
。第3図(Δ)、(B)中、第2図ど同一構成部分には
同一符号を付しである。第3図(A>、(B)において
、第1の配線層28a及び28bは非接続とされており
、その上に絶縁層29が形成されでいる。この絶縁層2
9の所定位置にはコンタクトホール25.30及び31
が夫々第1の配線層28a、28bを臨むように開孔さ
れている。
一端が前記パッドb7に接続される第2の配線層32a
は]マスク1へホール25を介して第1の配線層28a
に接続されるよう、絶縁層29の上に形成される。また
、配線層32bは]ンタクトホール30,31を介して
第1の配線層28a。
28bと接続されるように絶縁層29の上に形成される
。なお、配線層32bは第2図には図示されていない。
このように、本実施例によれば、配線を切断覆る工程が
なく、接続・】1接続の個所の信頼性を高くできる。
なお、上記の実施例では第1図乃至第3図において垂直
方向に延在する配線は下層の配FA層で、水平方向に延
看する配線は」一層の配線層であるとして説明し1ζが
、その逆でもよいことは勿論である。
〔発明の効果〕
上述の如く、本発明によれば、第1及び第2の配線層に
よる配線パターンは、一枚のウェーハ上の良品の半導体
集積回路ブロックの位置に関係なく予め設定した一定パ
ターンで形成されるため、配線用マスクの作成が従来に
比し極めて安洒で、簡単に作成できると」(に、配線用
マスクをすべてのつ1−ハ集積回路に共用することがで
きる。また、本発明によれば、レーザ、ヒユーズ又はマ
スク等を用いて配線を切断したり、接続しないので、簡
単なプロレスで信頼竹高く、均一な特性の配線を行なう
ことができ、更に半導体集積回路ブロックをウェーハ上
に形成する従来方法と同じ要領で、ブロック内配線パタ
ーンにブロック間配線パターンを含めて同時に形成する
ことができる。また更にブロック間配線マスクを製造し
た際の検査も従来では困難であったが、本発明によれば
、限られた領域を検査することを繰り返せばよいので従
来の半導体集積回路の場合と同様に検査することができ
、しかも本発明のブロック間配線パターンは汎用性があ
るため、多くのシステムに適用することができる等の数
々の特長を有するものである。
【図面の簡単な説明】
第1図は本発明方法により製造されたウェーハ集積回路
の一実施例の説明図、 第2図は本発明方法によるブロック間配線の一実施例を
示す図、 第3図は第2図の要部の配線説明図である。 図において、 1、A、Bは半導体集積回路ブロック、2はウェーハ、 3+ 〜3a、a+、a3.b+、b7はパット、’ 
 20へ−25,30,31はコンタクトホール、28
a、28bは第1の配線層、 29は絶縁層、 32a、32bは第2の配線層である。 ヌX ゛乏イ 、−15戸主 1撃 よタ

Claims (1)

  1. 【特許請求の範囲】  一枚のウェーハ上に複数個の半導体集積回路ブロック
    を形成し、これら半導体集積回路ブロックを切り離さず
    良品と判定された該半導体集積回路ブロック間の相互配
    線を施すことにより製造されるウェーハ集積回路の製造
    方法において、 前記複数個の半導体集積回路ブロックと共にそれらの各
    々の周囲に一定配線パターンの第1の配線層を形成し、
    前記良品と判定された前記半導体集積回路ブロック間の
    相互配線のためにコンタクトホールを該第1の配線層を
    臨むよう所定位置に開孔した後、該複数個の半導体集積
    回路ブロックの各々の周囲で、かつ、該第1の配線層の
    上方に該第1の配線層による配線パターンと直交する方
    向の一定配線パターンの第2の配線層を形成して配線を
    行ない製造することを特徴とするウェーハ集積回路の製
    造方法。
JP11631387A 1987-05-13 1987-05-13 ウェ−ハ集積回路の製造方法 Pending JPS63281445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11631387A JPS63281445A (ja) 1987-05-13 1987-05-13 ウェ−ハ集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11631387A JPS63281445A (ja) 1987-05-13 1987-05-13 ウェ−ハ集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPS63281445A true JPS63281445A (ja) 1988-11-17

Family

ID=14683901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11631387A Pending JPS63281445A (ja) 1987-05-13 1987-05-13 ウェ−ハ集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS63281445A (ja)

Similar Documents

Publication Publication Date Title
JP2567952B2 (ja) Lsi補修配線方法
JPH0656874B2 (ja) 多層薄膜モジュール
JPH09162279A (ja) 半導体集積回路装置およびその製造方法
KR20040009866A (ko) 테스트 소자 그룹이 구비된 반도체 소자
JPS621247A (ja) 半導体装置の製造方法
KR20030082362A (ko) 반도체 장치 및 그의 제조방법
JPS63281445A (ja) ウェ−ハ集積回路の製造方法
JPS60178641A (ja) 半導体装置
JPH01218051A (ja) ウエハ規模集積回路の配線構造
JPH01120843A (ja) ウエーハスケール集積回路
JPH0786281A (ja) 半導体装置および半導体装置の製造方法
JP2003124276A (ja) 半導体集積回路および半導体装置の製造方法
JPS62272553A (ja) ウエ−ハ集積回路の製造方法
CN113140541A (zh) 集成电路单元及制作有集成电路单元的晶圆
JPS63147344A (ja) ウエ−ハ集積回路の製造方法
JPS62281445A (ja) ウエ−ハ集積回路の製造方法
JPH02239658A (ja) 半導体装置の配線方法
JPS59143342A (ja) 論理変更可能な半導体装置
JPS6136951A (ja) 半導体装置
JPS62165341A (ja) 半導体装置
JPH0582999B2 (ja)
JPH11145403A (ja) 半導体集積回路
JPH0227732A (ja) 低抵抗配線接続加工方法
JPH0590257A (ja) 集積回路装置
JPS6229156A (ja) 高密度lsi基板