JPH0389698A - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH0389698A JPH0389698A JP1228072A JP22807289A JPH0389698A JP H0389698 A JPH0389698 A JP H0389698A JP 1228072 A JP1228072 A JP 1228072A JP 22807289 A JP22807289 A JP 22807289A JP H0389698 A JPH0389698 A JP H0389698A
- Authority
- JP
- Japan
- Prior art keywords
- card
- cpu
- interrupt
- bus system
- application program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、例えばホームバスシステムにおけるホームコ
ントローラ等の装置に装着されて上記装着とデータ授受
を行なうＩＣカードに関するものである。
ントローラ等の装置に装着されて上記装着とデータ授受
を行なうＩＣカードに関するものである。
〈従来の技術〉
従来のＩＣカードとこのＩＣカードを装着する装置（以
下、単に装置と言う。）とのデータの授受は装置側のＣ
ＰＵの管理の下に行なわれている。
下、単に装置と言う。）とのデータの授受は装置側のＣ
ＰＵの管理の下に行なわれている。
したがって、ＩＣカードに記憶されたアプリケーション
プログラム、例えば、装置の故障診断を行うためのアプ
リケーションプログラムを実行するタイミング等は装置
側ですべて管理している。
プログラム、例えば、装置の故障診断を行うためのアプ
リケーションプログラムを実行するタイミング等は装置
側ですべて管理している。
〈発明が解決しようとする課題〉
このように、上記従来のＩＣカードに記憶されたアプリ
ケーションプログラムの実行は、装置側のＣＰＵに全面
的に依存しているため、ＩＣカードに記憶させるアプリ
ケーションプログラムの追加に伴って、装置側のＣＰＵ
が実行すべきプログラムのサイズは必然的に大形化せざ
るを得なかった。その結果、装置側のＣＰＵの処理量は
多くなり、ＣＰＵに多大な負担がかかると共に、ハード
ウェアの面でも複雑になり製造コストが高くつくといっ
た問題があった。
ケーションプログラムの実行は、装置側のＣＰＵに全面
的に依存しているため、ＩＣカードに記憶させるアプリ
ケーションプログラムの追加に伴って、装置側のＣＰＵ
が実行すべきプログラムのサイズは必然的に大形化せざ
るを得なかった。その結果、装置側のＣＰＵの処理量は
多くなり、ＣＰＵに多大な負担がかかると共に、ハード
ウェアの面でも複雑になり製造コストが高くつくといっ
た問題があった。
そこで、本発明の目的は、装置側のＣＰＵの負担を軽減
し、また、アプリケーションプログラムが追加されても
装置側のＣＰＵの処理量を増大させることなく、また装
置のコストアップを招くことなく、自メモリに記憶され
た種々のアプリケーションプログラムを装置に実行させ
ることのできるＩＣカードを提供することである。
し、また、アプリケーションプログラムが追加されても
装置側のＣＰＵの処理量を増大させることなく、また装
置のコストアップを招くことなく、自メモリに記憶され
た種々のアプリケーションプログラムを装置に実行させ
ることのできるＩＣカードを提供することである。
〈課題を解決するための手段〉
上述の従来技術の抱える問題点は、装置側のＣＰＵがＩ
Ｃカード側のアプリケーションプログラムの実行管理を
全面的に行っていたことに起因している。つまり、上記
問題点は、ＩＣカード側のアプリケーションプログラム
の実行管理を装置側のＣＰＵからＩＣカード側のＣＰＵ
に移せば解決する。つまり、ＩＣカードに、装置側のＣ
ＰＵへの割り込み機能を持たせてやればよいのである。
Ｃカード側のアプリケーションプログラムの実行管理を
全面的に行っていたことに起因している。つまり、上記
問題点は、ＩＣカード側のアプリケーションプログラム
の実行管理を装置側のＣＰＵからＩＣカード側のＣＰＵ
に移せば解決する。つまり、ＩＣカードに、装置側のＣ
ＰＵへの割り込み機能を持たせてやればよいのである。
以上の考えに基づいて発明されたＩＣカードは、計時手
段と、上記計時手段から所定時間が経過したことを表す
信号を受けて、上記装置に対して割り込みをかけるため
の割り込み信号を生成するＣＰＵと、上記ＣＰＵによっ
て生成された割り込み信号を上記装置に出力する割り込
み端子とを設けたことを特徴としている。
段と、上記計時手段から所定時間が経過したことを表す
信号を受けて、上記装置に対して割り込みをかけるため
の割り込み信号を生成するＣＰＵと、上記ＣＰＵによっ
て生成された割り込み信号を上記装置に出力する割り込
み端子とを設けたことを特徴としている。
〈作用〉
上記構成により、ＩＣカードが装置に装着されている間
、ＩＣカード側で時間管理をし、一定時間毎に割り込み
端子を通して装置側のＣＰＵに割り込みをかけ、ＩＣカ
ードに記憶されているアプリケーションプログラムをＩ
ＣカードのＣＰＵの制御の下に実行する。処理が終了す
ると装置側のＣＰＵの制御による通常処理にもどる。
、ＩＣカード側で時間管理をし、一定時間毎に割り込み
端子を通して装置側のＣＰＵに割り込みをかけ、ＩＣカ
ードに記憶されているアプリケーションプログラムをＩ
ＣカードのＣＰＵの制御の下に実行する。処理が終了す
ると装置側のＣＰＵの制御による通常処理にもどる。
装置側のＣＰＵは、上記アプリケーションプログラムの
実行管理から完全に解放される。
実行管理から完全に解放される。
アプリケーションプログラムを追加する場合は、ＩＣカ
ードのソフトウェアの変更だけで足りるので、装置には
ハードウェアにおいてもソフトウェアにおいても回答影
響を及ぼさない。
ードのソフトウェアの変更だけで足りるので、装置には
ハードウェアにおいてもソフトウェアにおいても回答影
響を及ぼさない。
〈実施例〉
以下、本発明を図示の実施例により詳細に説明する。
第１図は本発明の一実施例であるＩＣカードの概略ブロ
ック図、第２図は第１図のＩＣカードを装置の一例とし
てのホームバスシステムのホームコントローラへ装着し
た状態を示すブロック図、第３図は第２図のホームコン
トローラの情報盤を示す外観図である。
ック図、第２図は第１図のＩＣカードを装置の一例とし
てのホームバスシステムのホームコントローラへ装着し
た状態を示すブロック図、第３図は第２図のホームコン
トローラの情報盤を示す外観図である。
第１．２図において、ｌはＩＣカード、２はホームバス
システムである。
システムである。
上記ＩＣカードｌは、ＣＰＵ１ａ、カウンターによって
構成されたタイマｌｂ、メモリｌｃ、インターフェース
ｌｄ、電源リセット回路１ｈを備えると共に、上記電源
リセット回路１ｈと電源Ｖｃｃに接続される電源端子１
１、接地端子１ｊ１上記インターフエースｌｄに接続さ
れた複数のデータ送受端子１ｆ、ＣＰＵ１ａに接続され
た割り込み端子１ｅとを備えている。
構成されたタイマｌｂ、メモリｌｃ、インターフェース
ｌｄ、電源リセット回路１ｈを備えると共に、上記電源
リセット回路１ｈと電源Ｖｃｃに接続される電源端子１
１、接地端子１ｊ１上記インターフエースｌｄに接続さ
れた複数のデータ送受端子１ｆ、ＣＰＵ１ａに接続され
た割り込み端子１ｅとを備えている。
一方、ホームバスシステム２は、インターフェースをそ
れぞれ有する複数の端末ユニット（第２図には２つのみ
示す）２ｎ、２ｏと、これら端末ユニット２ｎ、２ｏを
制御するホームコントローラとからなり、上記ホームコ
ントローラは、第３図に示した外観を有する情報盤２ｍ
と主制御装置２ｐとからなる。
れぞれ有する複数の端末ユニット（第２図には２つのみ
示す）２ｎ、２ｏと、これら端末ユニット２ｎ、２ｏを
制御するホームコントローラとからなり、上記ホームコ
ントローラは、第３図に示した外観を有する情報盤２ｍ
と主制御装置２ｐとからなる。
上記情報盤２ｍは、ＣＰＵ２ａとインターフェース２ｂ
を内蔵すると共に、第３図に示すように、カラー表示デ
イスプレィ３ａと、スピーカ３ｂと、液晶タッチパネル
３Ｃと通話を行なうハンドセット３ｅとからなる入力表
示ユニット２ｄを前面に、上記ＩＣカードｉを挿入する
ための挿入口３ｇを側面に備えている。なお、第３図に
おいて、３ｄは電源表示ランプ、３ｒは電源スィッチで
ある。
を内蔵すると共に、第３図に示すように、カラー表示デ
イスプレィ３ａと、スピーカ３ｂと、液晶タッチパネル
３Ｃと通話を行なうハンドセット３ｅとからなる入力表
示ユニット２ｄを前面に、上記ＩＣカードｉを挿入する
ための挿入口３ｇを側面に備えている。なお、第３図に
おいて、３ｄは電源表示ランプ、３ｒは電源スィッチで
ある。
また、上記主制御装置２ｐは、ＣＰＵ２ｊと、電話回線
２ｒが接続された標準■１０２Ｑと、メモリ２にとイン
ターフェース２１とからなる。
２ｒが接続された標準■１０２Ｑと、メモリ２にとイン
ターフェース２１とからなる。
上記端末ユニット２ｎ、２ｏ、情報盤２ｍ、主制御装置
２ｐはそれぞれのインターフェース２ ｅ、 ２ ｇ。
２ｐはそれぞれのインターフェース２ ｅ、 ２ ｇ。
２ｂ、２ｉを介してホームバス２Ｃに接続されている。
なお、２ ｆ、 ２ ｈはそれぞれ、端末ユニット２ｎ
、２゜の本体である。
、２゜の本体である。
いま、ホームバスシステムの各ユニットの故障診断を行
うために、ＩＣカード■をホームコントローラのＩＣカ
ード挿入口３ｇに挿入するとすると、情報盤２ｍとＩＣ
カード１とが第２図に示す接続状態になる。このとき、
ＩＣカードｌのデータ送受端子１Ｆおよび割り込み端子
１ｅは情報盤２ｍのＣＰＵ２ａに、電源端子１ｉは電源
Ｖｃｃに接続される。そして、電源端子１１を介して上
記電源リセット回路１ｈに電力が供給されると、ＩＣカ
ードｌ内の上述の各ユニットがリセットされる。
うために、ＩＣカード■をホームコントローラのＩＣカ
ード挿入口３ｇに挿入するとすると、情報盤２ｍとＩＣ
カード１とが第２図に示す接続状態になる。このとき、
ＩＣカードｌのデータ送受端子１Ｆおよび割り込み端子
１ｅは情報盤２ｍのＣＰＵ２ａに、電源端子１ｉは電源
Ｖｃｃに接続される。そして、電源端子１１を介して上
記電源リセット回路１ｈに電力が供給されると、ＩＣカ
ードｌ内の上述の各ユニットがリセットされる。
それと同時に、タイマ１ｂはカウント値が０になって、
所定の時間を表すＣＰＵ１ａで設定されたカウント値ま
でカウントすると、タイマー１ｂは上記所定時間が経過
したことを表す信号をＣＰＵ１ａに出力する。このタイ
マｔｂによるカウント動作はＩＣカード１を挿入口３ｇ
から抜き取るまで続けられる。
所定の時間を表すＣＰＵ１ａで設定されたカウント値ま
でカウントすると、タイマー１ｂは上記所定時間が経過
したことを表す信号をＣＰＵ１ａに出力する。このタイ
マｔｂによるカウント動作はＩＣカード１を挿入口３ｇ
から抜き取るまで続けられる。
ＣＰＵ１ａはタイマ１ｂから所定の時間が経過したこと
を表す信号を受けると、ホームバスシステム２の情報盤
２ｎ＋ｃ）ＣＰＵ２ａに割り込みをかけるための割り込
み信号を発生し、割り込み端子１ｅを通してＣＰＵ２ａ
に出力する。情報盤２ｍのＣＰＵ２ａは、このＩＣカー
ド側の割り込み要求を受は付けると、ホームバスシステ
ムの通常のコントロール処理を一時中断し、ＩＣカード
ｌの実行モード（本実施例では、ホームバスシステムの
故障診断プログラムの実行モード）にはいり、ＩＣカー
ドｌのメモリＩＣ内に記憶されているアプリケージタン
プログラムを実行する。
を表す信号を受けると、ホームバスシステム２の情報盤
２ｎ＋ｃ）ＣＰＵ２ａに割り込みをかけるための割り込
み信号を発生し、割り込み端子１ｅを通してＣＰＵ２ａ
に出力する。情報盤２ｍのＣＰＵ２ａは、このＩＣカー
ド側の割り込み要求を受は付けると、ホームバスシステ
ムの通常のコントロール処理を一時中断し、ＩＣカード
ｌの実行モード（本実施例では、ホームバスシステムの
故障診断プログラムの実行モード）にはいり、ＩＣカー
ドｌのメモリＩＣ内に記憶されているアプリケージタン
プログラムを実行する。
プログラムが終了すると、ＣＰＵ２μはＩＣカードｌの
プログラム実行モードを抜けて通常のホームバスシステ
ムコントロール処理に復帰する。
プログラム実行モードを抜けて通常のホームバスシステ
ムコントロール処理に復帰する。
ところで、ＩＣカードＩによる割り込み処理は、ＩＣカ
ード１が情報盤２ｍに装着されている限り、ＩＣカード
ｌのタイマー１ｂで計られる一定時間の間隔をおいて定
期的に実行される。
ード１が情報盤２ｍに装着されている限り、ＩＣカード
ｌのタイマー１ｂで計られる一定時間の間隔をおいて定
期的に実行される。
このように、本実施例によれば、ＩＣカード１例で割り
込み処理のための全管理を行うため、ホームバスシステ
ム２に格納されたプログラムには、ＩＣカードｌに格納
されたアプリケーションプログラムを実行するためのル
ーチンを組み込む必要がない。したがって、ホームバス
システム２側のＣＰＵの処理量は従来に比較して軽減さ
れる。また、ＩＣカードのアプリケーションプログラム
が追加されても、ホームバスシステムのＣＰＵが実行す
べきプログラムのサイズは変化せず、したかって、ハー
ドウェアも変更する必要がないので、ホームバスシステ
ムのコストアップを回避できる。
込み処理のための全管理を行うため、ホームバスシステ
ム２に格納されたプログラムには、ＩＣカードｌに格納
されたアプリケーションプログラムを実行するためのル
ーチンを組み込む必要がない。したがって、ホームバス
システム２側のＣＰＵの処理量は従来に比較して軽減さ
れる。また、ＩＣカードのアプリケーションプログラム
が追加されても、ホームバスシステムのＣＰＵが実行す
べきプログラムのサイズは変化せず、したかって、ハー
ドウェアも変更する必要がないので、ホームバスシステ
ムのコストアップを回避できる。
また、本発明ではホームバスシステムについて述べたが
、ホームバスシステム以外への応用も可能である。
、ホームバスシステム以外への応用も可能である。
〈発明の効果〉
以上より明らかなように、本発明によれば、ＩＣカード
に格納された種々のアプリケーションプログラムの実行
にかかる時間管理を含む全管理は、それを装置側のＣＰ
Ｕの制御下に行っていた従来とは異なり、ＩＣカード側
のＣＰＵの制御下で行なえるので、装置側のＣＰＵの処
理量、負担をその分軽減できる。さらに、ＩＣカードに
おけるアプリケーションプログラムの追加に対しても、
ＩＣカードのソフトウェアのみを変更するだけで、装置
自体はハード面でもソフト面でも変更せずに対応できる
。それ故、装置のコストダウンが実現できる。
に格納された種々のアプリケーションプログラムの実行
にかかる時間管理を含む全管理は、それを装置側のＣＰ
Ｕの制御下に行っていた従来とは異なり、ＩＣカード側
のＣＰＵの制御下で行なえるので、装置側のＣＰＵの処
理量、負担をその分軽減できる。さらに、ＩＣカードに
おけるアプリケーションプログラムの追加に対しても、
ＩＣカードのソフトウェアのみを変更するだけで、装置
自体はハード面でもソフト面でも変更せずに対応できる
。それ故、装置のコストダウンが実現できる。
第１図は本発明の一実施例であるＩＣカードのブロック
図、第２図は第１図のＩＣカードをホームバスシステム
に接続した状態のブロック図、第３図は第２図の情報盤
の外観図である。 ｌ・・・ＩＣカード、ｌａ・・・ＣＰＵ５ ｌｂ・・・
タイマ、ｌｃ・・・メモリ、１ｄ・・・インターフェー
ス、１ｅ・・・割り込み端子、Ｉｆ・・・データ送受端
子、ｌｈ・・・電源リセット回路、１１・・・電源端子
、ｌｊ・・・接地端子。
図、第２図は第１図のＩＣカードをホームバスシステム
に接続した状態のブロック図、第３図は第２図の情報盤
の外観図である。 ｌ・・・ＩＣカード、ｌａ・・・ＣＰＵ５ ｌｂ・・・
タイマ、ｌｃ・・・メモリ、１ｄ・・・インターフェー
ス、１ｅ・・・割り込み端子、Ｉｆ・・・データ送受端
子、ｌｈ・・・電源リセット回路、１１・・・電源端子
、ｌｊ・・・接地端子。
Claims (1)
- （１）装置に装着されて上記装置とデータ授受を行なう
ＩＣカードにおいて、 計時手段と、 計時手段から所定時間が経過したことを表す信号を受け
て、上記装置に対して割り込みをかけるための割り込み
信号を生成するＣＰＵと、 上記ＣＰＵによって生成された割り込み信号を上記装置
に出力する割り込み端子とを備えたことを特徴とするＩ
Ｃカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1228072A JP2912390B2 (ja) | 1989-08-31 | 1989-08-31 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1228072A JP2912390B2 (ja) | 1989-08-31 | 1989-08-31 | Ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0389698A true JPH0389698A (ja) | 1991-04-15 |
| JP2912390B2 JP2912390B2 (ja) | 1999-06-28 |
Family
ID=16870756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1228072A Expired - Fee Related JP2912390B2 (ja) | 1989-08-31 | 1989-08-31 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2912390B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003520370A (ja) * | 2000-01-12 | 2003-07-02 | シュラムバーガー システムズ | 携帯用物品のための電子チップ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60204142A (ja) * | 1984-03-29 | 1985-10-15 | Toshiba Electric Equip Corp | 伝送装置 |
| JPH01114995A (ja) * | 1987-10-29 | 1989-05-08 | Toppan Printing Co Ltd | Ｉｃカード |
-
1989
- 1989-08-31 JP JP1228072A patent/JP2912390B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60204142A (ja) * | 1984-03-29 | 1985-10-15 | Toshiba Electric Equip Corp | 伝送装置 |
| JPH01114995A (ja) * | 1987-10-29 | 1989-05-08 | Toppan Printing Co Ltd | Ｉｃカード |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003520370A (ja) * | 2000-01-12 | 2003-07-02 | シュラムバーガー システムズ | 携帯用物品のための電子チップ |
| JP4757423B2 (ja) * | 2000-01-12 | 2011-08-24 | ゲマルト ソシエテ アノニム | 携帯用物品のための電子チップ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2912390B2 (ja) | 1999-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2778222B2 (ja) | 半導体集積回路装置 | |
| US5870541A (en) | Computer system capable of outputting status data without interrupting execution of program | |
| JPH0389698A (ja) | Ｉｃカード | |
| JP2877095B2 (ja) | マルチプロセッサシステム | |
| JPS6146549A (ja) | モジユール方式装置 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JP2944093B2 (ja) | マルチプロセッサ形情報処理装置 | |
| JPS5968069A (ja) | アクセス優先制御方式 | |
| JPS6234378Y2 (ja) | ||
| SU1683039A1 (ru) | Устройство обработки данных дл многопроцессорной системы | |
| JPH09114775A (ja) | マルチプロセッサシステム | |
| JPH03273730A (ja) | 通信制御方法 | |
| JPS63113750A (ja) | 情報処理システム | |
| JPS63174158A (ja) | マルチプロセツサシステム | |
| KR920002667B1 (ko) | 로컬버스 콘트롤 서브 유니트 | |
| JPS61118860A (ja) | デイジタル制御装置 | |
| JPH03122746A (ja) | Ｄｍａ制御方式 | |
| JP2000172307A (ja) | プロセスデータ収集装置の更新方法 | |
| JPH05257729A (ja) | オフライン・メンテナンス装置 | |
| JPH0329067A (ja) | マイクロコンピュータ | |
| JPH02103482A (ja) | 集積回路装置 | |
| JPS61221831A (ja) | 割り込み処理方式 | |
| JPS6029845A (ja) | 演算処理装置における割込信号制御方式 | |
| JPS58223175A (ja) | 機能分散処理システムの動作検証装置 | |
| JPH03111989A (ja) | タイムレコーダシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |