JP4757423B2 - 携帯用物品のための電子チップ - Google Patents

Description

【０００１】
【技術分野】
本発明は、一般に、スマートカードのような携帯用物品のための電子チップに関する。
【０００２】
【背景技術】
スマートカードは、現在、著しく成功を収めている。それらは、銀行取引、健康管理、電話等の多種多様な分野で使用されている。スマートカードの電子チップは、カードユーザに特有なデータ、例えば、銀行口座番号、ユーザの社会的セキュリティ番号、残りの電話度数等を記憶するために、１つ以上のメモリを組み込んでいる。
あるスマートカード、特に、銀行取引の分野で使用されるものは、比較的複雑なオペレーションを実行できるソースコードを含むマイクロプロセッサ型の処理回路を備えている。これらのオペレーションは、例えば、カードに含まれた機密情報を保護するための暗号化アルゴリズムを実施するか、又はデータファイルを編成することを含む。一般に、このようなオペレーションは、カード読み取り及び／又は書き込みターミナルによりコマンドが送信された後に実行される。
【０００３】
図１は、ターミナル又は読み取り及び／又は書き込み装置２と協働するように設計された電子チップ１ａを含むスマートカード１を示している。ターミナル２は、その目的で設けられたターミナルのスロット２ａにカード１が挿入されたときに、電子チップ１ａと通信することができ、特に、そこからデータを読み取ったり又はデータを書き込んだりすることができる。更に、ターミナル２は、チップ１ａに電力も供給する。
【０００４】
その結果、チップ１ａとターミナル２との間に接続が設定されると、ターミナル２は、読み取りコマンドのようなコマンドをチップに送信し、チップが特定の処理オペレーションを実行できるようにする。しかしながら、コマンドを送信した後に、ターミナル２は、所与の時間インターバル内にチップ１ａが応答することを期待する。この時間インターバルが経過したときに、ターミナル２がチップ１ａから応答を受信しない場合には、一般に、チップ１ａがもはや動作しないか又はターミナルから引き抜かれたと考える。スマートカードの送信プロトコルに関する規格ＩＳＯ７８１６−３は、ターミナルに応答するためにスマートカードに割り当てられた最大時間に対応する「ワーキング時間切れ」を規定する。このワーキング時間切れが経過したときに、カードが処理オペレーションを依然として実行している場合には、依然として動作していることをターミナルに指示するために再スタートバイトを送信することができる。再スタートバイトがターミナルによって受信されると、カードは、応答までに更なる時間インターバルを有し、そして必要に応じて、他の再スタートキャラクタを送信することができる。
【０００５】
従来のスマートカードでは、再スタートバイトを送信するためのオペレーションがマイクロプロセッサにプログラムされる。これを行うために、マイクロプロセッサによって実行されるべきソースコードの特定の位置にコマンドが挿入される。所与の処理動作中に、マイクロプロセッサがこれらコマンドの１つを検出すると、上記処理を中断して、再スタートバイトをターミナルへ送信する。
この技術は、マイクロプロセッサによって実行されるべき各オペレーションに必要な時間を前もってプランニングしなければならず、即ちソースコードを書き込むときにプランニングしなければならないので、重大な欠点がある。例えば、特定のコマンドがソースコードにおいて互いに離れ過ぎている場合には、実行のためにプランニングされた以上の時間を要する処理オペレーション中に、規格ＩＳＯ７８１６−３により許された最大応答時間を越える。この場合に、ターミナルは、スマートカードが動作しないと考えて、カードへの電力供給をスイッチオフし、カード内のデータ又はファイルがおそらく失われる可能性が高くなる。逆に、ソースコードにおいて特定のコマンドが互いに近付き過ぎる場合には、マイクロプロセッサは、処理を何回も中断するのを余儀なくされ、カードの実行速度を下げることになる。
【０００６】
一般的に、カードのマイクロプロセッサがソースコードを実行するのに要する時間を推定することは極めて困難である。というのは、この時間は、通常、最初の可変条件に依存するからである。
この点について、チップにより実行される処理オペレーションの速度に著しく影響せずに、割り当てられた時間インターバル内に、ターミナルに対して確実に応答することのできる電子チップが要望されることが容易に理解できよう。
本発明の目的は、特に、この要求を満足することのできる電子チップを提供することである。
【０００７】
【発明の開示】
従って、ターミナルと通信できるようにするインターフェイスと、ターミナルとチップとの間にリンクが設定された後に処理を遂行することのできる処理回路とを備えた電子チップにおいて、更に、上記処理回路に接続されて、少なくとも１つの所与の時間に処理がまだ完了しない場合に上記所与の時間中に第１信号を発生するためのタイムベース回路と、上記第１信号に応答して、チップが動作していることをターミナルに指示する目的で第２信号をインターフェイスに送信するための手段とを備えたことを特徴とする電子チップが提案される。
【０００８】
従って、本発明によれば、再スタート信号をターミナルへ送信しなければならない時間は、処理回路とは個別のタイムベース回路により決定される。それ故、これらの時間は、処理回路によって実行される処理時間巾とは独立しており、従って、ターミナルは、処理の複雑さには関わりなく、適時に、再スタート信号を受信する。
実際には、処理回路は、ほぼ処理の開始時にタイムベース回路をアクチベートするように構成される。「ほぼ処理の開始時」とは、処理回路が処理の実行を開始する直前又は直後にタイムベース回路がアクチベートされることを意味する。同様に、処理回路は、ほぼ処理の終了時にタイムベース回路をデアクチベートするように構成される。
【０００９】
典型的に、処理回路によってアクチベートされるときと、デアクチベートされるときとの間に、タイムベース回路は、第１信号を周期的に発生する。タイムベース回路による第１信号の２つの次々の送信間の時間周期は、ターミナルに応答するために電子チップに割り当てられた所定の応答時間より短い。
本発明の第１の実施形態によれば、第２信号をインターフェイスへ送信するための手段は、第１信号を受信できるように、タイムベース回路に接続された処理回路を備えている。この処理回路は、第１信号の受信に応答して処理に割り込み、第２信号をインターフェイスへ送信し、そして処理を再開する。
【００１０】
本発明の第２の実施形態によれば、第２信号をインターフェイスへ送信するための手段は、処理回路とは個別であり、例えば、タイムベース回路から受信した第１信号を、ターミナルによって確認できる、上記第２信号を形成する信号へと変換するためのエンコード回路を備えている。その変形として、タイムベース回路及びエンコード回路が同じ回路を形成し、第２信号が第１信号と同一であるようにしてもよい。
上記第２信号は、ビットの限定グループ、例えば、バイトの形態をとるのが好ましい。
【００１１】
上記処理回路は、通常、マイクロプロセッサである。それ故、タイムベース回路は、チップのバスに接続され、このバスには、マイクロプロセッサ及びそれに関連したメモリも接続される。又、本発明によれば、タイムベース回路は、直接ラインによってもマイクロプロセッサに接続され、この直接ラインは、タイムベース回路の第１信号をマイクロプロセッサへ送信することができ、そしてマイクロプロセッサにおいて割り込み入力に接続される。
又、本発明は、上述した電子チップを含むスマートカードにも関する。
【００１２】
本発明の別の特徴によれば、電子チップからターミナルへ再スタート信号を送信する方法であって、上記電子チップは、ターミナルと通信できるようにする手段と、処理回路とを含み、上記方法は、電子チップとターミナルとの間にリンクを設定し、上記処理回路により実行される処理中の、少なくとも１つの所与の時間中に、上記処理回路に接続されたタイムベース回路から第１信号を発生し、そして上記第１信号に応答して、チップがまだ動作していることをターミナルに指示する目的で第２信号をターミナルへ送信するという段階を含むことを特徴とする方法が提案される。
本発明の他の特徴及び効果は、添付図面を参照した多数の実施形態についての以下の詳細な説明より明らかとなろう。
【００１３】
【発明を実施するための最良の形態】
図２を参照すれば、本発明の第１の実施形態に基づくスマートカードのための電子チップ１０は、特に、インターフェイス１１と、送信回路１２と、マイクロプロセッサ１３と、メモリ１４、１５、１６とを備えている。このメモリ１４、１５、１６は、各々、ＲＡＭ（ランダムアクセスメモリ）、ＲＯＭ（リードオンリメモリ）及びＥＥＰＲＯＭ（電気的に消去可能なプログラマブルリードオンリメモリ）より成る。
【００１４】
インターフェイス１１は、一般に、スマートカード読み取りターミナルの対応電気接点（図示せず）と協働するように設計された電気接点で構成される。しかしながら、その変形形態として、ターミナル内に計画された対応送信／受信手段とデータを交換するための高周波送信／受信手段で構成されてもよい。インターフェイス１１は、上記チップ１０を組み込んだスマートカードが図１に示すようにターミナルに挿入されるか、又はターミナルの電磁界内で移動されるときに、ターミナルと電子チップ１０との間にリンクを設定するのに使用される。
送信回路１２は、ターミナルとチップ１０との間の通信プロトコルをマネージする。この回路は、当業者に知られており、従って、詳細に説明しない。
【００１５】
マイクロプロセッサ１３の目的は、ＲＯＭ１５にソースコードとして記憶された「オペレーティングシステム」と称するチップ処理及びマネージメントプログラムを実行することである。基本的なチップマネージメントアルゴリズムに加えて、オペレーティングシステムは、複雑な処理オペレーションを実行することができる。これらの複雑な処理オペレーションは、一般に、ターミナルからコマンドを受信した際に実行される。しかしながら、チップは、ターミナルとのリンクが設定された後に、能動的に動作して、それ自身の主導で複雑なオペレーションを実行することもできる。
【００１６】
「複雑なオペレーション」とは、ターミナルによってコマンドが送信された後に、又はチップとターミナルとの間にリンクが設定された後にチップがアクティブであるときに、チップに割り当てられた応答時間より長く実行がおそらく持続するであろう特定のオペレーションを意味する。例えば、ＥＥＰＲＯＭ１６に含まれた機密データを保護するための暗号化アルゴリズムは、このような複雑なオペレーションを代表するものである。同様に、例えば、これもＥＥＰＲＯＭ１６に記憶されたファイルツリー構造を更新するためのファイル編成ルーチンは、チップに割り当てられた応答時間より長い実行時間を必要とする。オペレーティングシステムは、一般に、メインプログラム及びサブプログラムより成る。各々の複雑なオペレーションは、対応するサブプログラムにより実施される。
【００１７】
ＲＡＭ１４は、主として、オペレーティングシステムのマイクロプロセッサ１３による実行中にデータを一時的に記憶するのに使用される。メモリ１４、１５及び１６は、データバス１７を経てマイクロプロセッサと情報を交換する。
又、本発明によれば、電子チップ１０は、バス１７に接続されたタイムベース回路１８も備え、この回路は、直接リンク１８ａを経てマイクロプロセッサ１３に直結される。タイムベース回路１８は、既知の形式の回路であり、例えば、ＳＴマイクロエレクトロニックスにより製造された回路「ＳＴ１９」である。
【００１８】
タイムベース回路は、一般に、正確な時間に事象をトリガーすることができる。本発明によれば、回路１８は、「割り込み」信号ＳＩを周期的に発生するのに使用され、この信号は、直接リンク１８ａを経てマイクロプロセッサ１３へ送信される。この割り込み信号ＳＩは、通常、ビットの有限グループ、例えば、バイトより成る。２つの連続するＳＩ信号間の時間周期は、電子チップに割り当てられた応答時間より著しく小さい。例えば、電子チップに割り当てられた応答時間が１秒である場合には、２つの連続するＳＩ信号間の時間周期は、９００ｍｓである。
【００１９】
タイムベース回路１８は、実行されるべき各複雑なオペレーションの開始時又は開始前にマイクロプロセッサ１３によりアクチベートされ、そして上記複雑なオペレーションの完了時に同じマイクロプロセッサによってデアクチベートされる。マイクロプロセッサ１３による複雑なオペレーションの実行中に、回路１８は、割り込み信号ＳＩをマイクロプロセッサの割り込み入力１３ａへ周期的に送信する。この信号ＳＩの受信に応答して、マイクロプロセッサ１３は、処理中の複雑なオペレーションの実行を直ちに中断し、そしてマイクロプロセッサによる再スタート信号ＳＲの送信を指令する割り込みルーチンと称する特定の割り込みプログラムを実行する。規格ＩＳＯ７８１６−３に適合するように、信号ＳＲは、１６進値「６０」の「ナルバイト」と称されるバイトの形式を取る。信号ＳＲは、送信回路１２を経てインターフェイス１１に送信され、電子チップの読み取りターミナルに送信され、そしてそれにより確認される。次いで、ターミナルは、カードに割り当てられた応答時間をリセットし、そして応答を再び待機する。同時に、マイクロプロセッサ１３は、複雑なオペレーションを再開する。２つの連続する割り込み信号ＳＩ間の時間周期が経過した際に、複雑なオペレーションが終了しない場合には、新たな割り込み信号ＳＩが送信され、マイクロプロセッサは、新たな再スタート信号ＳＲをターミナルへ送信し、複雑なオペレーションが終了するまでそのように続けられる。
【００２０】
図３は、図２に示す電子チップ１０を使用して本発明の第１の実施形態により実行される方法を詳細に示す。
図３に示す方法のステップＥ１ないしＥ３は、オペレーティングシステムがチップ１０にインストールされる前に実行され、即ちこのオペレーティングシステムの実際の開発中に実行される。
次のステップＥ４ないしＥ１２は、オペレーティングシステムがチップに永久的にインストールされた後に、チップ１０のマイクロプロセッサ１３により実行される。
【００２１】
ステップＥ１において、タイムベース回路１８の初期化値がオペレーティングシステムのソースコードに入力される。特に、回路１８の時間頻度は、２つの連続する割り込み信号ＳＩ間の時間周期が、電子チップに割り当てられた応答時間より著しく短くなるように定義される。
ステップＥ２において、回路１８をアクチベートするコマンド及びデアクチベートするコマンドがチップオペレーティングシステムのソースコードに挿入される。アクチベートコマンドは、マイクロプロセッサにより実行される複雑な処理オペレーションの開始に各々対応するソースコードの部分に入れられる。デアクチベートコマンドは、複雑な処理オペレーションの終了に各々対応するソースコードの部分に入れられる。
【００２２】
ステップＥ３において、上記割り込みルーチンがオペレーティングシステムのサブプログラムとして書き込まれる。上述したように、割り込みルーチンは、オペレーティングシステムのメインプログラムによりアクチベートされたときに、インターフェイス１１への再スタート信号ＳＲの送信を指令する。
ステップＥ４において、スマートカードがターミナルに挿入されるか又はスマートカードがターミナルの電磁界を経て移動された後に、マイクロプロセッサ１３は、チップ内の他の回路と同様に、ターミナルにより電気的又は電磁的に付勢される。次いで、マイクロプロセッサは、ＲＯＭ１５に記憶されたオペレーティングシステムのメインプログラムを実行する。
【００２３】
ステップＥ５において、例えば、ターミナルからコマンドがあった際に、複雑なオペレーションに対応するオペレーティングシステムのサブプログラムの実行を開始する前に、マイクロプロセッサは、アクチベートコマンドを検出し、そしてその結果、バス１７を経てタイムベース回路１８をアクチベートし、回路１８のアクチベーションフラグを「１」にセットする。このようにアクチベートされたタイムベース回路１８は、ステップＥ２で入力された初期化値で定義された時間頻度に基づいて割り込み信号ＳＩを周期的に発生することができる。
ステップＥ６では、マイクロプロセッサは、複雑なオペレーションの実行を開始する。
【００２４】
ステップＥ７では、マイクロプロセッサは、その割り込み入力１３ａをポーリングする。割り込み信号ＳＩが入力１３ａに到達しない場合及び複雑なオペレーションがまだ終了しない場合には（ステップＥ８）、ステップＥ６においてオペレーションが継続する。ステップＥ８において、複雑なオペレーションが終了した場合には、マイクロプロセッサは、アクチベーションフラグを「０」にセットすることによりタイムベース回路１８をデアクチベートし（ステップＥ９）、そしてオペレーティングシステムのメインプログラムへ戻る（ステップＥ４）。
逆に、入力１３ａが割り込み信号ＳＩを受信した場合には、マイクロプロセッサ１３が複雑なオペレーションを中断する（ステップＥ１０）。次いで、上述した割り込みルーチンを実行して、マイクロプロセッサによりスマートカードの読み取りターミナルへ再スタート信号又はバイトＳＲを送信するよう指令する。
【００２５】
ステップＥ１１において、複雑なオペレーションが終了しない場合に、アルゴリズムは、ステップＥ６へ復帰する。ステップＥ１１において、複雑なオペレーションが終了する場合には、マイクロプロセッサ１３は、ソースコードにおけるデアクチベートコマンドを検出すると、そのアクチベーションフラグを「０」にセットすることによりタイムベース回路１８をデアクチベートし（ステップＥ１２）、次いで、オペレーティングシステムのメインプログラムに戻る（ステップＥ４）。
従って、本発明によれば、再スタート信号ＳＲがターミナルに送信される時間が、タイムベース回路１８により、即ちマイクロプロセッサ１３とは個別の回路により決定される。回路１８は、それがアクティブであるときに、マイクロプロセッサ１３が実行中である複雑なオペレーションとは独立して、再スタート信号ＳＲを周期的に送信する。マイクロプロセッサ１３は、外部事象、即ち回路１８によりトリガーされる割り込み信号ＳＩの送信に関してのみ複雑なオペレーションを中断する。それ故、再スタート信号ＳＲをターミナルへ送信しなければならない時間を非常に正確に定義し、許可された応答時間を越えたためにターミナルがチップの電力をオフにする危険性がないようにすることができる。
【００２６】
図４は、本発明の第２の実施形態による電子チップ２０を示す。この電子チップ２０は、特に、インターフェイス２１と、送信回路２２と、マイクロプロセッサ２３と、メモリ２４、２５、２６とを備えている。これらの要素２１ないし２６は、図２に示された要素１１ないし１６と同一であり、互いに同様にリンクされる。
電子チップ２０と、本発明の第１の実施形態によるチップ１０との間の主たる相違は、図２の回路１８と同一のタイムベース回路２８が、メモリ２４、２５、２６と同様に、バス２７のみを経てマイクロプロセッサ２３に接続されることである。それ故、タイムベース回路１８とマイクロプロセッサ回路１３との間の直接的なリンク１８ａが削除されている。しかしながら、回路２８は、エンコード回路２９に接続され、この回路自身は、送信回路２２に接続される。
【００２７】
マイクロプロセッサ２３は、複雑なオペレーションの開始時及び終了時にタイムベース回路２８を各々アクチベート及びデアクチベートする。回路２８は、それがアクティブである時間中に、例えば、図２の信号ＳＩと同一の信号ＳＩ’を周期的に発生する。この信号ＳＩ’は、エンコード回路２９によって受信され、そしてスマートカード読み取りターミナルによりフォーマットを確認できる信号ＳＲ’に変換される。この信号ＳＲ’は、スマートカードが依然動作していることをターミナルに指示するよう意図された再スタート信号を表わし、図２の信号ＳＲと同じフォーマットを有する。
図４に示す例では、回路２８及び２９は、互いに個別である。しかしながら、その変形として、それらの回路を単一の回路に結合し、再スタート信号ＳＲ’を発生することができる。
【００２８】
第２の実施形態によるチップ２０は、第１の実施形態に比して、マイクロプロセッサ２３による複雑なオペレーションの実行を中断せずに、再スタート信号を送信できるという効果を奏する。第２の実施形態では、再スタート信号は、実際には、複雑なオペレーションと並列に送信される。
図５は、図４に示す電子チップ２０を使用して、本発明の第２の実施形態により実施される方法を詳細に示す。
【００２９】
図５に示す方法のステップＦ１及びＦ２は、オペレーティングシステムがチップ２０にインストールされる前に実行され、即ちこのオペレーティングシステムの実際の開発中に実行される。
次のステップＦ３ないしＦ７は、オペレーティングシステムがチップに永久的にインストールされた後に、チップ２０のマイクロプロセッサ２３により実行される。
予備段階Ｆ１及びＦ２は、各々、第１実施形態のステップＥ１及びＥ２と同様に、タイムベース回路２８のチップ初期値並びにこのタイムベース回路２８をアクチベート及びデアクチベートするコマンドをオペレーティングシステムに入力することより成る。
【００３０】
次のステップＦ３において、電子チップ２０が、その対応するスマートカードをターミナルに挿入するか又はターミナルの電磁界を経てスマートカードを移動することによりターミナルに接続されたときに、マイクロプロセッサ２３がオペレーティングシステムのメインプログラムを実行する。
ステップＦ４において、複雑なオペレーションに対応するオペレーティングシステムのサブプログラムの実行を開始する前に、マイクロプロセッサは、アクチベートコマンドを検出し、そしてその結果、バス２７を経てタイムベース回路２８をアクチベートし、該回路２８のアクチベーションフラグを「１」にセットする。
ステップＳ５において、マイクロプロセッサは、複雑なオペレーションの実行を開始する。
【００３１】
複雑なオペレーションが終了すると（ステップＦ６、Ｆ７）、マイクロプロセッサは、タイムベース回路２８をデアクチベートし、そしてオペレーティングシステムのメインプログラムへ復帰する（ステップＦ３）。
タイムベース回路２８がアクティブである時間中、即ちステップＦ４とＦ７との間の時間中に、該回路は、信号ＳＩ’をエンコード回路２９へ周期的に送信する。信号ＳＩ’の受信に応答して、エンコード回路２９は、送信回路２２を経てインターフェイス２１へ再スタート信号ＳＲ’を送信する。
以上、本発明は、スマートカードに関連して一例として上述した。しかしながら、当業者に明らかなように、本発明による電子チップは、プラグインカードやリングのような他の携帯用物品に組み合わせることもできる。
【図面の簡単な説明】
【図１】 スマートカード及びスマートカード読み取りターミナルを示す図である。
【図２】 本発明の第１の実施形態に基づくスマートカードのための電子チップの主電子回路を示すブロック図である。
【図３】 本発明の第１の実施形態に基づく方法のフローチャートである。
【図４】 本発明の第２の実施形態に基づくスマートカードのための電子チップの主電子回路を示すブロック図である。
【図５】 本発明の第２の実施形態に基づく方法のフローチャートである。

Claims (15)

1. 電子チップをターミナルと通信できるようにするインターフェイスと、ターミナルとチップとの間にリンクが設定された後に処理を遂行することのできる処理回路とを備えた電子チップにおいて、
   上記処理回路に接続され、少なくとも１つの所与の時間に処理がまだ完了しない場合に上記所与の時間中に第１信号を発生するためのタイムベース回路と、
   上記第１信号に応答して、チップが動作していることをターミナルに指示する目的で第２信号をインターフェイスに送信するための手段と、
   を備えたことを特徴とする電子チップ。
2. 上記処理回路は、上記処理の開始時に上記タイムベース回路をアクチベートする請求項１に記載の電子チップ。
3. 上記処理回路は、上記処理の終了時に上記タイムベース回路をデアクチベートする請求項１に記載の電子チップ。
4. 上記タームベース回路は、上記第１信号を周期的に発生する請求項１に記載の電子チップ。
5. 上記タームベース回路による上記第１信号の２つの次々の送信間の時間周期は、ターミナルに応答するために電子チップに割り当てられた所定の応答時間よりも短い請求項４に記載の電子チップ。
6. 上記第２信号をインターフェイスに送信するための上記手段は、上記第１信号を受信できるように上記タイムベース回路に接続された処理回路を含む請求項１に記載の電子チップ。
7. 上記処理回路は、上記第１信号の受信に応答して処理に割り込み、第２信号をインターフェイスへ送信し、そして処理を再開する請求項６に記載の電子チップ。
8. 上記第２信号をインターフェイスに送信するための上記手段は、上記処理回路から分離される請求項１に記載の電子チップ。
9. 上記第２信号をインターフェイスに送信するための上記手段は、上記タイムベース回路から受信した第１信号を、ターミナルにより確認できる、上記第２信号を形成する信号へと変換するためのエンコード手段を備えた請求項８に記載の電子チップ。
10. 上記処理回路は、マイクロプロセッサである請求項１に記載の電子チップ。
11. 上記タイムベース回路は、チップのバスに接続され、このバスには、マイクロプロセッサ及びそれに関連したメモリも接続され、そして上記タイムベース回路は、直接ラインによってマイクロプロセッサにも接続され、上記直接ラインは、タイムベース回路の第１信号をマイクロプロセッサに送信することができ、そしてマイクロプロセッサにおいて割り込み入力に接続される請求項１０に記載の電子チップ。
12. 上記マイクロプロセッサは、上記第１信号の受信に応答して割り込みルーチンを実行して処理に割り込むようにプログラムされる請求項１０に記載の電子チップ。
13. 上記処理回路は、ターミナルにより送信されたコマンドに応答して処理を実行する請求項１に記載の電子チップ。
14. 電子チップを含むスマートカードであって、
    上記電子チップをターミナルと通信できるようにするインターフェイスと、上記電子チップに含まれ上記ターミナルと上記電子チップとの間にリンクが設定された後に処理を遂行することのできる処理回路とを備えたスマートカードであって、
    上記電子チップにはさらに、上記処理回路に接続され、少なくとも１つの所与の時間に処理がまだ完了しない場合に上記所与の時間中に第１信号を発生するためのタイムベース回路と、上記第１信号に応答して、チップが動作していることをターミナルに指示する目的で第２信号をインターフェイスに送信するための手段とが含まれていることを特徴とするスマートカード。
15. 電子チップからターミナルへ再スタート信号を送信する方法であって、上記電子チップは、これがターミナルと通信できるようにする手段と、処理回路とを含み、上記方法は、
    電子チップとターミナルとの間にリンクを設定し、
    上記処理回路により実行される処理中の、少なくとも１つの所与の時間中に、上記処理回路に接続されたタイムベース回路から第１信号を発生し、そして
    上記第１信号に応答して、チップが動作していることをターミナルに指示する目的で第２信号をターミナルへ送信する、
    という段階を備えたことを特徴とする方法。

Images