JPH0377588B2 - - Google Patents
Info
- Publication number
- JPH0377588B2 JPH0377588B2 JP23495886A JP23495886A JPH0377588B2 JP H0377588 B2 JPH0377588 B2 JP H0377588B2 JP 23495886 A JP23495886 A JP 23495886A JP 23495886 A JP23495886 A JP 23495886A JP H0377588 B2 JPH0377588 B2 JP H0377588B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- address
- block
- block address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 102220126604 rs199625892 Human genes 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデジタル信号再生装置に係り、特に、
回転ヘツドにより磁気テープに記録された信号を
再生するデジタルテープレコーダ等のデジタル信
号再生装置に関する。
回転ヘツドにより磁気テープに記録された信号を
再生するデジタルテープレコーダ等のデジタル信
号再生装置に関する。
従来の技術
第４図は従来装置の一例の一部概略ブロツク系
統図を示し、例えば、特開昭61−107506号公報に
おいて開示されたものである。同図において、磁
気テープ１から回転ヘツド２にて再生された信号
は第２図Ａに示す構成とされており、１トラツク
中にSUBエリア（８ブロツク）２つ及びPCMエ
リア（128ブロツク）１つを持つ、特に、PCMエ
リアはインタリーブやエラー検出及び訂正のため
に再生されたデータが何ブロツク目にあるのかを
知る必要があり、通常、RAMのエリアは再生さ
れたブロツクアドレス及び１ブロツク中のシンボ
ルアドレスの順に決定される。
統図を示し、例えば、特開昭61−107506号公報に
おいて開示されたものである。同図において、磁
気テープ１から回転ヘツド２にて再生された信号
は第２図Ａに示す構成とされており、１トラツク
中にSUBエリア（８ブロツク）２つ及びPCMエ
リア（128ブロツク）１つを持つ、特に、PCMエ
リアはインタリーブやエラー検出及び訂正のため
に再生されたデータが何ブロツク目にあるのかを
知る必要があり、通常、RAMのエリアは再生さ
れたブロツクアドレス及び１ブロツク中のシンボ
ルアドレスの順に決定される。
回転ヘツド２からの信号は再生回路３を介して
データ復調回路５に供給されてデジタル信号を復
調されてRAM８に供給される一方、シンク検
出・ブロツクアドレス再生回路６′にて同期信号
及びブロツクアドレスを検出されてRAM書込み
アドレス制御回路７に供給される。
データ復調回路５に供給されてデジタル信号を復
調されてRAM８に供給される一方、シンク検
出・ブロツクアドレス再生回路６′にて同期信号
及びブロツクアドレスを検出されてRAM書込み
アドレス制御回路７に供給される。
RAM書込みアドレス制御回路７では、同期信
号を基準としてシンボルアドレスカウンタを動作
し、又、再生されたブロツクアドレスを基準とし
てブロツクアドレスカウンタを動作し、これらの
カウンタの出力をもとにRAM書込みアドレスを
決定する。
号を基準としてシンボルアドレスカウンタを動作
し、又、再生されたブロツクアドレスを基準とし
てブロツクアドレスカウンタを動作し、これらの
カウンタの出力をもとにRAM書込みアドレスを
決定する。
一方、再生回路３からの信号はトラツキング制
御信号ATF（Automatic Track Find）検出回路
９にてATF信号を検出され、データ領域判別回
路１０に供給される。データ領域判別回路１０で
は、ATFの位置よりデジタル信号の記録されて
いる領域の位置を推定することによりデータ領域
判別信号（第２図Ｂ）が作られ、シンク検出・ブ
ロツクアドレス再生回路６′におけるシンク検出
及びRAM書込みアドレス制御回路７による
RAM８書込みを行なう期間を夫々決定する。
御信号ATF（Automatic Track Find）検出回路
９にてATF信号を検出され、データ領域判別回
路１０に供給される。データ領域判別回路１０で
は、ATFの位置よりデジタル信号の記録されて
いる領域の位置を推定することによりデータ領域
判別信号（第２図Ｂ）が作られ、シンク検出・ブ
ロツクアドレス再生回路６′におけるシンク検出
及びRAM書込みアドレス制御回路７による
RAM８書込みを行なう期間を夫々決定する。
発明が解決しようとする問題点
上記従来装置は、RAM書込みアドレス制御回
路７内のアドレスカウンタは第２図Ｃに示す如
く、０ブロツクから392ブロツクまで動作する構
成とされているので、PCMエリアの最初のカウ
ンタ出力は第２図中、時刻t0を起点〓としあるカ
ウント値まで進んでおり、このため、RAM８書
込みの際にRAM８を効率よく使用するためには
このアドレスカウンタ出力値を何らかの形にデコ
ードする必要があり、特別にデコード回路を必要
とする問題点があつた。
路７内のアドレスカウンタは第２図Ｃに示す如
く、０ブロツクから392ブロツクまで動作する構
成とされているので、PCMエリアの最初のカウ
ンタ出力は第２図中、時刻t0を起点〓としあるカ
ウント値まで進んでおり、このため、RAM８書
込みの際にRAM８を効率よく使用するためには
このアドレスカウンタ出力値を何らかの形にデコ
ードする必要があり、特別にデコード回路を必要
とする問題点があつた。
又、一般に、従来装置でも後述の本発明装置で
もPCMエリア（或いはSUBエリア）の途中でブ
ロツクアドレスが正しく再生された時にその値を
アドレスカウンタにロードするが、従来装置では
時刻t0を起点としてPCMエリア（或いはSUBエ
リア）の初めまであるカウント値まで進んでいる
ので時刻t0からPCMエリア（或いはSUBエリア）
の初めまでのカウント分を再生ブロツクアドレス
値に加算してこの加算した値をロード値としなけ
ればならないため、このような加算デコード回路
を必要とする問題点があつた。
もPCMエリア（或いはSUBエリア）の途中でブ
ロツクアドレスが正しく再生された時にその値を
アドレスカウンタにロードするが、従来装置では
時刻t0を起点としてPCMエリア（或いはSUBエ
リア）の初めまであるカウント値まで進んでいる
ので時刻t0からPCMエリア（或いはSUBエリア）
の初めまでのカウント分を再生ブロツクアドレス
値に加算してこの加算した値をロード値としなけ
ればならないため、このような加算デコード回路
を必要とする問題点があつた。
即ち、PCMエリアの開始時刻をt1、終了時刻
をt2（ブロツク）とすると、再生ブロツクアドレ
スがφのときにはロード値を（０＋t1）ブロツク
としなければならない。又、RAM８にデータを
書き込む時にはカウンタの出力をそのまま用いる
と、RAM８のエリアはアドレス８から（t1−１）
ブロツク分は未使用のままt1ブロツクからt2ブロ
ツクの分のアドレスに書き込まれる事になり、そ
れだけRAMのエリアを多く必要とし、もしも
RAM８のエリアを削減しようとする場合（つま
り、φから書き込む場合）には、カウンタの出力
値からt1ブロツク分減算するための減算デコード
回路を必要とする問題点があつた。又、SUBエ
リアについても同様の問題点があつた。
をt2（ブロツク）とすると、再生ブロツクアドレ
スがφのときにはロード値を（０＋t1）ブロツク
としなければならない。又、RAM８にデータを
書き込む時にはカウンタの出力をそのまま用いる
と、RAM８のエリアはアドレス８から（t1−１）
ブロツク分は未使用のままt1ブロツクからt2ブロ
ツクの分のアドレスに書き込まれる事になり、そ
れだけRAMのエリアを多く必要とし、もしも
RAM８のエリアを削減しようとする場合（つま
り、φから書き込む場合）には、カウンタの出力
値からt1ブロツク分減算するための減算デコード
回路を必要とする問題点があつた。又、SUBエ
リアについても同様の問題点があつた。
更に、データ領域判別回路１０においてSUB
エリア、PCMエリアの判別信号（第２図Ｂ）を
生成する場合もここに設けられているカウンタの
出力値をデコードしてタイミングを発生する必要
があり、特別にデコード回路を必要とする問題点
があつた。
エリア、PCMエリアの判別信号（第２図Ｂ）を
生成する場合もここに設けられているカウンタの
出力値をデコードしてタイミングを発生する必要
があり、特別にデコード回路を必要とする問題点
があつた。
このように、従来装置は前記各デコード回路を
必要とするため、構成が複雑になる等の問題点が
あつた。
必要とするため、構成が複雑になる等の問題点が
あつた。
本発明は、前述のような各種デコード回路を必
要とせず、簡単な回路構成でデジタルデータ再生
復調及びデータ書込アドレスを得ることができる
デジタル信号再生装置を提供することを目的とす
る。
要とせず、簡単な回路構成でデジタルデータ再生
復調及びデータ書込アドレスを得ることができる
デジタル信号再生装置を提供することを目的とす
る。
問題点を解決するための手段
第１図において、データ復調回路５は再生信号
よりデジタル信号を復調する復調回路、RAM８
は復調回路により復調されたデジタル信号を記憶
する記憶回路、ブロツク再生回路６は、デジタル
信号中のブロツクアドレスを検出する検出回路、
ATF検出回路９は再生信号より上記トラツキン
グ制御信号を検出するトラツキング制御信号検出
回路、タイミング発生カウンタ１１は検出された
トラツキング制御信号のタイミングよりデジタル
信号の記録されている複数の各領域の開始位置を
推定して領域開始位置信号を出力する領域開始位
置予測回路、ブロツクアドレスカウンタ１３は推
定された複数の各領域の直前に夫々リセツトさ
れ、該複数の各領域に入つた後に上記同期信号・
ブロツクアドレス検出回路で検出された同期信号
及びブロツクアドレスによりカウント値を補正さ
れ、カウント値が予め設定されているある値に至
つた時にカウント停止され、上記記憶回路への書
込みアドレスを出力するブロツクアドレスカウン
タ、シンク検出・シンボルカウンタ１８は同期信
号をデータ復調回路から検出してデータ復調のタ
イミング、記憶回路への書込みタイミング等のタ
イミングを決定する各タイミング信号を出力する
手段の各一実施例である。
よりデジタル信号を復調する復調回路、RAM８
は復調回路により復調されたデジタル信号を記憶
する記憶回路、ブロツク再生回路６は、デジタル
信号中のブロツクアドレスを検出する検出回路、
ATF検出回路９は再生信号より上記トラツキン
グ制御信号を検出するトラツキング制御信号検出
回路、タイミング発生カウンタ１１は検出された
トラツキング制御信号のタイミングよりデジタル
信号の記録されている複数の各領域の開始位置を
推定して領域開始位置信号を出力する領域開始位
置予測回路、ブロツクアドレスカウンタ１３は推
定された複数の各領域の直前に夫々リセツトさ
れ、該複数の各領域に入つた後に上記同期信号・
ブロツクアドレス検出回路で検出された同期信号
及びブロツクアドレスによりカウント値を補正さ
れ、カウント値が予め設定されているある値に至
つた時にカウント停止され、上記記憶回路への書
込みアドレスを出力するブロツクアドレスカウン
タ、シンク検出・シンボルカウンタ１８は同期信
号をデータ復調回路から検出してデータ復調のタ
イミング、記憶回路への書込みタイミング等のタ
イミングを決定する各タイミング信号を出力する
手段の各一実施例である。
作 用
各デジタル信号の記録されている各領域の直前
で夫々リセツトされてカウント開始され、領域が
終つた所でカウント停止される構成のブロツクア
ドレスカウンタを用い、デコード回路を用いるこ
となく再生したブロツクアドレスを補正して
RAM書込みを行なう。
で夫々リセツトされてカウント開始され、領域が
終つた所でカウント停止される構成のブロツクア
ドレスカウンタを用い、デコード回路を用いるこ
となく再生したブロツクアドレスを補正して
RAM書込みを行なう。
実施例
第１図は本発明装置の一実施例のブロツク系統
図を示し、同図中、第４図と同一構成部分には同
一番号を付してその説明を省略する。第４図に示
す従来装置のアドレスカウンタは第２図Ｃに示す
ように０ブロツクから392ブロツクまで動作する
構成とされていたのに対し、本発明装置のアドレ
スカウンタは従来のように、第２図Ｄに示す如
く、各デジタル信号が記録されている領域の直前
でリセツトされ、領域が終つた位置で動作停止
（例えば128ブロツク）となる構成とされている。
図を示し、同図中、第４図と同一構成部分には同
一番号を付してその説明を省略する。第４図に示
す従来装置のアドレスカウンタは第２図Ｃに示す
ように０ブロツクから392ブロツクまで動作する
構成とされていたのに対し、本発明装置のアドレ
スカウンタは従来のように、第２図Ｄに示す如
く、各デジタル信号が記録されている領域の直前
でリセツトされ、領域が終つた位置で動作停止
（例えば128ブロツク）となる構成とされている。
第１図において、ATF検出回路９から取出さ
れたATF検出信号はタイミング発生カウンタ１
１に供給され、タイミング発生カウンタ１１はこ
のATF検出信号の位置を基準位置としてカウン
ト動作を行ない、そのカウント値をデコードして
SUB／PCM信号（第２図Ｆ）及びリセツト信号
（第２図Ｅ）を生成する。なお、ATF検出回路９
においてAFT信号検出不能の時は、ドラムパル
スよりカウント動作を行ない、上記各信号を生成
すればよい。SUB／PCM信号は、SUBエリアで
Ｈレベル、PCMエリアでＬレベルになる信号で
ある。又、該リセツト信号は、SUBエリアの直
前及びPCMエリアの直前に夫々Ｌレベルのリセ
ツト信号（１トラツク中３ケ所）として、論理回
路１２に供給される。このリセツト信号のタイミ
ングは、メカ系のジツタ等を考慮した上で他のエ
リアにかからない範囲でよい。このリセツト信号
を得るに際し、タイミング発生カウンタ１１で
は、上記１トラツク中に３個所だけタイミングデ
コードを必要とするが、あとは必要ない。
れたATF検出信号はタイミング発生カウンタ１
１に供給され、タイミング発生カウンタ１１はこ
のATF検出信号の位置を基準位置としてカウン
ト動作を行ない、そのカウント値をデコードして
SUB／PCM信号（第２図Ｆ）及びリセツト信号
（第２図Ｅ）を生成する。なお、ATF検出回路９
においてAFT信号検出不能の時は、ドラムパル
スよりカウント動作を行ない、上記各信号を生成
すればよい。SUB／PCM信号は、SUBエリアで
Ｈレベル、PCMエリアでＬレベルになる信号で
ある。又、該リセツト信号は、SUBエリアの直
前及びPCMエリアの直前に夫々Ｌレベルのリセ
ツト信号（１トラツク中３ケ所）として、論理回
路１２に供給される。このリセツト信号のタイミ
ングは、メカ系のジツタ等を考慮した上で他のエ
リアにかからない範囲でよい。このリセツト信号
を得るに際し、タイミング発生カウンタ１１で
は、上記１トラツク中に３個所だけタイミングデ
コードを必要とするが、あとは必要ない。
なお、リセツト信号は遅延回路１６にタイミン
グを合わされ、シンク検出・シンボルカウンタ１
８から取出されるタイミング信号（１ブロツク当
り１回発生されるクロツク）と共にオアゲート１
７を介してブロツクアドレスカウンタ１３に供給
される。シンク検出・シンボルカウンタ１８から
のタイミング信号はデータ復調回路５、ブロツク
再生回路６、及びパリテイチエツク回路１４に供
給される。
グを合わされ、シンク検出・シンボルカウンタ１
８から取出されるタイミング信号（１ブロツク当
り１回発生されるクロツク）と共にオアゲート１
７を介してブロツクアドレスカウンタ１３に供給
される。シンク検出・シンボルカウンタ１８から
のタイミング信号はデータ復調回路５、ブロツク
再生回路６、及びパリテイチエツク回路１４に供
給される。
タイミング発生カウンタ１１からのリセツト信
号及びブロツク再生回路６からのアドレスは論理
回路１２のアンドゲートに供給され、ブロツクア
ドレスカウンタ１３のアドレス入力０（LSB）か
らアドレス入力２まではそのまま、アドレス入力
３からアドレス入力６までは更にオアゲートを介
してブロツクアドレスカウンタ１３に夫々供給さ
れる。なお、アドレス入力７（MSB）はＬレベ
ルである。ブロツクアドレスカウンタ１３はこの
リセツト信号によりPCMエリアではそのエリア
の開始される直前に０にリセツトされ、その後ブ
ロツク単位で１つずつカウントアツプする（第２
図Ｄ）。
号及びブロツク再生回路６からのアドレスは論理
回路１２のアンドゲートに供給され、ブロツクア
ドレスカウンタ１３のアドレス入力０（LSB）か
らアドレス入力２まではそのまま、アドレス入力
３からアドレス入力６までは更にオアゲートを介
してブロツクアドレスカウンタ１３に夫々供給さ
れる。なお、アドレス入力７（MSB）はＬレベ
ルである。ブロツクアドレスカウンタ１３はこの
リセツト信号によりPCMエリアではそのエリア
の開始される直前に０にリセツトされ、その後ブ
ロツク単位で１つずつカウントアツプする（第２
図Ｄ）。
PCMエリアに入つた後にブロツクアドレスが
正しく再生された時、パリテイチエツク回路１４
から論理回路１２に負論理オアゲートを介して取
出される信号によつてその値がブロツクアドレス
カウンタ１３にロードされ、ブロツクアドレスカ
ウンタ１３は再生されたブロツクアドレスを用い
てカウンタのカウント値を補正する。この場合、
ブロツクアドレスカウンタ１３ではPCMエリア
の開始される直前に０にリセツトされるので、従
来装置のように再生ブロツクアドレス値を加算し
てこれをデコードする回路を必要としない。ブロ
ツクアドレスカウンタ１３はPCMエリアに入つ
た後所定のカウント値（例えば128ブロツク）ま
でカウントされると、カウント動作は停止され、
このとき、アドレス出力７（MSB）はＨレベル
になり続ける。このアドレス出力７（MSB）信
号は従来装置のデータ領域判別信号（第２図Ｂ）
と実質上同じである。
正しく再生された時、パリテイチエツク回路１４
から論理回路１２に負論理オアゲートを介して取
出される信号によつてその値がブロツクアドレス
カウンタ１３にロードされ、ブロツクアドレスカ
ウンタ１３は再生されたブロツクアドレスを用い
てカウンタのカウント値を補正する。この場合、
ブロツクアドレスカウンタ１３ではPCMエリア
の開始される直前に０にリセツトされるので、従
来装置のように再生ブロツクアドレス値を加算し
てこれをデコードする回路を必要としない。ブロ
ツクアドレスカウンタ１３はPCMエリアに入つ
た後所定のカウント値（例えば128ブロツク）ま
でカウントされると、カウント動作は停止され、
このとき、アドレス出力７（MSB）はＨレベル
になり続ける。このアドレス出力７（MSB）信
号は従来装置のデータ領域判別信号（第２図Ｂ）
と実質上同じである。
ブロツクアドレスカウンタ１３から取出された
アドレスはRAM書込みアドレス制御回路１５に
おいてRAM書込みアドレス制御信号（上位側）
とされ、RAM８に供給される。データ領域判別
信号及びSUB／信号を用いれば、PCM信号
及びSUBエリアのサブコードデータのRAM書込
み期間を正確に制限でき、この場合、従来装置の
ようにカウント値をデコードすることなく、カウ
ンタ値をそのままアドレスとしてRAM８に書込
くことが可能となる。なお、下位側アドレスは、
１ブロツク中のD0〜D31の識別である（下位５
ビツトで、D0＝00000、D31＝11111）。
アドレスはRAM書込みアドレス制御回路１５に
おいてRAM書込みアドレス制御信号（上位側）
とされ、RAM８に供給される。データ領域判別
信号及びSUB／信号を用いれば、PCM信号
及びSUBエリアのサブコードデータのRAM書込
み期間を正確に制限でき、この場合、従来装置の
ようにカウント値をデコードすることなく、カウ
ンタ値をそのままアドレスとしてRAM８に書込
くことが可能となる。なお、下位側アドレスは、
１ブロツク中のD0〜D31の識別である（下位５
ビツトで、D0＝00000、D31＝11111）。
又、最初はアドレス０から開始されるため、実
際のアドレス０が再生できなくてもRAM８のア
ドレス０のデータは適当なデータで書直されてお
り、前トラツクのデータはランダムなエラーデー
タ又はブロツクアドレス０の再生データによつて
消去されるためにデータ再生時に異音を発生する
確率は殆どない。
際のアドレス０が再生できなくてもRAM８のア
ドレス０のデータは適当なデータで書直されてお
り、前トラツクのデータはランダムなエラーデー
タ又はブロツクアドレス０の再生データによつて
消去されるためにデータ再生時に異音を発生する
確率は殆どない。
次に、SUBエリアについて説明する。タイミ
ング発生カウンタ１１から取出されたＨレベルの
SUB／信号（第２図Ｆ）は論理回路１２の
オアゲートに供給され、オアゲートの出力はその
前段のアンドゲートの出力の如何に拘らずＨレベ
ルとなり、ブロツクアドレスカウンタ１３のアド
レス入力３からアドレス入力６はＨレベルとな
る。これにより、ブロツクアドレスカウンタ１３
は０にリセツトされずに120にリセツトされる。
その後アドレスデータが正しく再生されるとブロ
ツクアドレスカウンタ１３に再生ブロツクアドレ
ス値がロードされるが、このときのロード値のア
ドレス入力３からアドレス入力６はＨレベルにあ
るので、ブロツクアドレスカウンタ１３は第３図
に示すように120ブロツクからカウンタ開始され
る。
ング発生カウンタ１１から取出されたＨレベルの
SUB／信号（第２図Ｆ）は論理回路１２の
オアゲートに供給され、オアゲートの出力はその
前段のアンドゲートの出力の如何に拘らずＨレベ
ルとなり、ブロツクアドレスカウンタ１３のアド
レス入力３からアドレス入力６はＨレベルとな
る。これにより、ブロツクアドレスカウンタ１３
は０にリセツトされずに120にリセツトされる。
その後アドレスデータが正しく再生されるとブロ
ツクアドレスカウンタ１３に再生ブロツクアドレ
ス値がロードされるが、このときのロード値のア
ドレス入力３からアドレス入力６はＨレベルにあ
るので、ブロツクアドレスカウンタ１３は第３図
に示すように120ブロツクからカウンタ開始され
る。
このように、SUBエリアでは、120ブロツクで
リセツトされた後はPCMエリアと同様にカウン
ト動作を続け、128ブロツクに至るとカウント動
作が停止される。つまり、８ブロツクのSUBエ
リアをカウントして128ブロツクでカウント停止
せしめるには、120ブロツクでカウント開始する
必要がある。
リセツトされた後はPCMエリアと同様にカウン
ト動作を続け、128ブロツクに至るとカウント動
作が停止される。つまり、８ブロツクのSUBエ
リアをカウントして128ブロツクでカウント停止
せしめるには、120ブロツクでカウント開始する
必要がある。
第２図Ｄ中、☆印はカウント停止を示してお
り、ブロツクアドレスが128となつているカウン
タ停止期間は、データ領域判別においてデジタル
データでない期間となる。
り、ブロツクアドレスが128となつているカウン
タ停止期間は、データ領域判別においてデジタル
データでない期間となる。
発明の効果
本発明によれば、各デジタル信号の記録されて
いる領域の直前でリセツトされ、領域が終つたと
ころでカウント停止するブロツクアドレスカウン
タを用いているため、特に、例えばPCMエリア
ではカウント値をそのままアドレスとしてRAM
書込みを行ない得、従来装置のような各種デコー
ド回路を必要とせず、従来装置に比して簡単な回
路構成でデータエリアの識別及びRAM書込みア
ドレスを得ることができる等の特長を有する。
いる領域の直前でリセツトされ、領域が終つたと
ころでカウント停止するブロツクアドレスカウン
タを用いているため、特に、例えばPCMエリア
ではカウント値をそのままアドレスとしてRAM
書込みを行ない得、従来装置のような各種デコー
ド回路を必要とせず、従来装置に比して簡単な回
路構成でデータエリアの識別及びRAM書込みア
ドレスを得ることができる等の特長を有する。
第１図は本発明装置の一実施例のブロツク系統
図、第２図は本発明装置及び従来装置の動作タイ
ミングチヤート、第３図は本発明装置のSUBエ
リア書込みを説明するための図、第４図は従来装
置の一例の一部の概略ブロツク系統図である。 １……磁気テープ、２……回転ヘツド、５……
データ復調回路、６……ブロツク再生回路、８…
…RAM、９……ATF検出回路、１１……タイミ
ング発生カウンタ、１２……論理回路、１３……
ブロツクアドレスカウンタ、１５……RAM書込
みアドレス制御回路、１８……シンク検出・シン
ボルカウンタ。
図、第２図は本発明装置及び従来装置の動作タイ
ミングチヤート、第３図は本発明装置のSUBエ
リア書込みを説明するための図、第４図は従来装
置の一例の一部の概略ブロツク系統図である。 １……磁気テープ、２……回転ヘツド、５……
データ復調回路、６……ブロツク再生回路、８…
…RAM、９……ATF検出回路、１１……タイミ
ング発生カウンタ、１２……論理回路、１３……
ブロツクアドレスカウンタ、１５……RAM書込
みアドレス制御回路、１８……シンク検出・シン
ボルカウンタ。
Claims (1)
- 【特許請求の範囲】 １ 複数のデジタル信号に同期信号、ブロツクア
ドレスを付加して１ブロツクとし、複数のブロツ
ク及びトラツキング制御信号を１トラツクの記録
信号として回転ヘツドにて磁気記録媒体上に記録
されたデジタル信号を再生するデジタル信号再生
装置において、 再生信号よりデジタル信号を復調する復調回路
と、 該復調回路により復調されたデジタル信号を記
憶する記憶回路と、 デジタル信号中のブロツクアドレスを検出する
ブロツクアドレス検出回路と、 再生信号より上記トラツキング制御信号を検出
するトラツキング制御信号検出回路と、 該検出されたトラツキング制御信号のタイミン
グよりデジタル信号の記録されている複数の各領
域の開始位置を推定して領域開始位置信号を出力
する領域開始位置予測回路と、 該推定された複数の各領域の直前に夫々リセツ
トされ、該複数の各領域に入つた後に上記検出回
路で検出されたブロツクアドレスによりカウント
値を補正され、カウント値が予め設定されている
ある値に至つた時にカウント停止され、上記記憶
回路への書込みアドレスを出力するブロツクアド
レスカウンタと、 同期信号を検出して、データ復調のタイミン
グ、記憶回路への書込みタイミング等のタイミン
グを決定する各タイミング信号を出力するシンク
検出・シンボルカウンタとよりなることを特徴と
するデジタル信号再生装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61234958A JPS6390068A (ja) | 1986-10-02 | 1986-10-02 | デジタル信号再生装置 |
| KR1019870010796A KR910003378B1 (ko) | 1986-10-02 | 1987-09-29 | 디지탈 신호 복조 및 재생장치 |
| DE19873733167 DE3733167A1 (de) | 1986-10-02 | 1987-10-01 | Digitalsignalwiedergabegeraet |
| US07/103,921 US4819090A (en) | 1986-10-02 | 1987-10-01 | Digital signal reproducing apparatus |
| GB8723136A GB2197769B (en) | 1986-10-02 | 1987-10-02 | Digital signal reproducing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61234958A JPS6390068A (ja) | 1986-10-02 | 1986-10-02 | デジタル信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6390068A JPS6390068A (ja) | 1988-04-20 |
| JPH0377588B2 true JPH0377588B2 (ja) | 1991-12-11 |
Family
ID=16978921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61234958A Granted JPS6390068A (ja) | 1986-10-02 | 1986-10-02 | デジタル信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6390068A (ja) |
-
1986
- 1986-10-02 JP JP61234958A patent/JPS6390068A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6390068A (ja) | 1988-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910008396B1 (ko) | 메모리 제어장치 | |
| US5625505A (en) | Method of and apparatus for regenerating partial-response record signal | |
| JPS6016027B2 (ja) | タイムコ−ド読取装置 | |
| JPS5921112B2 (ja) | 番地検出装置 | |
| KR910003378B1 (ko) | 디지탈 신호 복조 및 재생장치 | |
| JPH0377588B2 (ja) | ||
| JP2600152B2 (ja) | ブロツクアドレス検出回路 | |
| JPH0434231B2 (ja) | ||
| JP3428358B2 (ja) | タイムコード信号読み取り装置 | |
| JPH0449313B2 (ja) | ||
| JP2643131B2 (ja) | ディジタルデータ記録装置及び記録再生装置 | |
| JP2756114B2 (ja) | ディジタルテープレコーダ | |
| JPH0551986B2 (ja) | ||
| JP3598838B2 (ja) | データ読み取り装置 | |
| JPH0473336B2 (ja) | ||
| JP2959320B2 (ja) | Ｉｄ符号検出方法及びｉｄ符号検出装置 | |
| JP2785346B2 (ja) | 再生装置 | |
| JPH0546032B2 (ja) | ||
| JPH07101544B2 (ja) | 誤り検出装置 | |
| JPH02143977A (ja) | 再生装置 | |
| JPH06101204B2 (ja) | Ｐｃｍ信号再生装置 | |
| JPH0746476B2 (ja) | 同期回路 | |
| JPH09275543A (ja) | 欠落検出回路及び再生装置 | |
| JPS63229668A (ja) | アドレス再生装置 | |
| JPS6236418B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |