JPS63229668A - アドレス再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタルＶＴＲ等のディジタルデータの記
録再生装置で、データに同期パターンおよびアドレス情
報を付加して１つのブロックを構成し、このブロックを
単位として記録再生を行うものにおいて、再生時、ノイ
ズの混入等によシアドレス情報が誤った場合に、正しい
アドレス情報を復元するアドレス再生装置に関するもの
である。

従来の技術 ブロック構成の一例を第４図に示す。同図において、４
０１はブロックの先頭を示す同期パターンを、４０２は
ディジタルＶＴＲにおいてはデータの画面上の位置等に
対応するアドレス情報を誤シ訂正符号化したＩＤコード
を示している。４０３はこのブロックに含まれる誤り訂
正符号化されたデータである。再生時には、同期パター
ン４０１をパターン一致回路によって検出することで再
生信号の中に含まれるＩＤコード４ｏ２．データ４０３
の位置を知り、ＩＤコード４０２およびデータ４０３を
再生信号の中から正しく抽出することができる。従って
、同期パターン４０１には、ＩＤコード４ｏ２およびデ
ータ４０３と区別するために、これらの部分に現れる確
率の小さいパターンを用いる。再生信号から抽出された
データ４０３は、誤り訂正や、時間軸変動の補正を行う
ために、通常メモリで構成されるバッファに書き込１れ
る。このとき、メモリへのデータの書き込みアドレスは
、抽出されたＩＤコード４０２をデコードすることによ
って得られる。従って、記録再生時に発生したノイズ等
によシ、ＩＤコード４０２にその誤り訂正能力を超える
誤りが発生した場合、データは、メモリ上の正しいアド
レスに書き込１れず、全体として、正しい記録再生が行
われない。そこで、従来より、このような場合に誤った
アドレスを修正する回路が設けられている。

次に従来例として２チヤンネル記録のヘリカルスキャン
式ディジタルＶＴＲにおけるアドレス修正方法を述べる
。

第５図は、従来例におけるトラックの一例を示している
。同図で、５Ｑ１は第１チヤンネルに属するトラックの
１つを、５０２は第２チヤンネルに属するトラックの１
つを示している。また５０３は、各トラックにおける１
ブロツクを示しておシ、その中の数字は、ＩＤコードの
表わすアドレスの例を単紙化して表わしている。同図に
示したように、アドレスは各ブロックに対して、各チャ
ンネル内で、例えば０，１，２．・・・・・・というよ
うに順番に付けられる。

今、第１チセンネルのアドレス″１”が誤っている場合
を考える。このような場合には従来は、その１つ前のブ
ロック（第５図では０番のブロック）に対して出力した
アドレスから、次のアドレスを推定し、この推定値で誤
ったアドレスを置きかえたり、前後のブロック（第５図
では０番および２番のプロツル）の再生アドレスから補
間する方法がとられていた。

発明が解決しようとする問題点 しかしながら上述のような方法では、ディジタルＶＴＲ
における特殊再生時のように再生されたディジタル信号
の誤り率が大きく、再生アドレスに誤りが連続して発生
した場合、前者の方法では誤り伝搬の可能性があるため
、１〜２ブロツクのアドレス誤りしか修正できず、また
後者の方法では、連続して２ブロツク以上のアドレス誤
りが発生すると前後の値からの補間ができるという欠点
を有していた。

本発明はかかる点に鑑み、再生ディジタル信号の誤り率
が大きく、再生アドレスに誤りが多く発生する場合にも
、より多くの誤りを修正することができるアドレス再生
装置を提供することを目的とする。

問題点を解決するだめの手段 本発明は、複数のチャンネルごとに再生されたディジタ
ルデータからＩＤコードを抽出し、これをデコードして
得た複数チャンネルにわたる複数の再生アドレスを記憶
する複数のレジスタと、これらの複数のレジスタに記憶
した複数の再生アドレスから正しい再生アドレスを推定
し誤りを修正するアドレス修正回路とを有し、再生アド
レスに含まれる誤りを修正することを特徴とするアドレ
ス再生装置である。

作　　用 本発明は、上述の構成により複数のチャンネルからほぼ
同時に得られる複数の再生アドレスを用い、互いに推定
・比較することによシ、正しいアドレスの推定をより確
実に行い、これによって誤ったアドレスを修正するもの
である。また、複数のチャンネルから再生されたアドレ
スを用いるため、ある１つのチャンネルから再生された
アドレスが多くの誤りを含む場合にも、他のチャンネル
から再生されたアドレスを用いることによシ、アドレス
の修正を行うことが可能となる。

実施例 以下に本発明の一実施例として、２チセンネル記録のヘ
リカルスキャンディジタルＶＴＲにおけるアドレス再生
回路について説明する。

第３図に、本実施例におけるトラックを模式的に表わす
。同図で、３０１は第１チヤンネルに属する１本のトラ
ックを、３０２は第２チヤンネルに属する１本のトラッ
クを示す。また３０３ば１つのブロックを示し、その中
の記号ａｂ　等ば○ｌ　　ｏ　　　　％ そのブロックのアドレス値を表わすものとする。

各隣り合うブロックのアドレス値の間には、記録時のア
ドレスによって決まるある一定の関係があり、各ブロッ
クのアドレス値は、隣シ合うブロックのアドレス値から
推定することができる。例えば、ａｏは、ａ−１１８１
１”Ｏ等から推定することができる。今、説明を簡単に
するために、ａｏ　”’　ａ　＊　＋　１ ＝ａ１−１ ＝ｂ○ ＝ｂ、　＋１　＝ｂ１−１ とする。

このとき、各ブロックが再生されるタイミングは、記録
時のタイミングと両チャンネルのヘッドの位置関係の誤
差で決まるので、記録時に同時に記録されていれば、ａ
−１とｂ−１１”ＯとｂＯ＃　”１とｂ１ハそれぞれほ
ぼ同時に再生される。従って各チャンネルごとにこれら
を記憶するレジスタを設けることにより、これら複数の
再生アドレスを同時に比較することができる。

第１図は、本発明の第１の実施例におけるアドレス再生
装置のブロック図である。同図で、１０１゜１０２はそ
れぞれ第１および第２チヤンネルの再生ディジタル信号
１０３，１０４から同期パターンを検出する同期パター
ン検出回路、１０５゜１０６はそれぞれ同期パターン検
出回路１０１゜１０２からの同期信号１０了、１０８に
従って再生信号１０３　、１０４からＩＤコードを抽出
するＩＤコード検出回路、１０９，１１０はそれぞれＩ
Ｄコード検出回路１０５，１０６によって抽出されたＩ
Ｄコード１１１．１１２をデコードし、誤り訂正・検出
を行い、アドレス信号を得るＩＤデコーダ、１１３〜１
１８はＩＤデコーダで得られたアドレス１１９，１２０
をそれぞれのチャンネルで連続する３ブロック分記憶す
るレジスタ、１２１〜１２４はそれぞれ、レジスタ１１
３゜１１４．１１７，１１８に記憶したアドレスａ１゜
ｂｌ　、　ａ　１　＋　ｂ　１　　から、アドレスａ　
ｏ　”　ｂ　ｏ　の推定値ａ１−１１ｂ１−１．ａ−１
＋１．ｂ−１＋１　を求める推定回路、１２５は６つの
アドレス値ａ１−１゜ｂ　　１　、　　ａ　　　ｂ　　
　ａ　　＋　１　、ｂ　＊　＋１を相互に１　　　　　
　　　０１　　　０’　　　−１比較し、ａｏ、ｂｏ　
の修正値１２６を求める比較選択回路、１２７，１２８
はそれぞれ、第１および第２チヤンネルの修正されたア
ドレスを出力する出力レジスタ、１２９は各回路への制
御クロックを発生する制御回路である。

以下、第１チヤンネルの動作と、第２チヤンネルの動作
は同一であるので、第１チヤンネルのみについて説明す
る。トラックから再生されたディジタル信号１０３は、
同期パターン検出回路１０１によって同期パターンを検
出することでＩＤコードの位置を知り、これに従ってＩ
Ｄコード検出回路１０５でＩＤコード１１１を抽出する
。この・ＩＤコード１１１は、ＩＤデコーダによって誤
り訂正・検出が行われ、アドレス情報が誤り検出情報と
ともに、アドレス１１９として出力される。

このアドレス１１９は、レジスタ１１３，１１５゜１１
７に連続する３ブロック分が順次記憶される。

アドレスａ０の値は、先に述べたように、ａ−１゜”１
１　ｂ−１１ｂ０＋　ｂｌの６つのアドレスから推定さ
れ、ａ０自身とともに比較・選択回路１２５によって各
推定値を比較し、アドレスに誤りが含まれる場合にも、
修正することができる。

このとき、アドレスの修正値１２６を求める方法として
は、例えば次のような方法があげられる。

（ｔ）　　ａ−１，ａｏ、ａｌ、ｂ−１，ｂｏ、ｂｌの
全てにライてエラーが検出されているアドレスが３つ以
下の場合、エラーが検出されていないアドレスからの推
定値のうち、過半数を占める推定値を修正値とする。

（２＞　　（１）で過半数を占めるものがない場合、お
よび、ａ−１１ａｏｌ　　ｂ−１，ｂｏ、　ｂｌのうち
、エラーが検出されているアドレスが４つ以上の場合は
、修正を行わず、もとの値ａ。、ｂｏをそれぞれのチャ
ンネルの修正値とする。

あるいは、 （２′）　　上記の（２）の場合には、各チャンネルご
とに、’−１１ａＯ’　”１からａｏを修正し、ｂ−１
゜ｂｏ、ｂｌからｂｏを修正する。

上述のように、２つのチャンネルから再゛生されたアド
レスを用いて、正しいアドレスを推定することによって
、例えば、ａ　　　ａ　　の２つのアト−１Ｉ　　Ｏ レスで誤シが検出されている場合でも他のアドレスａ１
．ｂ−１，ｂ０．ｂ１のうち３つが正しければ、正しい
修正値金。を求めることができる。

次に第２図に本発明の第２の実施例におけるアドレス再
生装置のブロック図を示す。同図において、第１図と対
応するものについては同じ番号を付し説明を省く。本実
施例では、”０１　ｂＯの修正値合。１合。をそれぞれ
レジスタ１２７，１２８に記憶し、推定回路１２３　、
１２４によって、次のブロックのアドレス推定値Ａａ　
　、＋１．Ｌｌ−ｚ　を求める。アドレスの修正は、６
つの推定値ａ　　＊　＋　１　。

ａＯ’　ａｌ−’　１合一１＋１．ｂｏ、ｂｌ−１を相
互に比較・選択することによシ第１の実施例と同様に誤
りを含むアドレスを修正することができる。

発明の詳細 な説明したように、本発明によれば、再生されたアドレ
ス値が多くの誤りを含む場合にも、効果的にこれを修正
することができる。従って、再生データをより有効に利
用することができ、記録再生装置全体の誤シ率を向上す
ることができる。

【図面の簡単な説明】

第１図は本発明における第１の実施例のアドレス再生装
置のブロック図、第２図は本発明における第２の実施例
のアドレス再生装置のブロック図、第３図はトラックの
模式図、第４図はブロック構成の一例を示す模式図、第
５図はトラックめ説明図であ。 １０３・・・・・・第１チヤンネルの再生ディジタル信
号、１０４・・・・・・第２チヤンネルの再生ディジタ
ル信号、１０５，１０６・・・・・・ＩＤコード検出回
路、１０９　、１１０・−・・−４Ｄデコーダ、１１３
，１１４゜１１４ｊ、１１６，１１７．１ｊ８，１２７
，１２８・・・・・・レジスタ、１１９　、１２０・・
・・・・再生ディジタル信号、１２１．１２２，１２３
，１２４・・・・・・アドレス推定回路、１２６・・・
・・・アドレス比較−選択回路、１２６・・・・・・修
正されたアドレス値。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第３
図 第４図 第５図

Claims (1)

【特許請求の範囲】
1. 一定の個数のデータと、同期パターンと、データのアド
   レスを符号化したＩＤコードを含むディジタルデータの
   集合により１つのブロックを構成し、複数の前記ブロッ
   クを記録媒体上の複数のトラックにそれぞれ直列に連続
   して記録再生するディジタル記録再生装置において、前
   記複数のトラックに対応する複数のチャンネルごとに、
   再生されたディジタルデータから前記ＩＤコードを抽出
   し、前記抽出したＩＤコードをデコードすることにより
   再生アドレスを得、前記複数のチャンネルから得られた
   前記複数の再生アドレスを記憶する複数のレジスタと、
   前記複数のレジスタに記憶した前記複数チャンネルにわ
   たる前記複数の再生アドレスから正しい再生アドレスを
   推定し誤りを修正するアドレス修正回路とを有し、前記
   アドレスに含まれる誤りを修正することを特徴とするア
   ドレス再生装置。