JPH0374861A - レイアウト設計支援装置 - Google Patents
レイアウト設計支援装置Info
- Publication number
- JPH0374861A JPH0374861A JP1211103A JP21110389A JPH0374861A JP H0374861 A JPH0374861 A JP H0374861A JP 1211103 A JP1211103 A JP 1211103A JP 21110389 A JP21110389 A JP 21110389A JP H0374861 A JPH0374861 A JP H0374861A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layout
- ruler
- scale
- layout design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000926 separation method Methods 0.000 claims description 2
- 239000011295 pitch Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、レイアウト設計支援装置、さらにはコンピュ
ータによって支援される回路レイアウト設計装置いわゆ
る対話型のCADに適用して有効な技術に関するもので
1例えば半導体集積回路装置のレイアウト設計に利用し
て有効な技術に関するものである。
ータによって支援される回路レイアウト設計装置いわゆ
る対話型のCADに適用して有効な技術に関するもので
1例えば半導体集積回路装置のレイアウト設計に利用し
て有効な技術に関するものである。
[従来の技術]
従来のこの種の装置は、第6図に示すように、入力装置
1からの指示に従って複数のパターン要素からなるレイ
アウトパターンPを記憶装置!2′を使いながら作成す
る画像編集処理、装置3′と、一定ピツチのスケール目
盛をもつル−ラ−パターンD′を発生するルーラ−発生
部4′と、上記レイアウトパターンPを上記ルーラ−パ
ターンD′とともにディスプレイ表示する表示装置5と
を備え、第5図に示すように、操作者(設計者)が画面
上にてルーラ−パターンD′で距離を計りながらレイア
ウトパターンPを作成する作業を行なっていた(例えば
、特公昭61−28152号公報参照)。
1からの指示に従って複数のパターン要素からなるレイ
アウトパターンPを記憶装置!2′を使いながら作成す
る画像編集処理、装置3′と、一定ピツチのスケール目
盛をもつル−ラ−パターンD′を発生するルーラ−発生
部4′と、上記レイアウトパターンPを上記ルーラ−パ
ターンD′とともにディスプレイ表示する表示装置5と
を備え、第5図に示すように、操作者(設計者)が画面
上にてルーラ−パターンD′で距離を計りながらレイア
ウトパターンPを作成する作業を行なっていた(例えば
、特公昭61−28152号公報参照)。
[発明が解決しようとする課題]
しかしながら、上述した技術には、次のような問題のあ
ることが本発明者らによってあきらかとされた。
ることが本発明者らによってあきらかとされた。
すなわち、上述した装置では、画面上で距離を計るため
のルーラ−パターンの目盛ピッチが、例えば0.1μm
あるいはその10のベキといったように、一定の長さに
決められていた。このため、例えば3μmといったよう
な半端な長さを最小寸法ルールdとする半導体集積回路
装置のレイアウト設計を行なう場合、設計者は、画面上
にて距離を計るたびに面倒な換算の手間を強いられ1作
業能率の低下、パターン間の間隔不足にアミス)などの
問題が生じ易かった。
のルーラ−パターンの目盛ピッチが、例えば0.1μm
あるいはその10のベキといったように、一定の長さに
決められていた。このため、例えば3μmといったよう
な半端な長さを最小寸法ルールdとする半導体集積回路
装置のレイアウト設計を行なう場合、設計者は、画面上
にて距離を計るたびに面倒な換算の手間を強いられ1作
業能率の低下、パターン間の間隔不足にアミス)などの
問題が生じ易かった。
本発明の目的は、最小寸法ルールが例えば3μmといっ
たような中途半端な長さであっても、この最小寸法ルー
ルに従ったレイアウト設計を効率良く行なえるようにす
る。という技術を提供することにある。
たような中途半端な長さであっても、この最小寸法ルー
ルに従ったレイアウト設計を効率良く行なえるようにす
る。という技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なる。であろう。
ついては、本明細書の記述および添附図面から明らかに
なる。であろう。
[課題を解決するための手段]
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、入力装置からの指示に従って複数のパターン
要素からなるレイアウトパターンを作成してディスプレ
イ表示させるとともに、入力装置からの指示に従って任
意の長さのピッチのスケール目盛をもつルーラ−パター
ンを発生して、上記ルーラ−パターンとともにディスプ
レイ表示させるというものである。
要素からなるレイアウトパターンを作成してディスプレ
イ表示させるとともに、入力装置からの指示に従って任
意の長さのピッチのスケール目盛をもつルーラ−パター
ンを発生して、上記ルーラ−パターンとともにディスプ
レイ表示させるというものである。
[作用]
上記した手段によれば、ルーラ−パターンの目盛ピッチ
を設計しようとするレイアウトパターンの最小寸法ルー
ルに併せて設定することができるため、設計者はルーラ
−パターンの目盛をそのまま使って最小寸法ルールにし
たがったレイアウト設計を行なうことができる。
を設計しようとするレイアウトパターンの最小寸法ルー
ルに併せて設定することができるため、設計者はルーラ
−パターンの目盛をそのまま使って最小寸法ルールにし
たがったレイアウト設計を行なうことができる。
これにより、最小寸法ルールが例えば3μmといったよ
うな中途半端な長さであっても、この最小寸法ルールに
従ったレイアウト設計を効率良く行なえるようにすると
いう目的が遠戚される。
うな中途半端な長さであっても、この最小寸法ルールに
従ったレイアウト設計を効率良く行なえるようにすると
いう目的が遠戚される。
[実施例]
以下、本発明の好適な実施例を図面に基づいて説明する
。
。
なお、各図中、同一符号は同一あるいは相当部分を示す
。
。
第1図は本発明の技術が適用されたレイアウト設計支援
装置の概略構成を示したものであって、1はキーボード
およびマウス(位置入力装置)などからなる入力装置、
2は各種のパターン要素および作成中のレイアウトパタ
ーンなどを格納する記憶装置、3は入力装置からの指示
にしたがって複数のパターン要素からなるレイアウトパ
ターンPを作成する画像編集処理装置、4は入力装置上
からの指示に従って任意の長さのピッチのスケール目盛
をもつルーラ−パターンDを発生する可変目盛ルーラ−
発生部、5は上記レイアウトパターンPを上記ルーラ−
パターンDとともにディスプレイ表示するCRT表示装
置である。
装置の概略構成を示したものであって、1はキーボード
およびマウス(位置入力装置)などからなる入力装置、
2は各種のパターン要素および作成中のレイアウトパタ
ーンなどを格納する記憶装置、3は入力装置からの指示
にしたがって複数のパターン要素からなるレイアウトパ
ターンPを作成する画像編集処理装置、4は入力装置上
からの指示に従って任意の長さのピッチのスケール目盛
をもつルーラ−パターンDを発生する可変目盛ルーラ−
発生部、5は上記レイアウトパターンPを上記ルーラ−
パターンDとともにディスプレイ表示するCRT表示装
置である。
画像編集処理装置3は、マイクロ回路化された汎用情報
処理装置いわゆるマイクロコンピュータを用いて構成さ
れる。この画像編集処理装置3には、例えば、各パター
ン要素のレイアウト上の位置をそれぞれ上記ルーラ−パ
ターンDの最寄りの目盛ピッチの位置に移し換える位置
修正処理部31がソフトウェア的に組み込まれている。
処理装置いわゆるマイクロコンピュータを用いて構成さ
れる。この画像編集処理装置3には、例えば、各パター
ン要素のレイアウト上の位置をそれぞれ上記ルーラ−パ
ターンDの最寄りの目盛ピッチの位置に移し換える位置
修正処理部31がソフトウェア的に組み込まれている。
次に、上述した装置の動作について説明する。
上述した実施例の装置では、ルーラ−パターンDの目盛
ピッチを、1μmあるいは10のベキといったピッチの
ほかに、例えば第2図に示すように、3μmといったよ
うな中途半端な長さにも任意に設定することができる。
ピッチを、1μmあるいは10のベキといったピッチの
ほかに、例えば第2図に示すように、3μmといったよ
うな中途半端な長さにも任意に設定することができる。
これにより、ルーラ−パターンDの目盛ピッチを、設計
しようとするレイアウトパターンの最小寸法ルールdに
合わせることができる。
しようとするレイアウトパターンの最小寸法ルールdに
合わせることができる。
これによって、設計者は、ルーラ−パターンDの目盛を
そのまま使って最小寸法ルールdにしたがったレイアウ
ト設計を行なうことができる。この結果、最小寸法ルー
ルが例えば3μmといったような中途半端な長さであっ
ても、この最小寸法ルールdに従ったレイアウト設計を
効率良く行なうことができるようになる。
そのまま使って最小寸法ルールdにしたがったレイアウ
ト設計を行なうことができる。この結果、最小寸法ルー
ルが例えば3μmといったような中途半端な長さであっ
ても、この最小寸法ルールdに従ったレイアウト設計を
効率良く行なうことができるようになる。
また、位置修正処理部31によって、各パターン要素P
L、P2.・・・・のレイアウト上の位置をそれぞれ上
記ルーラ−パターンDの最寄りの目盛ピッチの位置に移
し換えることにより第3図の(A)と(B)に示すよう
に、あいまいに配置された各パターン要素PL、P2.
・・・・のそれぞれのレイアウト位置を、最小寸法ルー
ルdにしたがったレイアウト位置に自動修正させること
もできる。これにより、レイアウト作成の効率を一層高
めることができる。
L、P2.・・・・のレイアウト上の位置をそれぞれ上
記ルーラ−パターンDの最寄りの目盛ピッチの位置に移
し換えることにより第3図の(A)と(B)に示すよう
に、あいまいに配置された各パターン要素PL、P2.
・・・・のそれぞれのレイアウト位置を、最小寸法ルー
ルdにしたがったレイアウト位置に自動修正させること
もできる。これにより、レイアウト作成の効率を一層高
めることができる。
さらに、第4図に示すように、パターン要素Plの表示
位置をXY力方向ら指示するカーソルC5Rとして上記
ルーラ−パターンDを表示させるとともに、このルーラ
−パターンDによるカーソルC3Rの移動を、ルーラ−
パターンDの目盛ピッチで行なわせることにより、パタ
ーン要素PLの位置指定あるいは移動などを最小寸法ル
ールdに併せて行なう操作が非常に簡略化されるように
なる。
位置をXY力方向ら指示するカーソルC5Rとして上記
ルーラ−パターンDを表示させるとともに、このルーラ
−パターンDによるカーソルC3Rの移動を、ルーラ−
パターンDの目盛ピッチで行なわせることにより、パタ
ーン要素PLの位置指定あるいは移動などを最小寸法ル
ールdに併せて行なう操作が非常に簡略化されるように
なる。
さらにまた、半導体処理装置のレイアウト設計に際して
は、第5図に示すように、回路部分PcCと半導体基板
上で独立させるための分離領域部分Piiとをセットに
したパターン要素Pkを予め用意することにより、分離
領域Piiも含めたレイアウト設計を最小寸法ルールに
従って高効率に行なうことができるようになる。
は、第5図に示すように、回路部分PcCと半導体基板
上で独立させるための分離領域部分Piiとをセットに
したパターン要素Pkを予め用意することにより、分離
領域Piiも含めたレイアウト設計を最小寸法ルールに
従って高効率に行なうことができるようになる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、ルーラ−パターンDの形態は方眼状のパターン
であってもよい。
であってもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体集積回路装置
のレイアウトの設計支援に適用した場合について説明し
たが、それに限定されるものではなく、例えばプリント
回路基板の部品配置あるいはランドパターンの設計支援
にも適用できる。
をその背景となった利用分野である半導体集積回路装置
のレイアウトの設計支援に適用した場合について説明し
たが、それに限定されるものではなく、例えばプリント
回路基板の部品配置あるいはランドパターンの設計支援
にも適用できる。
[発明の効果]
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、最小寸法ルールが例えば3μmといったよう
な中途半端な長さであっても、この最小寸法ルールに従
ったレイアウト設計を効率良く行なえるようにすること
ができる、という効果が得られる。
な中途半端な長さであっても、この最小寸法ルールに従
ったレイアウト設計を効率良く行なえるようにすること
ができる、という効果が得られる。
第1図は本発明の一実施例によるレイアウト設計支援装
置の概略構成図。 第2図は同装置によるディスプレイ表示画面の一例を部
分的に示す図、 第3図はレイアウトパターンを最小寸法ルールに従って
自動修正する状態を示す図、 第4図は同装置によって表示されるカーソルの例を示す
図、 第5図はレイアウトパターンの作成に用いられるパター
ン要素の一例を示す図、 第6図は従来の回路レイアウト設計支援装置の概略構成
図、 第7図は前記第6図に示した支援装置を用いてディスプ
レイ表示されたレイアウトパターンとルーラ−パターン
の関係を示す図である。 1・・・・入力装置、2・・・・記憶装置、3・・・・
画面編集処理装置、4・・・・可変目盛ルーラ−発生部
、5・・・・ディスプレイ表示装置、31・・・・位置
修正処理部、D・・・・ルーラ−パターン、PL、P2
、Pk・・・・パターン要素、Pcc・・・・回路部分
、Pii・・・・分離領域部分。 第 図 第3 図 (A) (Bン 一す、!ニー 第5
置の概略構成図。 第2図は同装置によるディスプレイ表示画面の一例を部
分的に示す図、 第3図はレイアウトパターンを最小寸法ルールに従って
自動修正する状態を示す図、 第4図は同装置によって表示されるカーソルの例を示す
図、 第5図はレイアウトパターンの作成に用いられるパター
ン要素の一例を示す図、 第6図は従来の回路レイアウト設計支援装置の概略構成
図、 第7図は前記第6図に示した支援装置を用いてディスプ
レイ表示されたレイアウトパターンとルーラ−パターン
の関係を示す図である。 1・・・・入力装置、2・・・・記憶装置、3・・・・
画面編集処理装置、4・・・・可変目盛ルーラ−発生部
、5・・・・ディスプレイ表示装置、31・・・・位置
修正処理部、D・・・・ルーラ−パターン、PL、P2
、Pk・・・・パターン要素、Pcc・・・・回路部分
、Pii・・・・分離領域部分。 第 図 第3 図 (A) (Bン 一す、!ニー 第5
Claims (1)
- 【特許請求の範囲】 1、入力装置からの指示に従って複数のパターン要素か
らなる、レイアウトパターンを作成する画像編集処理手
段と、入力装置からの指示に従って任意の長さのピッチ
のスケール目盛をもつルーラーパターンを発生する可変
目盛ルーラー発生手段と、上記レイアウトパターンを上
記ルーラーパターンとともにディスプレイ表示する表示
装置とを備えたレイアウト設計支援装置。 2、各パターン要素のレイアウト上の位置をそれぞれ上
記ルーラーパターンの最寄りの目盛ピッチの位置に移し
換える位置修正処理手段を備えた特許請求の範囲第1項
記載のレイアウト設計支援装置。 3、上記ルーラーパターンをカーソルとして表示させる
とともに、このカーソルの移動をルーラーパターンの目
盛ピッチで行なわせる特許請求の範囲第1項または第2
項記載のレイアウト設計支援装置。 4、レイアウトパターンを構成するパターン要素として
、回路部分と分離領域部分とをセットにしたパターン要
素を有する特許請求の範囲第1項から第3項までのいず
れかに記載のレイアウト設計支援装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1211103A JPH0374861A (ja) | 1989-08-16 | 1989-08-16 | レイアウト設計支援装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1211103A JPH0374861A (ja) | 1989-08-16 | 1989-08-16 | レイアウト設計支援装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0374861A true JPH0374861A (ja) | 1991-03-29 |
Family
ID=16600460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1211103A Pending JPH0374861A (ja) | 1989-08-16 | 1989-08-16 | レイアウト設計支援装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0374861A (ja) |
-
1989
- 1989-08-16 JP JP1211103A patent/JPH0374861A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7870514B2 (en) | Method of designing a pattern | |
JPH0374861A (ja) | レイアウト設計支援装置 | |
US11577334B2 (en) | Soldering apparatus, computer-readable medium, and soldering method | |
CN1722144B (zh) | 设计和制造lsi的系统和方法以及电子束数据生成系统 | |
JP4657042B2 (ja) | プリント基板解析モデル生成装置及びプログラム | |
JP5142952B2 (ja) | フォトマスクのパターン補正方法及び製造方法、半導体装置の製造方法、パターン補正装置、並びにプログラム | |
US6526540B1 (en) | Flip chip trace library generator | |
JP2824304B2 (ja) | 図形処理方法 | |
KR100500511B1 (ko) | 배선패턴작성시스템, 배선패턴작성방법, 그 방법을 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체 | |
JP4181112B2 (ja) | 基板高さ基準点自動設定方法 | |
JP2703224B2 (ja) | 半導体集積回路装置の機能ブロツク自動生成方法 | |
JP2785751B2 (ja) | 部品番号整列方法 | |
JP2927319B2 (ja) | 配線情報加工方式 | |
JPH028346B2 (ja) | ||
JPH07239874A (ja) | グリッド表示方式 | |
JP2864679B2 (ja) | 部品配置による配置禁止領域決定方法 | |
JPH02108161A (ja) | 配線パターン入力処理方式 | |
JPH02276262A (ja) | 露光データ生成方法 | |
JP2006317529A (ja) | パターンレイアウト方法、その装置およびそのプログラム | |
JP2992081B2 (ja) | パターン作成装置 | |
JPH0199173A (ja) | 計算機援用設計装置 | |
JPH0944535A (ja) | レイアウト編集方法 | |
JP2002279009A (ja) | 配線パターン作成システム、配線パターン作成方法、その方法をコンピュータに実行させるプログラム | |
JPH1173444A (ja) | パターン幅の検査方法ならびにレイアウト設計システム | |
JPS6026946A (ja) | ホトマスクパタ−ンの作成方法 |