JPH036767A - 共有メモリのアクセス切換方法 - Google Patents
共有メモリのアクセス切換方法Info
- Publication number
- JPH036767A JPH036767A JP14263289A JP14263289A JPH036767A JP H036767 A JPH036767 A JP H036767A JP 14263289 A JP14263289 A JP 14263289A JP 14263289 A JP14263289 A JP 14263289A JP H036767 A JPH036767 A JP H036767A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- shared memory
- connection
- tasks
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 230000004044 response Effects 0.000 description 8
- 239000013256 coordination polymer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明に、複数のＣＰＵの両方からアクセス可能な共
有メモリのアクセス切換方法に関するものでるる。
有メモリのアクセス切換方法に関するものでるる。
複数のＣＰＵ間にてデータ音叉は渡丁方法の一つとして
と記複数のＣＰＵからアクセス可能な共有メモリヲ使用
する方法がるる。共有メモリｎ通常複数のＣＰＵから同
時にアクセスすることはでｖ！！ないので、同時に複数
のＣＰＵよりアクセス可能とするためには排他側１ｌｌ
ａを行なう回路が必要となる。すなわち、上記共有メモ
リｔＳる一定期間は１つのＣＰＵだけでアクセス可能と
し、他のＣＰＵからはアクセス不可とする共有メモリの
アクセス切換方法［ＣＰＵとメモリの間のアクセス線を
切り換える回路を付加することによジ冥現される。
と記複数のＣＰＵからアクセス可能な共有メモリヲ使用
する方法がるる。共有メモリｎ通常複数のＣＰＵから同
時にアクセスすることはでｖ！！ないので、同時に複数
のＣＰＵよりアクセス可能とするためには排他側１ｌｌ
ａを行なう回路が必要となる。すなわち、上記共有メモ
リｔＳる一定期間は１つのＣＰＵだけでアクセス可能と
し、他のＣＰＵからはアクセス不可とする共有メモリの
アクセス切換方法［ＣＰＵとメモリの間のアクセス線を
切り換える回路を付加することによジ冥現される。
第８図にアクセス切換方法による共有メモリのアクセス
切換回路の一例を示す。図において、（１）に第１のＣ
ＰＵを有す第１のＣＰＵシステム（以下ＣＰＵ１と記丁
） 、 （２）は第２のＣＰＵを有する第２のＣＰＵシ
ステム（以下ＣＰＵ２と記す） 、（３）は共有メモ！
Ｊ、（４）ｉ上記ＣＰＵ１（１）側の共有メモリアクセ
ス線、（５）ｉ−ＩＣＰ Ｕ ２（２）側の共有メモリ
アクセス線、（６）ｌ−！ ｆｆｉ続切換手段としての
アクセス切換回路でめり、アクセス切換制御信号（７）
の入力により、通常は共有メモ！Ｊ （３） ｌ ＣＰ
Ｌｌ、、（２）側からアクセス可能に接続する。ＱＱ
框ＣＰＵＩ（１功１らＣＰＵ２（２）へ送信される共有
メモリ接続要求信号、α力はと記ＣＰ Ｕ １ （１３
の要求信号α０に対するｃ ｐ ｕ （２）か八 ら送信式れるＣ Ｐ Ｕ １ （１）への接続返答信号
、Ｑ１１９はＣＰ Ｕ １ （１）からＣＰ ＵＡ（ｚ
）へ送信δれる共有メモリ（３）の接続全尤に戻す接続
返却信号でめる。尚、ＣＰＵ １（１）の要求信号αｉ
ｓ、ＣＰＵ２（２）の返答信号αη、ＣＰＵＩ）の返却
信号（ト）を１とめて、アクセス切換通知信号と呼ぶこ
ととする。
切換回路の一例を示す。図において、（１）に第１のＣ
ＰＵを有す第１のＣＰＵシステム（以下ＣＰＵ１と記丁
） 、 （２）は第２のＣＰＵを有する第２のＣＰＵシ
ステム（以下ＣＰＵ２と記す） 、（３）は共有メモ！
Ｊ、（４）ｉ上記ＣＰＵ１（１）側の共有メモリアクセ
ス線、（５）ｉ−ＩＣＰ Ｕ ２（２）側の共有メモリ
アクセス線、（６）ｌ−！ ｆｆｉ続切換手段としての
アクセス切換回路でめり、アクセス切換制御信号（７）
の入力により、通常は共有メモ！Ｊ （３） ｌ ＣＰ
Ｌｌ、、（２）側からアクセス可能に接続する。ＱＱ
框ＣＰＵＩ（１功１らＣＰＵ２（２）へ送信される共有
メモリ接続要求信号、α力はと記ＣＰ Ｕ １ （１３
の要求信号α０に対するｃ ｐ ｕ （２）か八 ら送信式れるＣ Ｐ Ｕ １ （１）への接続返答信号
、Ｑ１１９はＣＰ Ｕ １ （１）からＣＰ ＵＡ（ｚ
）へ送信δれる共有メモリ（３）の接続全尤に戻す接続
返却信号でめる。尚、ＣＰＵ １（１）の要求信号αｉ
ｓ、ＣＰＵ２（２）の返答信号αη、ＣＰＵＩ）の返却
信号（ト）を１とめて、アクセス切換通知信号と呼ぶこ
ととする。
この例では、共有メモリのアクセス切換回路（６）にＣ
Ｐ Ｕ ２ （２）が管理しており、初期状縣では、ア
クセス切換回路（６）はＣＰＵ２＠共有メモリアクセス
４！（５）に切り換えられており共有メモリのアクセス
はＣＰ Ｕ ２ （２）が可能となっている。
Ｐ Ｕ ２ （２）が管理しており、初期状縣では、ア
クセス切換回路（６）はＣＰＵ２＠共有メモリアクセス
４！（５）に切り換えられており共有メモリのアクセス
はＣＰ Ｕ ２ （２）が可能となっている。
次にアクセス線切換方法について説明する。この例では
ＣＰ Ｕ ２ （２肋に共有メモ’Ｊ（３）’ｔ−管理
している几め、ＣＰＬｌｌ（１）が共有メモリ（３）に
アクセスする場合はＣＰＵ２（２）に共有メモ！Ｊ（３
）ｔ−要求する形をとる。第８図において、ＣＰＵ１（
１）は接続要求信号α０により共有メモ！Ｊ （３）ｔ
ＣＰ Ｕ ２（２）に要求する。ＣＰＵ２（２）はア
クセス切換制御雪量（７ンを操作し、アクセス切換回路
（ａ）ｔ ＣＰ Ｕ ２ （２）側の共有メモリアクセ
ス線（５）からＣＰＵＩ（１）ｇ４Ｊの共有メモリアク
セス線（４）に切り換え友後、接続返答信号αηにより
ＣＰＵ１（１）に共有メモリ（３）ヲアクセス可能とな
り几ことを知らでる。ＣＰ Ｕ １ （１）は、接続返
答信号α力を待ち、共有メモリ（３）ヲアクセスし、ア
クセス終了後、接続返却信号（至）によりＣＰＵ２（２
３に共有メモリ（３）の返却全知らぜる。ＣＰ Ｕ ２
（２）は再び、アクセス切換制御信号（７）ｔ−出力
し、アクセス切換回路（６）ｔ−ＣＰ Ｕ １ （１）
＠の共有メモリアクセス＠（４）よりＣＰ ＩＪ ２
（２）側共有メモリアクセス線（５）に切り換える。こ
の結果、アクセス切換回路（６）は再びｌ！８図の状態
に戻る。
ＣＰ Ｕ ２ （２肋に共有メモ’Ｊ（３）’ｔ−管理
している几め、ＣＰＬｌｌ（１）が共有メモリ（３）に
アクセスする場合はＣＰＵ２（２）に共有メモ！Ｊ（３
）ｔ−要求する形をとる。第８図において、ＣＰＵ１（
１）は接続要求信号α０により共有メモ！Ｊ （３）ｔ
ＣＰ Ｕ ２（２）に要求する。ＣＰＵ２（２）はア
クセス切換制御雪量（７ンを操作し、アクセス切換回路
（ａ）ｔ ＣＰ Ｕ ２ （２）側の共有メモリアクセ
ス線（５）からＣＰＵＩ（１）ｇ４Ｊの共有メモリアク
セス線（４）に切り換え友後、接続返答信号αηにより
ＣＰＵ１（１）に共有メモリ（３）ヲアクセス可能とな
り几ことを知らでる。ＣＰ Ｕ １ （１）は、接続返
答信号α力を待ち、共有メモリ（３）ヲアクセスし、ア
クセス終了後、接続返却信号（至）によりＣＰＵ２（２
３に共有メモリ（３）の返却全知らぜる。ＣＰ Ｕ ２
（２）は再び、アクセス切換制御信号（７）ｔ−出力
し、アクセス切換回路（６）ｔ−ＣＰ Ｕ １ （１）
＠の共有メモリアクセス＠（４）よりＣＰ ＩＪ ２
（２）側共有メモリアクセス線（５）に切り換える。こ
の結果、アクセス切換回路（６）は再びｌ！８図の状態
に戻る。
第４図は第８図に示し几アクセス切換回路の動作を示す
フローチャート、丁なわちＣＰ Ｕ ２ （２）側のｃ
Ｐ ｕ １ （１）からの接続要求信号Ｑｅと接続返
却信号（財）の送信順／Ｆｔ示すフローチャートである
。接続要求信号ａＧにより共有メモリ（３）を要求嘔九
九場合は、１ずステップ（転）にて、ＣＰＵ２（２）内
部に持つ共有メ七すフブグをＯＮする。ここで共有メモ
リフラグはＯＮ時に共有メモリ（３）がＣＰＵＬ（１）
（１４１の共有メモリアクセスＭ（４）に、ＯＦ’Ｆ□
時にＣＰＵ２（２）側の共有メモリアクセス線（５）に
切り換えられていることを示すものである。次にステッ
プ（６）にてアクセス切換制御信号（７）を操作して、
アクセス切換回路（６）ｋ ＣＰ Ｕ ２ （２）側の
共有メモリアクセス線（５）からＣＰＵ１（１）側の共
有メモリアクセス線（４）に切り換える。次にステップ
（ロ）にて襞続返答信号αカにより、ＣＰ Ｕ １ （
１）に共有メモリ（３）がアクセス可能となったこと金
知らせる。接続返却信号（ト）により共有メモリ（３）
の返却全知ら嘔九九場合は、１ずステップ祷にてアクセ
ス切換制？ＩＯ信号（７） ′ｔ−操作して、アクセス
切換回路（６）ｔ−ＣＰ Ｕ １ （１）側の共有メモ
リアクセスＩＩ（４）からＣＰＵ２側共有メモリアクセ
フ１ｓ＋５）Ｋ切り換える。次にステップ■にて共有メ
モリフラグをＯＦＦ’する。
フローチャート、丁なわちＣＰ Ｕ ２ （２）側のｃ
Ｐ ｕ １ （１）からの接続要求信号Ｑｅと接続返
却信号（財）の送信順／Ｆｔ示すフローチャートである
。接続要求信号ａＧにより共有メモリ（３）を要求嘔九
九場合は、１ずステップ（転）にて、ＣＰＵ２（２）内
部に持つ共有メ七すフブグをＯＮする。ここで共有メモ
リフラグはＯＮ時に共有メモリ（３）がＣＰＵＬ（１）
（１４１の共有メモリアクセスＭ（４）に、ＯＦ’Ｆ□
時にＣＰＵ２（２）側の共有メモリアクセス線（５）に
切り換えられていることを示すものである。次にステッ
プ（６）にてアクセス切換制御信号（７）を操作して、
アクセス切換回路（６）ｋ ＣＰ Ｕ ２ （２）側の
共有メモリアクセス線（５）からＣＰＵ１（１）側の共
有メモリアクセス線（４）に切り換える。次にステップ
（ロ）にて襞続返答信号αカにより、ＣＰ Ｕ １ （
１）に共有メモリ（３）がアクセス可能となったこと金
知らせる。接続返却信号（ト）により共有メモリ（３）
の返却全知ら嘔九九場合は、１ずステップ祷にてアクセ
ス切換制？ＩＯ信号（７） ′ｔ−操作して、アクセス
切換回路（６）ｔ−ＣＰ Ｕ １ （１）側の共有メモ
リアクセスＩＩ（４）からＣＰＵ２側共有メモリアクセ
フ１ｓ＋５）Ｋ切り換える。次にステップ■にて共有メ
モリフラグをＯＦＦ’する。
ここでＣＰ Ｕ ２ （２）は、共有メモリフラグがＯ
Ｎの間は共有メモリ（３）ヲアクセスしてはならない。
Ｎの間は共有メモリ（３）ヲアクセスしてはならない。
この様なアクセス切換方式共有メモリ（３）にてＣＰＵ
１（１）側が、マルチタスクシステムであり、各タスク
が共有メモリ（３）のアクセスを行う必要がある場合の
共有メモリ（３ンの１ｇＪ岬について従来の例を第５図
に示す。
１（１）側が、マルチタスクシステムであり、各タスク
が共有メモリ（３）のアクセスを行う必要がある場合の
共有メモリ（３ンの１ｇＪ岬について従来の例を第５図
に示す。
第５図に示した例はセマフォを使用する場合である。図
において、Ｑ４はタスクＡを、（至）はタスクＢ２．０
１は共有メモリ（３）の排他制御に使用でれるセマフォ
（４＝太）でお夕、各タスクＡα◆・Ｂ（至）と七９ マフォα場の間の矢印はセマフォ（ト龜）のＯＮ・ＯＦ
’Ｆ’操作を表わしている。マルチタスクシステムにお
いて、タスク間で排他制ａｔ行うため、セマフォ９ （社）が使用される。すなわち、このセマフォｌＬ：／ （上音）にて共有メモリ（３）の要求信号αＱにより共
有メモリ（３）全アクセスＯＫとしてアクセスし、接続
返却信号（ト）により返却する１での一連の処理を排他
制彌する。
において、Ｑ４はタスクＡを、（至）はタスクＢ２．０
１は共有メモリ（３）の排他制御に使用でれるセマフォ
（４＝太）でお夕、各タスクＡα◆・Ｂ（至）と七９ マフォα場の間の矢印はセマフォ（ト龜）のＯＮ・ＯＦ
’Ｆ’操作を表わしている。マルチタスクシステムにお
いて、タスク間で排他制ａｔ行うため、セマフォ９ （社）が使用される。すなわち、このセマフォｌＬ：／ （上音）にて共有メモリ（３）の要求信号αＱにより共
有メモリ（３）全アクセスＯＫとしてアクセスし、接続
返却信号（ト）により返却する１での一連の処理を排他
制彌する。
従来の共有メモリのアクセス切換方法において／９
は、例えばセマフォ（トリ金使用し几場合はセマフォ制
御によるオーバーヘッドが増加し、又、１つのタスクが
共有メモリ（３）にアクセスしている間他のタスクが完
全に浄上する場合があり効率が悪９ くなる。又、セマフォ（し）のような付加的なものｔ制
御しなげればならない几め、各タスクのアルゴリズムの
明５ｉ式がそこなわれ、共有メモリのアクセスに対する
自由度の制限が強くなるなどの問題点が６つ次。
御によるオーバーヘッドが増加し、又、１つのタスクが
共有メモリ（３）にアクセスしている間他のタスクが完
全に浄上する場合があり効率が悪９ くなる。又、セマフォ（し）のような付加的なものｔ制
御しなげればならない几め、各タスクのアルゴリズムの
明５ｉ式がそこなわれ、共有メモリのアクセスに対する
自由度の制限が強くなるなどの問題点が６つ次。
この発明に上記のような問題点を解消する九めになされ
几もので、各タスクが互いを意識する必要なく共有メモ
リをアクセスできる共有メモリのアクセス切換方法を得
ることを目的とする。
几もので、各タスクが互いを意識する必要なく共有メモ
リをアクセスできる共有メモリのアクセス切換方法を得
ることを目的とする。
この発明に係わる共有メモリのアクセス切換方法は、第
１および第２のＣＰＵの両方からアクセス可能な共有メ
モリを、と記第２のＣＰＵにて制御嘔れる接続切換手段
により通常に上記第２のＣＰＵ側に接続し、上記第１の
ＣＰＵにおける複数のタスクの要求に基ずき、上記第１
のＣＰＵから上記第２のＣＰＵに対し、上記複数のタス
クのそれぞれに対応する複数の切換通知送信手８ｔ−介
してと記共有メモリヲ土肥第１のＣＰＵ側に接続すべく
要求する接続要求信号もしくは上記接続を元に戻す接続
返却信号を送信すると共に、上記共有メモリ全上記複数
のタスクに基ずく上記接続要求信号のＯＲ条件により上
記第１のＣＰＵ側に接続し、１紀接続返却信号のＡＮＤ
条件により上記第２のＣＰＵ＠に接続するものである。
１および第２のＣＰＵの両方からアクセス可能な共有メ
モリを、と記第２のＣＰＵにて制御嘔れる接続切換手段
により通常に上記第２のＣＰＵ側に接続し、上記第１の
ＣＰＵにおける複数のタスクの要求に基ずき、上記第１
のＣＰＵから上記第２のＣＰＵに対し、上記複数のタス
クのそれぞれに対応する複数の切換通知送信手８ｔ−介
してと記共有メモリヲ土肥第１のＣＰＵ側に接続すべく
要求する接続要求信号もしくは上記接続を元に戻す接続
返却信号を送信すると共に、上記共有メモリ全上記複数
のタスクに基ずく上記接続要求信号のＯＲ条件により上
記第１のＣＰＵ側に接続し、１紀接続返却信号のＡＮＤ
条件により上記第２のＣＰＵ＠に接続するものである。
この発明においては、接続切換子８は第２のＣＰＵにて
制御され、第１およびＷｒＪ２のＣＰＵの両方からアク
セス可能な共有メモリヲ、通常は上記第２のＣＰＵ側に
接続し、上記第１のＣＰＵにおける複数のタスクの要求
に基ずき、上記第１のＣＰＵから上記第２のＣＰＵに対
し、上記複数のタスクのそれぞれに対応する複数の切換
通知送信手段を介して送信でれる接続要求信号のＯＲ条
件により上記第１のＣＰＵ側に接続し、接続返却信号の
ＡＮＤ条件により上記第２のＣＰＵ＠に接続を戻す。
制御され、第１およびＷｒＪ２のＣＰＵの両方からアク
セス可能な共有メモリヲ、通常は上記第２のＣＰＵ側に
接続し、上記第１のＣＰＵにおける複数のタスクの要求
に基ずき、上記第１のＣＰＵから上記第２のＣＰＵに対
し、上記複数のタスクのそれぞれに対応する複数の切換
通知送信手段を介して送信でれる接続要求信号のＯＲ条
件により上記第１のＣＰＵ側に接続し、接続返却信号の
ＡＮＤ条件により上記第２のＣＰＵ＠に接続を戻す。
第１図にこの発明の一冥施例を示す図でめり、この発明
による共有メモリのアクセス切換方法音用いｔ共有メモ
リ（３）の切換回路を示す。なお、図中、従来のものと
同じ符号で示し几ものは従来のそれと同一、１九は相当
する部分を示す。図において、（８）はタスクＡ用接続
要求信号、（９）にタスクＡ用接続返答信号、ＱＯはタ
スクＡ用接続返却借号でるる。
による共有メモリのアクセス切換方法音用いｔ共有メモ
リ（３）の切換回路を示す。なお、図中、従来のものと
同じ符号で示し几ものは従来のそれと同一、１九は相当
する部分を示す。図において、（８）はタスクＡ用接続
要求信号、（９）にタスクＡ用接続返答信号、ＱＯはタ
スクＡ用接続返却借号でるる。
また、α〃はタスクＢ相接続要求信号、■にタスクＢ相
接続返答信号、ＨにタスクＢ相接続返却信号である。尚
、共有メモリ（３ンは各タスクそれぞれの之めに！ｉな
りのないように使用するエリア上次めである。上記信号
（８）〜ＯＧおよび信号Ｄｌ）〜Ｃ１３はそれぞれタス
クＡαΦ、タスク（至）に対応する切換通知送信手段と
しての信号線群を介してＣＰＵＩ（１）とＣＰＵ２（２
１間を送受信嘔れる。又、第１図において、アクセス切
換回路（６）はｃ Ｐ Ｕ ２（２）＠の共有メモリア
クセス線（４）に切り換えられ、ＣＰＵ２（２）が共有
メモリアクセス可能となった状態であり、従来と同じく
この状態が初期状態である。
接続返答信号、ＨにタスクＢ相接続返却信号である。尚
、共有メモリ（３ンは各タスクそれぞれの之めに！ｉな
りのないように使用するエリア上次めである。上記信号
（８）〜ＯＧおよび信号Ｄｌ）〜Ｃ１３はそれぞれタス
クＡαΦ、タスク（至）に対応する切換通知送信手段と
しての信号線群を介してＣＰＵＩ（１）とＣＰＵ２（２
１間を送受信嘔れる。又、第１図において、アクセス切
換回路（６）はｃ Ｐ Ｕ ２（２）＠の共有メモリア
クセス線（４）に切り換えられ、ＣＰＵ２（２）が共有
メモリアクセス可能となった状態であり、従来と同じく
この状態が初期状態である。
次にこの発明の動作について説明する。チーＪ＝＝ｋＣ
ＰＵ １（１）の各タネ クが共有メモリ（３）全アクセスし九い場合は、接続要
求信号（８）（ロ）を送信して（：）’［１２（２）に
要求し、ＣＰ Ｕ （２）からの接続返却信号（９）０
２ ？ ＊ち、この返答信号（９）、αＯｔ−受偏して
共有メモリ（３）ｔ−アクセスし、アクセス終了後、接
続返却信号α０（Ｌｌを送信し、ＣＰＬＩ２（２）に共
有メモリ（３）の返却を知らぜる。と記一連の処理は従
来と同一であるが、それらの信号がタスク毎に設けられ
た切換通知送信手段を介して送信され、各タスクはそれ
専用に設けられ比信号を使用して、他のタスクを意識す
ることなく、この一連の処理を実行できる点が従来と異
なる。
ＰＵ １（１）の各タネ クが共有メモリ（３）全アクセスし九い場合は、接続要
求信号（８）（ロ）を送信して（：）’［１２（２）に
要求し、ＣＰ Ｕ （２）からの接続返却信号（９）０
２ ？ ＊ち、この返答信号（９）、αＯｔ−受偏して
共有メモリ（３）ｔ−アクセスし、アクセス終了後、接
続返却信号α０（Ｌｌを送信し、ＣＰＬＩ２（２）に共
有メモリ（３）の返却を知らぜる。と記一連の処理は従
来と同一であるが、それらの信号がタスク毎に設けられ
た切換通知送信手段を介して送信され、各タスクはそれ
専用に設けられ比信号を使用して、他のタスクを意識す
ることなく、この一連の処理を実行できる点が従来と異
なる。
第２図は第１図に示し急共有メモリ（３）のアクセス切
換回路の動作を示すフローチャート、すなわちＣＰＵ２
（２）何１のＣＰ ｔＪ １ （１）からのタスクＡ剛
接続要求信号（８）とタスクＡＦ＠接続返却信号ＱＯの
送信手順を示すフローチャートである。
換回路の動作を示すフローチャート、すなわちＣＰＵ２
（２）何１のＣＰ ｔＪ １ （１）からのタスクＡ剛
接続要求信号（８）とタスクＡＦ＠接続返却信号ＱＯの
送信手順を示すフローチャートである。
従来の共有メモリフラグに加えてタスクＡＱ４）。
タスクａ５ＩＣ対応したＡ−フラグとＢ−フラグが追加
されている。これらのフラグはＯＮにて該当タスクより
要求信号（８）Ｑｌ）があり該当タスクが現在共■メモ
リ（３）にアクセス中であることを表し、ＯＦ’Ｆ’に
て該当タスクより返却信号ＧｆｆＯＪがあり該当タスク
が現在共有メモリ（３）ｔアクセスしていないことｔ表
丁。初期値はＯＦＦとなっている。
されている。これらのフラグはＯＮにて該当タスクより
要求信号（８）Ｑｌ）があり該当タスクが現在共■メモ
リ（３）にアクセス中であることを表し、ＯＦ’Ｆ’に
て該当タスクより返却信号ＧｆｆＯＪがあり該当タスク
が現在共有メモリ（３）ｔアクセスしていないことｔ表
丁。初期値はＯＦＦとなっている。
次に第２０に示したフローチャートにおいて、要求＠号
（８）により共有メモリ（３）全要求され之場合は、１
ずステップ（７）にてＡ−フラグ２ＯＮとする。
（８）により共有メモリ（３）全要求され之場合は、１
ずステップ（７）にてＡ−フラグ２ＯＮとする。
次にステップ６］）にてＢ−フラグがＯＮであるか調べ
る。Ｂ−フラグがＯＮでろるならば現在、共有メモ１Ｊ
（３）ＨＣＰＵ １（１）（７）ＪスクＢＱｆｌｒ７り
（＝ス中で６り、 ＣＰ Ｕ １（１）側の共有メモリ
アクセス線（４）に既に切り換えられていることになる
ので、アクセス切換制御信号（７）の操作は行なわずに
ステップ■へ進む。と記Ｂ−フヲグがＯＦ’Ｐである場
合には、現在、ＣＰ Ｕ １ （１）ＩＩの共有メモリ
アクセス線（４）には１だ切り換えられていないことに
なるので、ステップ（至）にて共有メモリフラグ２ＯＮ
ＶＣして次にステップ（至）にてアクセス切換制御信号
（７）を操作してアクセス切換回路（６）ｔｃ Ｐ Ｕ
２（２）側の共有メモリアクセス線（５）よりＣＰ
Ｕ １ （１）側の共有メモリアク−ｔ＝ス［（４）に
切り換える。次にステップ（ロ）にてタスクＡ用返答信
号（９）によりＣＰ Ｕ １ （１）のタスクＡαくに
共有メモリ（３）がアクセスＯＫとなっｔことを知らせ
る。
る。Ｂ−フラグがＯＮでろるならば現在、共有メモ１Ｊ
（３）ＨＣＰＵ １（１）（７）ＪスクＢＱｆｌｒ７り
（＝ス中で６り、 ＣＰ Ｕ １（１）側の共有メモリ
アクセス線（４）に既に切り換えられていることになる
ので、アクセス切換制御信号（７）の操作は行なわずに
ステップ■へ進む。と記Ｂ−フヲグがＯＦ’Ｐである場
合には、現在、ＣＰ Ｕ １ （１）ＩＩの共有メモリ
アクセス線（４）には１だ切り換えられていないことに
なるので、ステップ（至）にて共有メモリフラグ２ＯＮ
ＶＣして次にステップ（至）にてアクセス切換制御信号
（７）を操作してアクセス切換回路（６）ｔｃ Ｐ Ｕ
２（２）側の共有メモリアクセス線（５）よりＣＰ
Ｕ １ （１）側の共有メモリアク−ｔ＝ス［（４）に
切り換える。次にステップ（ロ）にてタスクＡ用返答信
号（９）によりＣＰ Ｕ １ （１）のタスクＡαくに
共有メモリ（３）がアクセスＯＫとなっｔことを知らせ
る。
ＣＰ Ｕ ２ （２）がタスクＡ用返却信号αＱにより
共有メモリ（３）の返却ｔｃＰＵ＜１＋のタスクＡＱ４
）より知ら嘔れた場合は、１ずステップ（７）にてＡ−
フラグ全ＯＦ’Ｆ’にした後、ステップ（１）にてＢ−
フラグがＯＮであるか調べる。Ｂ−フラグがＯＮでろる
ならば、現在、共有メモリ（３）はＣＰ Ｕ １ （１
）のタスクＢ（至）がアクセス中でろり、ＣＰＵ２（２
）側の共有メモリアクセスＭ （５）に、切ｐ換えてＦ
ｉならない之め、アクセス切換制御信号（７）の操作は
行なわずに終了する。
共有メモリ（３）の返却ｔｃＰＵ＜１＋のタスクＡＱ４
）より知ら嘔れた場合は、１ずステップ（７）にてＡ−
フラグ全ＯＦ’Ｆ’にした後、ステップ（１）にてＢ−
フラグがＯＮであるか調べる。Ｂ−フラグがＯＮでろる
ならば、現在、共有メモリ（３）はＣＰ Ｕ １ （１
）のタスクＢ（至）がアクセス中でろり、ＣＰＵ２（２
）側の共有メモリアクセスＭ （５）に、切ｐ換えてＦ
ｉならない之め、アクセス切換制御信号（７）の操作は
行なわずに終了する。
と記Ｂ−フラグがＯＦＦ’である場合にはＣＰＵ２（２
）側の共有メモリアクセス線（５）Ｋ切り換えても良い
ことになるのでステップ（ロ）にてアクセス切換制御信
号（７）ｔ−操作してアクセス切換回路（６）をＣＰＵ
Ｉ（１）側の共有メモリアクセス線（４）からＣ）’Ｕ
２（２）側の共有メモリアクセス線（５）に切り換える
。次にステップｇ４にで共有メモリフフグｔ−０ＦＦ’
とする。
）側の共有メモリアクセス線（５）Ｋ切り換えても良い
ことになるのでステップ（ロ）にてアクセス切換制御信
号（７）ｔ−操作してアクセス切換回路（６）をＣＰＵ
Ｉ（１）側の共有メモリアクセス線（４）からＣ）’Ｕ
２（２）側の共有メモリアクセス線（５）に切り換える
。次にステップｇ４にで共有メモリフフグｔ−０ＦＦ’
とする。
第２図に記載されていないが、タスクＢ用接続要求信号
（ロ）とタスクＢ用接続返却信４＋（至）に対する動作
もと記タスクＡ用の動作と同様である。
（ロ）とタスクＢ用接続返却信４＋（至）に対する動作
もと記タスクＡ用の動作と同様である。
なお、ここでＣＰＵ２（２１は、共有メモリフラグがＯ
Ｎの間は共有メモリ（３）ヲアクセスしてはならないこ
とは従来と同様である。
Ｎの間は共有メモリ（３）ヲアクセスしてはならないこ
とは従来と同様である。
以上の詳細動ｆ′￥″を要約すると、共有メモリ（３）
が、ＣＰＵＩ（１）の各タスクの接続要求信号（８）α
υのＯＲ条件にて、ＣＰ ［１１（１）側の共有メモリ
アクセス線（４）に切り換わり、又、各タスクの接続返
却信号Ｑ（１（至）のＡＮＤ条件にて、ＣＰＵ２（２）
側の共有メモリアクセス線（５）に切り換わる。従って
ＣＰ Ｕ １ （１）の各タスクの共有メモリ（３）ト
のアクセスエリアが重ならないように予め設定しておけ
ば各タスクは他のタスク金意識することなく、それぞｒ
Ｌ独立で自由に、共有メモリ（３）全一連の処理にてア
クセスできる。
が、ＣＰＵＩ（１）の各タスクの接続要求信号（８）α
υのＯＲ条件にて、ＣＰ ［１１（１）側の共有メモリ
アクセス線（４）に切り換わり、又、各タスクの接続返
却信号Ｑ（１（至）のＡＮＤ条件にて、ＣＰＵ２（２）
側の共有メモリアクセス線（５）に切り換わる。従って
ＣＰ Ｕ １ （１）の各タスクの共有メモリ（３）ト
のアクセスエリアが重ならないように予め設定しておけ
ば各タスクは他のタスク金意識することなく、それぞｒ
Ｌ独立で自由に、共有メモリ（３）全一連の処理にてア
クセスできる。
なお、上記冥施例ではＣＰ Ｕ １ （１）のタスクは
２タスクであるが、２タスクに限定でれるものではなく
、それ以上のタスクでｂつでもよい。
２タスクであるが、２タスクに限定でれるものではなく
、それ以上のタスクでｂつでもよい。
又、上記冥施例では、共有メモリ（３）の切換はｃＰＵ
２（２）が管理してい九が、独立の管理Ｓ欄を持つもの
であってもよい。
２（２）が管理してい九が、独立の管理Ｓ欄を持つもの
であってもよい。
以上のように、第１の発明によれば、第１および第２の
ＣＰＵの両方からアクセス可能な共有メモリｌ、通常は
上記第２のＣＰＵ側に接続し、上記第１のＣＰＵにおけ
る複数のタスクの要求に基ずき、と６第１のＣＰＵｇＪ
Ｉから送信嘔れる上記複数のタスクのそれぞれに対応す
る接続要求信号のＯＲ条件により上記第１のＣ）’Ｌｌ
側に接続し、接続返却信号のＡＮＤ条件によりト記第２
のＣＰＵ側に接続に戻すようにしたので各タスクは他の
タスクを意識することなく上記共有メモリをアクセスで
き、上記共有メモリのアクセスに対して付加的な処理が
不要なものが段られる効果がある。
ＣＰＵの両方からアクセス可能な共有メモリｌ、通常は
上記第２のＣＰＵ側に接続し、上記第１のＣＰＵにおけ
る複数のタスクの要求に基ずき、と６第１のＣＰＵｇＪ
Ｉから送信嘔れる上記複数のタスクのそれぞれに対応す
る接続要求信号のＯＲ条件により上記第１のＣ）’Ｌｌ
側に接続し、接続返却信号のＡＮＤ条件によりト記第２
のＣＰＵ側に接続に戻すようにしたので各タスクは他の
タスクを意識することなく上記共有メモリをアクセスで
き、上記共有メモリのアクセスに対して付加的な処理が
不要なものが段られる効果がある。
第１図はこの発明の一実施例による共有メモリのアクセ
ス切換方法？用い友共有メモリのアクセス切換回路のブ
ロック図、第２図は第１図に示し几共有メモリのアクセ
ス切換回路の動作を示すフローチャート、第８図は従来
の共有メモリのアクセス切換方法？用いた共有メモリの
アクセス切換回路のブロック図、第４図は第３図に示し
几従来の共有メモリのアクセス切換回路のＩＥ！Ｉｆｆ
ｋ示すフローチャート、第５図は従来の他の共有メモリ
のアクセス切換回路のブロック口でろる。 図において、（１）ＦｉｉｌのＣＰＵシステム、（２）
はスフＢをしめ丁。 なお、図中、同一符号は同一、または和尚部分をボア。
ス切換方法？用い友共有メモリのアクセス切換回路のブ
ロック図、第２図は第１図に示し几共有メモリのアクセ
ス切換回路の動作を示すフローチャート、第８図は従来
の共有メモリのアクセス切換方法？用いた共有メモリの
アクセス切換回路のブロック図、第４図は第３図に示し
几従来の共有メモリのアクセス切換回路のＩＥ！Ｉｆｆ
ｋ示すフローチャート、第５図は従来の他の共有メモリ
のアクセス切換回路のブロック口でろる。 図において、（１）ＦｉｉｌのＣＰＵシステム、（２）
はスフＢをしめ丁。 なお、図中、同一符号は同一、または和尚部分をボア。
Claims (1)
- 第１および第２のＣＰＵの両方からアクセス可能な共有
メモリを、上記第２のＣＰＵにて制御される接続切換手
段により通常は上記第２のＣＰＵ側に接続し、上記第１
のＣＰＵにおける複数のタスクの要求に基ずき、上記第
１のＣＰＵから上記第２のＣＰＵに対し、上記複数のタ
スクのそれぞれに対応する複数の切換通知送信手段を介
して上記共有メモリを上記第１のＣＰＵ側に接続すべく
要求する接続要求信号もしくは上記接続を元に戻す接続
返却信号を送信すると共に、上記共有メモリを上記複数
のタスクに基ずく上記接続要求信号のＯＲ条件により上
記第１のＣＰＵ側に接続し、上記接続返却信号のＡＮＤ
条件により上記第２のＣＰＵ側に接続することを特徴と
する共有メモリのアクセス切換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14263289A JPH07104835B2 (ja) | 1989-06-05 | 1989-06-05 | 共有メモリのアクセス切換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14263289A JPH07104835B2 (ja) | 1989-06-05 | 1989-06-05 | 共有メモリのアクセス切換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036767A true JPH036767A (ja) | 1991-01-14 |
| JPH07104835B2 JPH07104835B2 (ja) | 1995-11-13 |
Family
ID=15319864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14263289A Expired - Lifetime JPH07104835B2 (ja) | 1989-06-05 | 1989-06-05 | 共有メモリのアクセス切換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07104835B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622659A (ja) * | 1992-05-13 | 1994-02-01 | Fuji Raito Kogyo Kk | 排泄物処理用粒状材 |
| US5664523A (en) * | 1994-06-09 | 1997-09-09 | Sanyo Chemical Industries, Ltd. | Materials for the treatment of pet excretions |
-
1989
- 1989-06-05 JP JP14263289A patent/JPH07104835B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622659A (ja) * | 1992-05-13 | 1994-02-01 | Fuji Raito Kogyo Kk | 排泄物処理用粒状材 |
| JPH0685669B2 (ja) * | 1992-05-13 | 1994-11-02 | フジライト工業株式会社 | 排泄物処理用粒状材 |
| US5664523A (en) * | 1994-06-09 | 1997-09-09 | Sanyo Chemical Industries, Ltd. | Materials for the treatment of pet excretions |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07104835B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4237534A (en) | Bus arbiter | |
| KR940001274B1 (ko) | 정보처리장치용 버스시스템 | |
| KR930004947B1 (ko) | 데이타 처리 시스템이 다수의 중앙 처리 유닛간에서 대등 관계를 갖을 수 있게하는장치 및 그 방법 | |
| KR920001552B1 (ko) | 다중 컴퓨터 시스템이 접속된 로컬 에어리어 네트워크 시스템 | |
| JPS61141065A (ja) | 画像表示信号発生装置 | |
| JPH036767A (ja) | 共有メモリのアクセス切換方法 | |
| EP0251234B1 (en) | Multiprocessor interrupt level change synchronization apparatus | |
| JP2706390B2 (ja) | 複数スカラユニットによるベクトルユニット使用権切換え制御方式 | |
| JPH10307603A (ja) | データ伝送装置 | |
| JPS615361A (ja) | 通信インタフエイス回路 | |
| JP2982811B2 (ja) | アクセス制御装置 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPH10289121A (ja) | ２重化コンピュータシステム | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JPH0673099B2 (ja) | ファイル装置の占有制御方式 | |
| JPH0511330B2 (ja) | ||
| JPH10171770A (ja) | マルチプロセッサシステム | |
| JPH07175744A (ja) | チャネル制御方式 | |
| JPS58137050A (ja) | 要求信号の処理方法 | |
| KR100208283B1 (ko) | 전전자 교환기의 패킷 핸들러 인터럽트 장치 및 그 방법 | |
| KR960007835B1 (ko) | 다중 프로세서의 공통 메모리 억세스 장치 | |
| JP3298172B2 (ja) | アクセス調停方式 | |
| JPH0764932A (ja) | マルチ計算機システム | |
| JPH01243739A (ja) | 無線回線アクセス方式 | |
| JPH05143364A (ja) | 割込制御装置 |