JPH0364953A - 樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置の製造方法

Info

Publication number
JPH0364953A
JPH0364953A JP20159689A JP20159689A JPH0364953A JP H0364953 A JPH0364953 A JP H0364953A JP 20159689 A JP20159689 A JP 20159689A JP 20159689 A JP20159689 A JP 20159689A JP H0364953 A JPH0364953 A JP H0364953A
Authority
JP
Japan
Prior art keywords
lead
melting point
semiconductor device
low melting
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20159689A
Other languages
English (en)
Inventor
Joji Nakane
譲治 中根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP20159689A priority Critical patent/JPH0364953A/ja
Publication of JPH0364953A publication Critical patent/JPH0364953A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、耐湿性の向上をはかった樹脂封止型半導体装
置の製造方法に関するものである。
従来の技術 従来より、半導体装置では、量産性、コストパフォーマ
ンスの点から、樹脂材料を用いた封止方法が採用されて
いる。
以下、従来の樹脂封止型半導体装置について説明する。
第2図は、従来の樹脂封止型半導体装置の要部断面図で
あり、半導体チップ1をリードフレームの基板支持u2
に銀ペーストあるいは金との共晶により接着し、さらに
、この半導体チップ1の電極をワイヤーリード3により
、リードフレームのインナーリード部4に接続した構成
体を封止樹脂5で封止することにより形成されている。
なお、リードフレームのアウターリード部6はリードフ
レームのインナーリード部4に対してほぼ直角となるよ
うに曲げられている。
発明が解決しようとする課題 しかしながら、上記従来の構造では、リードフレームの
アウターリード部6が、インナーリード部4に対して、
はぼ直角に曲げられるため封止樹脂5に機械的な曲げ応
力が加わり、ストレスが発生する。そして、封止樹脂5
のアウターリード部6の導出部に間隙およびクラック7
の発生が顕著になり、半導体装置の耐湿性が著しく低下
する不都合が生じる。
課題を解決するための手段 この目的を達成するために本発明の製造方法では、4−
270イなどのリードフレームのインナーリード部の一
部にはんだやなまりなどの低融点金属のめっきが施され
た樹脂封止型半導体装置のアウターリード部の曲げ加工
時あるいは、曲げ加工後に低融点金属の融点以上に加熱
する処理を施している。
作用 この製造方法によれば、リードフレームのアウターリー
ド部の曲げ加工時あるいは、曲げ加工後に施す熱処理で
溶融した低融点金属が封止樹脂に発生したクラックある
い(ま間隙に毛細管現象により流れ込み、外部から進入
してくる水分の経路が遮断される。
実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。
第1図は、本発明の製造方法で形成された樹脂封止型半
導体装置の要点断面図を示すものであり、図中1は半導
体チップ、2は4−270イなどの素材から形成したリ
ードフレームの基板支持部、3はワイヤーリード、4は
リードフレームのインナーリード部、5は封止樹脂、6
はリードフレームのアウターリード部である。ところで
、これらの構成要素は従来例の構成と同じである。とこ
ろで、本発明の製造方法で形成される樹脂封止型半導体
装置では、リードフレームのインナーリード部4に、低
融点金属8(なまりやはんだなど〉のめっきが施されて
おり、リードフレームのアウターリード部6の曲げ加工
時あるいは、曲げ加工後に、低融点金属の融点(はんだ
を用いる場合は、260℃程度)以上の加熱処理を施す
。この処理によって低融点金属が溶融し、アウターリー
ド部の曲げ加工によって発生するクラックあるいは間隙
に毛細管現象で流れ込み、これらの部分が低融点金属に
よって埋められるところとなる。
発明の効果 本発明の製造方法によればアウターリード部6をインナ
ーリード部4に対して、はぼ直角に曲げる加工によって
封止樹脂5に与えられる機械的なストレスが原因となり
、アウターリード部6の導出部の封止樹脂5にクラック
および間隙7が発生しても、これらにより誘導される耐
湿性の低下を抑えることができる。
したがって、樹脂封止型半導体装置の信頼性を著しく高
める効果が奏される。
【図面の簡単な説明】
第1図は本発明の製造方法で形成した樹脂封止型半導体
装置の要部断面図、第2図は従来の樹脂封止型半導体装
置の要部断面図である。 1・・・・・・半導体チップ、2・・・・・・リードフ
レームの基板支持部、3・・・・・・ワイヤーリード、
4・・・・・・リードフレームのインナーリード部、5
・・・・・・封止樹脂、6・・・・・・リードフレーム
のアウターリード部、7・・・・・・クラックおよび間
隙、8・・・・・・低融点金属。

Claims (1)

    【特許請求の範囲】
  1. 半導体チップに用いられる材料の融点よりも低い、低融
    点金属がリードフレームのインナー・リードの一部にめ
    っきされた樹脂封止型半導体装置のアウターリードの曲
    げ加工時もしくは曲げ加工後に前記低融点金属の融点以
    上の加熱処理を施すことを特徴とする樹脂封止型半導体
    装置の製造方法。
JP20159689A 1989-08-03 1989-08-03 樹脂封止型半導体装置の製造方法 Pending JPH0364953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20159689A JPH0364953A (ja) 1989-08-03 1989-08-03 樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20159689A JPH0364953A (ja) 1989-08-03 1989-08-03 樹脂封止型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0364953A true JPH0364953A (ja) 1991-03-20

Family

ID=16443678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20159689A Pending JPH0364953A (ja) 1989-08-03 1989-08-03 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0364953A (ja)

Similar Documents

Publication Publication Date Title
JPH06204371A (ja) 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法
US4504427A (en) Solder preform stabilization for lead frames
JPH0364953A (ja) 樹脂封止型半導体装置の製造方法
KR20040103778A (ko) 리드 프레임 및 이를 이용한 반도체 장치
JPS59159583A (ja) 半導体発光装置
JPH02266553A (ja) 半導体装置の製造方法
JP2966079B2 (ja) リードフレーム、これを用いた半導体装置および半導体装置の実装方法
JPS59117238A (ja) 半導体装置の製造方法
JP2004071648A (ja) 半導体装置の製造方法
JPS61156842A (ja) 半導体装置の製造方法
JPH02189939A (ja) 半導体装置の樹脂封止方法
JPH0410458A (ja) 半導体集積回路装置の製造方法および製造装置
JPS5996742A (ja) 半田付け方法
JPS63197345A (ja) 半導体素子のダイスボンデイング方法
JPS62205635A (ja) ハイブリツド集積回路の製造方法
JPS58200546A (ja) 半導体装置
JPS5992551A (ja) 半導体装置用パツケ−ジ
JP6465484B2 (ja) パッケージ用部品、電子部品および電子部品の製造方法
JPS5998548A (ja) プラスチツクパツケ−ジ半導体装置
JPH03291938A (ja) 半導体装置のバンプ形成方法
JPS60241243A (ja) リ−ドフレ−ム
JPS60262447A (ja) ガラススリ−ブ形半導体装置
JPS63136534A (ja) 半導体装置
JPS62136841A (ja) 半導体装置の製造方法
JPS6210030B2 (ja)