JPH0364935A - ガラス封止型半導体装置 - Google Patents
ガラス封止型半導体装置Info
- Publication number
- JPH0364935A JPH0364935A JP20168089A JP20168089A JPH0364935A JP H0364935 A JPH0364935 A JP H0364935A JP 20168089 A JP20168089 A JP 20168089A JP 20168089 A JP20168089 A JP 20168089A JP H0364935 A JPH0364935 A JP H0364935A
- Authority
- JP
- Japan
- Prior art keywords
- glass material
- leads
- semiconductor element
- ceramic base
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000000919 ceramic Substances 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 29
- 239000011521 glass Substances 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 8
- 229910001111 Fine metal Inorganic materials 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はガラス封止型半導体装置に関する。
従来、この種のガラス封止型半導体装置は、第３図に示
すように、セラミックベース１上に搭載された半導体素
子３と、この半導体素子３を囲むようにガラス材５でセ
ラミックベース１に固定された複数のり−ド４と、半導
体素子３とリード４を接続する金属細線６と、その上面
を気密封止するセラミックキャップ２とから主に構成さ
れていた。
すように、セラミックベース１上に搭載された半導体素
子３と、この半導体素子３を囲むようにガラス材５でセ
ラミックベース１に固定された複数のり−ド４と、半導
体素子３とリード４を接続する金属細線６と、その上面
を気密封止するセラミックキャップ２とから主に構成さ
れていた。
このとき金属細線６が接続されるリード４の先端は、多
ピンになればなるほぼ細くなる傾向にあり、現在実用化
されているものではリード４の先端の幅は０．１５ｍｍ
程度となっている。
ピンになればなるほぼ細くなる傾向にあり、現在実用化
されているものではリード４の先端の幅は０．１５ｍｍ
程度となっている。
ここでセラミックベース１ヘリード４をガラス材５を介
し熱圧着法により取りつけると、圧着によるリードずれ
が±０．２ｍｍ程度発生する。このため、組立工程にお
いて、リード４と半導体素子３とを電気的に接続する（
以降ボンディングという〉際、第４図に示すように、リ
ード４の先端の位置を認識用カメラ１０によって位置認
識を行ない、ボンディング装置に位置入力を行なってい
る。
し熱圧着法により取りつけると、圧着によるリードずれ
が±０．２ｍｍ程度発生する。このため、組立工程にお
いて、リード４と半導体素子３とを電気的に接続する（
以降ボンディングという〉際、第４図に示すように、リ
ード４の先端の位置を認識用カメラ１０によって位置認
識を行ない、ボンディング装置に位置入力を行なってい
る。
上述した従来のガラス封止型半導体装置は、ボンディン
グ工程においてリード４の位置認識を認識用カメラで行
っているが、リード先端部のガラス材５による光８の乱
反射により、位置の誤認識が生じ、ボンディング歩留り
を低下させるという欠点がある。
グ工程においてリード４の位置認識を認識用カメラで行
っているが、リード先端部のガラス材５による光８の乱
反射により、位置の誤認識が生じ、ボンディング歩留り
を低下させるという欠点がある。
本発明のガラス封止型半導体装置は、セラミックベース
と、このセラミックベース上に搭載された半導体素子と
、この半導体素子を囲むように前記セラミックベース上
にガラス材により固定された複数のリードと、前記半導
体素子とリードとを接続する金属細線と、前記半導体素
子を気密封止するためにガラス材を介して前記セラミッ
クベースに固着されたセラミックキャップとを有するガ
ラス封止型半導体装置において、前記半導体素子を囲む
前記リードの先端部は前記ガラス材より突出して設けら
れているものである。
と、このセラミックベース上に搭載された半導体素子と
、この半導体素子を囲むように前記セラミックベース上
にガラス材により固定された複数のリードと、前記半導
体素子とリードとを接続する金属細線と、前記半導体素
子を気密封止するためにガラス材を介して前記セラミッ
クベースに固着されたセラミックキャップとを有するガ
ラス封止型半導体装置において、前記半導体素子を囲む
前記リードの先端部は前記ガラス材より突出して設けら
れているものである。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の断面図である。
半導体素子３は、樹脂接着剤やＡｕ−５ｉロウ材等（図
示せず）を介しセラミックベース上のほぼ中心に固定し
である。そして、この半導体素子３を囲む複数のり一部
４は、セラミックベース１にガラス材５によって固定さ
れている。そしてこのリード４の先端部と、半導体素子
３上の電極バット（図示せず）とを電気的に接続するた
めの金属細線６が必要に応じて設けられている。更にこ
のリード４と金属細線６で接続された半導体素子３を覆
うようにセラミックキャップ２が、ガラス材５を介しセ
ラミックベース１に気密封止されている。そして特に、
セラミックベース１に固定されているリード４の先端部
は、ガラス材５より突出した構造となっており、リード
４の先端部とセラミックベース１との間にガラス材切り
欠き部７が生ずる構造となっている。
示せず）を介しセラミックベース上のほぼ中心に固定し
である。そして、この半導体素子３を囲む複数のり一部
４は、セラミックベース１にガラス材５によって固定さ
れている。そしてこのリード４の先端部と、半導体素子
３上の電極バット（図示せず）とを電気的に接続するた
めの金属細線６が必要に応じて設けられている。更にこ
のリード４と金属細線６で接続された半導体素子３を覆
うようにセラミックキャップ２が、ガラス材５を介しセ
ラミックベース１に気密封止されている。そして特に、
セラミックベース１に固定されているリード４の先端部
は、ガラス材５より突出した構造となっており、リード
４の先端部とセラミックベース１との間にガラス材切り
欠き部７が生ずる構造となっている。
このように構成された第１の実施例によればボンディン
グ工程中のリード位置の誤認識を起こす光の乱反射を防
止できる。ガラス材の切り欠き部７は、セラミックベー
ス１にガラス材を付着させるときのマスク寸法を調整し
、リード４の熱圧着条件をコントロールするだけで実現
できる為、製造方法は、従来と同様でよい。
グ工程中のリード位置の誤認識を起こす光の乱反射を防
止できる。ガラス材の切り欠き部７は、セラミックベー
ス１にガラス材を付着させるときのマスク寸法を調整し
、リード４の熱圧着条件をコントロールするだけで実現
できる為、製造方法は、従来と同様でよい。
本第１の実施例によれば、１７６ビン程度のボンディン
グ工程でのリード位置の誤認識不良は、従来２０％発全
発生ものが、１．５％へと大幅に低減できる。
グ工程でのリード位置の誤認識不良は、従来２０％発全
発生ものが、１．５％へと大幅に低減できる。
第２図は本発明の第２の実施例の断面図である。
基本構造は第１の実施例とほぼ同様であるが、本第２の
実施例では、セラミックベース１上のり一部４の先端を
、セラミックベース１の半導体素子３搭載用凹部上に突
出させ、リード４の先端部にガラス材のない構造として
いる。
実施例では、セラミックベース１上のり一部４の先端を
、セラミックベース１の半導体素子３搭載用凹部上に突
出させ、リード４の先端部にガラス材のない構造として
いる。
このように構成された第２の実施例では、り一ド４の先
端がセラミックベース１の半導体素子３搭載用凹部に突
出しているため、ガラス材の切り欠きを必要とせず、ガ
ラス材５の塗布寸法ミスやリード４の熱圧着条件設定ミ
スなどにより、り一ド４先端までガラス材が流れてしま
うのを防ぐことができるという利点がある。これによっ
て第１の実施例より半導体装置製造歩留りを更に１％向
上させることができる。
端がセラミックベース１の半導体素子３搭載用凹部に突
出しているため、ガラス材の切り欠きを必要とせず、ガ
ラス材５の塗布寸法ミスやリード４の熱圧着条件設定ミ
スなどにより、り一ド４先端までガラス材が流れてしま
うのを防ぐことができるという利点がある。これによっ
て第１の実施例より半導体装置製造歩留りを更に１％向
上させることができる。
以上説明したように本発明は、セラミックベースにガラ
ス材により固定されるリード先端部を、ガラス材より突
出させることにより、ボンディング工程でのリード位置
の誤認識不良を極めて少くすることができるため、ガラ
ス封止型半導体装置の製造歩留りを大幅に向上させるこ
とができるという効果がある。
ス材により固定されるリード先端部を、ガラス材より突
出させることにより、ボンディング工程でのリード位置
の誤認識不良を極めて少くすることができるため、ガラ
ス封止型半導体装置の製造歩留りを大幅に向上させるこ
とができるという効果がある。
第１図及び第２図は本発明の第１及び第２の実施例の断
面図、第３図は従来のガラス封止型半導体装置の断面斜
視図、第４図はボンディング工程におけるリード先端部
の断面図である。 ■・・・セラミックベース、２・・・セラミックキャッ
プ、３・・・半導体素子、４・・・リード、５・・・ガ
ラス材、６・・・金属細線、７・・・ガラス材切り欠き
部、８・・・光、１０・・・認識用カメラ。
面図、第３図は従来のガラス封止型半導体装置の断面斜
視図、第４図はボンディング工程におけるリード先端部
の断面図である。 ■・・・セラミックベース、２・・・セラミックキャッ
プ、３・・・半導体素子、４・・・リード、５・・・ガ
ラス材、６・・・金属細線、７・・・ガラス材切り欠き
部、８・・・光、１０・・・認識用カメラ。
Claims (1)
- セラミックベースと、このセラミックベース上に搭載さ
れた半導体素子と、この半導体素子を囲むように前記セ
ラミックベース上にガラス材により固定された複数のリ
ードと、前記半導体素子とリードとを接続する金属細線
と、前記半導体素子を気密封止するためにガラス材を介
して前記セラミックベースに固着されたセラミックキャ
ップとを有するガラス封止型半導体装置において、前記
半導体素子を囲む前記リードの先端部は前記ガラス材よ
り突出して設けられていることを特徴とするガラス封止
型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20168089A JPH0364935A (ja) | 1989-08-02 | 1989-08-02 | ガラス封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20168089A JPH0364935A (ja) | 1989-08-02 | 1989-08-02 | ガラス封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364935A true JPH0364935A (ja) | 1991-03-20 |
Family
ID=16445122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20168089A Pending JPH0364935A (ja) | 1989-08-02 | 1989-08-02 | ガラス封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364935A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63221653A (ja) * | 1987-03-10 | 1988-09-14 | Sumitomo Electric Ind Ltd | Ｉｃパツケ−ジ |
-
1989
- 1989-08-02 JP JP20168089A patent/JPH0364935A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63221653A (ja) * | 1987-03-10 | 1988-09-14 | Sumitomo Electric Ind Ltd | Ｉｃパツケ−ジ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100864781B1 (ko) | 반도체 장치 | |
| US5072280A (en) | Resin sealed semiconductor device | |
| JPH0364935A (ja) | ガラス封止型半導体装置 | |
| JPS62264659A (ja) | 固体撮像装置 | |
| JPH04120765A (ja) | 半導体装置とその製造方法 | |
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS63269557A (ja) | リ−ドフレ−ム | |
| JPS6043660B2 (ja) | 半導体装置 | |
| JPH0723961Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH01239958A (ja) | 気密封止型半導体素子 | |
| JPH069509Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0475356A (ja) | 半導体装置 | |
| JPH11186465A (ja) | 半導体装置およびその製造方法 | |
| JPH0493055A (ja) | ２端子型半導体装置 | |
| JPS639372B2 (ja) | ||
| JPH02224362A (ja) | 半導体装置の製造方法 | |
| JPH0412226A (ja) | センサモジュール | |
| JPS60200534A (ja) | 半導体装置 | |
| JPH04290254A (ja) | 半導体装置用リードフレーム | |
| JPS59198744A (ja) | 樹脂封止型半導体装置 | |
| JPH02250338A (ja) | 半導体装置 | |
| JPH0498861A (ja) | 樹脂封止型半導体装置 | |
| JPH0637244A (ja) | 半導体装置 | |
| JPS62198142A (ja) | 半導体装置 |