JPH0360591A

JPH0360591A - ディジタル式基準クロック発生回路

Info

Publication number: JPH0360591A
Application number: JP1197774A
Authority: JP
Inventors: Yonejiro Hiramatsu; 平松　米治郎; Shunichi Sato; 俊一佐藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-07-29
Filing date: 1989-07-29
Publication date: 1991-03-15
Anticipated expiration: 2012-10-08
Also published as: JP2660442B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明はタイム・ベース・コレクタ（ＴＢＣ）の書き
込みクロック発生回路などに適用して好適な外部同期形
の基準クロック発生回路に関し、特に従来よりも応答速
度を改善すると共に、純デイジタル的に信号処理できる
ようにしたものである。

【従来の技術］映像信号を光ディスク、ＶＴＲなどにアナログ信号で記
録し、再生する場合、再生された映像信号の時間軸変動
を除去するため、通常ＴＢＣが使用されている。

第８図はこのＴＢＣ２０の一例を示すもので、端子２６
に供給された時間軸変動を有した再生映像信号（静止画
信号）は、書き込みクロック発生回路２４に供給されて
、これより水平同期信号が分離されると共に、映像信号
の時間軸変動に一致した！！Ｉき込みクロックＷ−ＣＫ
が生成される。

Ａ／Ｄ変換器２工においてこの書き込みクロックＷ−Ｃ
Ｋに基づいて再生映像信号がサンプリングされてディジ
タル化され、ディジタル映像信号が同じ時間軸変動を有
する書き込みクロックＷ・ＣＫによってメモリ２２に書
き込まれる。

一方、読み出しクロック発生回路２５からは時間軸が一
定な外部基準同期信号に同期した読み出しクロックＲ−
ＣＫが出力され、これでディジタル映像信号がメモリ２
２より読み出されると共に、Ｄ／Ａ変換器２３において
この読み出しクロックＲ−ＣＫに基づいてアナログ４３
号に変換される。

したがって、出力端子２７には時間軸が一定になされた
映像信号が得られる。

きて、このように構成されたＴＢＣ２０の時間軸補正能
力は、再生映像（Ｓ号の時間軸変動に対して、いかに正
確に追従した書き込みクロックＷ・ＣＫを作ることがで
きるかにかかっている。従来から提案されている水晶振
動子やコイル、コンデンサなどの素子を使った一般のＢ
Ｃ○（ｂｕｒｓｔｃｏｎｔｒｏｌｌｅｄ　ｏｓｃｉｌｌ
ａｔｏｒ）では十分でなく、広い周波数応答範囲と、速
い応答速度とをあわせ持った回路が必要となる。

また、このようなりＣＯは、本質的なものとして、ノイ
ズや、波形歪、ドロップアウト、スキューなどの影響を
受けて不安定なものとなりゃすい欠点がある。

そのため、ＴＢＣのパーストゲート回路や、同期分離回
路では、入力映像信号の時間軸変動成分を減衰させない
ようにしながら、ノイズ等の影響は受けにくくするとい
う相反する要求を満たすため、水平同期信号分離手段や
カラーパーストゲート手段として、（１）遅延回路やフライホイール発截器を使ったゲート
信号による同期ゲート回路（２）ドロップアウトを検出して、映像信号中のドロッ
プアウトノイズをミューティングしたり、同期分離やク
ランプを禁止する回路（３）広帯域回路による同期・カラーバーストの増幅・
分離などの工夫がされている。

次に、このようにして分離した同期信号及びカラーバー
スト信号を使って、正確な書き込みクロックＷ−ＣＫを
作る場合の一例を第９図に示す。

第９図に示す書き込みクロック発生回路２４において、
端子４０に供給された水平同期信号と、可変発振器であ
るＶ　ＣＯ（ｖｏｃｌｔａｇｅ　ｃｏｎｔｒｏｌｌｅｄ
ｏｓｉｌｌａｔｏｒ）　３３の出力を分周回路３４で分
周した４３号とが、位相比較Ｎ３１で位相比較され、そ
の誤差電圧でＶＣＯ３３の発録周波数が１ｌＪｉｌされ
る。このＰＬＬ系にはループ発振を防ぐためループフィ
ルタ３２が挿入されているが、このループフィルタ３２
のため、映像信号に急激な位相変動などがある場合には
、これに殆ど追従しなくなる上に、サブキャリア位相と
は無関係なものとなる。

そのため、ｖＣＯ出力がざらに分周回路３５で１／４に
分周されて３ｆｓｃ（ｆｓｃはサブキャリア周波数）に
するときに、入力映像信号から分離したカラーバースト
信号（ｉ）ａ子４１より入力）の１パルスでリセットさ
れる。

なお、このリセットによって３ｆｓｃの分周出力では、
カラーバースト信号との位相誤差が、カラーサブキャリ
アの位相に換算して、３００以下になる。

そして、この１／４分周器出力を位相変調器３６に通し
た後、分周回路３７で１７３分周してカラーサブキャリ
アの周期と同一にし、これと入力カラーバースト４ｇ号
とが位相比較器３８で位相比較され、その誤差電圧で位
相変調器３６が制御される。この場合においても、上述
したと同様にループフィルタ３９が挿入される。

こうすることにより、入力映像信号に追従し、しかも、
水平同期信号に位相ロックした書き込みクロックＷ−Ｃ
Ｋを作ることができる。

［発明が解決しようとする課ｆｆ］しかし、このような従来のＴＢＣ２０では、書き込みク
ロックの元になる信号を発生するｖｃ○及びカラーバー
スト信号に位相クロックさせるための位相変調回路に夫
々ループフィルタを使用したフィードバック制御を用い
ているため、上記のような改善をみても、応答速度の速
い書き込みクロック発生回路を実現することは不可能で
あった。

特に、光デイスク静止画ファイルのような場合、静止画
ｌフレームが再生されるのは短時間であり、また光ディ
スクの回転ジッタも高い周波数成分を持つため、フィー
ドバック１ｌＪ１１１では高速に完全な時間軸補正を行
なうことはできなかった。

そこで、この発明はこのような課題を解決したものであ
って、応答速度を改善した基準クロック発生回路を提案
するものである。さらに、その信号処理系を純デイジタ
ル的に構成できるようにしものである。

［課題を解決するための手段］上述の課題を解決するため、この発明においては、直交
位相関係を有する第１及び第２のディジタル基準信号と
、入力信号と上記第１のディジタル基準信号との位相差を
検出し、この位相差をもつ直交位相関係を有する第１及
び第２のディジタル検出信号と、上記第１及び第２のデ
ィジタル基準信号と、上記第１及び第２のディジタル検
出信号から上記入力信号と位相同期した基準クロックが
作成されるようになされたことを特徴とするものである
。

［作　用１ディジタル基準信号と入力信号とはディジタル基準信号
の１サイクルごとにその位相差が求められ、これに基づ
いて書き込みクロックＷ−ＣＫが形成されるから、目的
の入力信号（本例では時間軸変動を有する水平同期信号
）とディジタル基準４３号の位相差を有した書き込みク
ロックＷ−ＣＫを、高帯域でかつ高速に形成できる。

これによって十分に広い周波数応答範囲と、速い応答速
度とをあわせ持った安定な基準クロック発生回路を実現
することができる。

基準クロックを形成するためのディジタル乗算器４，６
は、これに使用されるディジタル基準イ＝号が、正弦波
信号そのものではなく、これをディジタル化したときの
π／２おきのディジタルデータを使用しているので、簡
単な論理構成で実現できる。

［実　施　例］以下、この発明に係るディジタル式基準クロック発生回
路の一例を、上述したＴＢＣの書き込みクロック発生回
路に適用した場合につき第１図を参照して詳細に説明す
る。

同図の書き込みクロック発生回路２４において、１はデ
ィジタル基準信号発生器であって、これは水晶発振器２
と、４ビツトのシフトレジスタ３とで構成される。

水晶発振器２からは、例えば基準周波数本例では４　、
０５ＭＨｚ　（＝　ｆ　ｃ）の４倍の周波数を発振する
ようになされ、これより得られた発振出力４ＣＫ　（第
２図Ａ）が、シフトレジスタ３で１／４に逓降され、同
図Ｂ−Ｅに示すような互いにπ／２づつ順次位相のずれ
た矩形波のディジタル基準クロック信号ＣＫＯ−ＣＫ３
（その周波数は４゜０５ＭＨｚ）が形成される。

ここで、基準の位相をもつディジタル基準クロック信号
をＣＫＯとすれば、これよりπ／２．２π／２．３π／
２だけずれた４つのディジタル基準信号（以下ディジタ
ル基準クロック信号という）ＣＫＯ〜ＣＫ３を使用する
ことによって、状態１→状態Ｏ→状態−ｌ→状態Ｏの順
番に繰り返し変化する信号に対応させることができる。

繰り返し変化する信号とは、ディジタル基準クロック信
号をアナログ化したときの基準クロック信号のことであ
り、上述した各状態はディジタル基準クロック信号ＣＫ
と同一周波数の正弦波信号５ｉｎ（２ｘｆｃｔ）の０１
７！／２．２　ｎ　／　２．３π／２の位相での振幅値
に対応させることが可能である。したがって、４つのデ
ィジタル基準クロック信号ＣＫＯ−ＣＫ３で１つの正弦
波信号５ｉｎ（２πｆａｔ）を表現することができ、そ
のときの振幅値は、夫々０．１．Ｏ，−１となる。

以後の説明では、４つのディジタル基準クロック信号Ｃ
ＫＯ〜ＣＫ３をディジタル正弦波イε号５ｉｎ（２πｆ
ｃｔ）という。

さて、ディジタル正弦波信号５ｉｎ（２πｆａｔ）を構
成する４つのディジタル基準クロック信号ＣＫＯ〜ＣＫ
３は、レジスタで構成された１クロツク遅延器５に供給
されて、夫々が１クロック分遅延される。この遅延量は
、位相的にはπ／２に相当するから、この１クロツク遅
延器５を通すことによって、ディジタル余弦波信号ＣＫ
ｃ（＝　−ｃｏｓ（２πｆｃｔ））が出力される。

この１クロツク遅延器５の存在で、基準クロッり信号Ｃ
Ｋは、直交位相関係にある第１及び第２のディジタル基
準クロック信号（ディジタル正弦波信号５ｉｎ（２πｆ
ａｔ）とディジタル余弦波信号−ｃｏｓ（２πｆｃｔ）
）に変換されたことになる。

ディジタル正弦波信号５ｉｎ（２πｆａｔ）は入力イε
号に対応した第１のディジタル検出信号（後述する）と
共に第１のディジタル乗３！！４に供給され、また、デ
ィジタル余弦波信号−００８’（２πｆａｔ）は第２の
ディジタル検出信号と共に第２のディジタル乗算Ｎ６に
供給される。

ここで、ディジタル乗算Ｎ４，６に入力したディジタル
正弦波信号５ｉｎ（２πｆａｔ）及びディジタル余弦波
信号−ｃｏｓ（２πｆａｔ）の位相分解能は夫々、ディ
ジタル乗算器４．６のビット構成に依存する。

例えば、ディジタル乗算器４．６が夫々５ビツト構成と
すると、１１．２５度（＝３６０度÷３２）の位相分解
能となる。この位相分解能は、システムが有するＳ／Ｎ
によって形成される残留時間軸誤差、またはシステムの
要求するＴＢＣ範囲によって選定すべきものである。

さて、上述したディジタル正弦波信号５ｉｎ（２πｆｃ
ｔ）は、これに対応したアナログ基準クロック信号を形
成するため、ディジタル基準クロック信号のうち、３つ
のディジタル基準クロック信号ＣＫＩ、ＣＫ２．ＣＫ３
が２ビツト化回路７に供給される。

２ビツト化回路７は第３図に示すように、ディジタル基
準クロック信号ＣＫ２とＣＫ３が供給されるオア回路７
Ａと、ディジタル基準クロック４８号ＣＫＩとＣＫ３が
供給されるオア回路７Ｂとで構成され、オフ回路７Ａよ
りＭＳＢビットが出力され、他方のオア回路７ＢよりＬ
ＳＢビットが出力される。

この２ビツト化回路７の真理値表を第４図に示す。図は
各状態（０，１，Ｏ，−１）との関係を示すもので、こ
の２ビツトの出力がＤ／Ａ変換器８に供給されてアナロ
グ信号に変換される。

このアナログ信号がバンドパスフィルタ９によってその
基本波のみ抽出されてアナログの正弦波信号が形成され
る。

このアナログ正弦波信号が、端子１１に供給された水平
開Ｍ信号（入力信号）と共にＡ／Ｄ変換器１２に供給さ
れる。よって、このＡ／Ｄ変換器工２では、時間軸が変
動した水平同期信号が得られたときのアナログ正弦波イ
８号５ｉｎ（２πｆｃｔ）の電圧がサンプリングされ、
それがディジタル信号として出力される。

Ａ／Ｄ変換器１２から出力されたディジタル信号は演算
器１３に供給される。

演算器１３では、まず位相換算器１５において、ディジ
タル信号の絶対位相ａに対する初期位相設定器１４で予
め設定された位相すどの位相差（ａ　−ｂ＝ｃ）が算出
され、これが波形変換ＲＯＭ１６及び１７にそのアドレ
ス信号として供給されて、その位相差の正弦成分５ｉｎ
（ａ−ｂ）と余弦成分Ｃｏ５（ａ−ｂ）が参照されて出
力される。

第５ｒＩ！ＪはＲＯＭ内容の一例である。出力は１０ビ
ツトの場合である。

この直交位相関係にある２つの正弦成分５ｉｎ（ａ−ｂ
）と余弦成分ｃｏｓ（ａ−ｂ）が第１及び第２のディジ
タル検出信号として利用される。

上述したように、演算Ｗ１３から出力されたこの正弦成
分５ｉｎ（ａ−ｂ）が第１のディジタル乗算器４に供給
され、余弦成分ｃｏｓ（ａ−ｂ）が第２のディジタル乗
算Ｎ６に供給される。

ディジタル乗算器４の乗算動作を説明する。

ディジタル正弦波信号としての４つのディジタル基準ク
ロック信号ＣＫＯ〜ＣＫ３を使用して、上述したような
４つの状態を実現するには、例えば状態０　（Ｏ相及び
２π／２相の２つ）のときには、余弦成分ｃｏｓ（ｃ）
のビットＤｉ　　（＋＝○〜８）の内容に拘らず、０が
出力され、状態１のときには、そのまま出力され、そし
て、状態−１のときには、反転して出力されるような乗
算動作を実現すればよい。

このような乗算動作は、簡単な論理回路で構成できる。

第６図はその一例であって、ｌ○ビットのディジタル乗
算器４は１０個のナンド回路４Ａとイクスクルーシブオ
ア回路４Ｂとで構成される。

正弦成分（ａ−ｂ）を構成するビットＤｏ−Ｄ９の夫々
が対応するナンド回路４Ａに供給されると共に、ディジ
タル基準クロック信号ＣＫＯ，ＣＫ２がナンド回路４Ａ
に共通に供給される。

ナンド出力は夫々のイクスクルーシブオア回路４Ｂに供
給され、これらにはその最上位ビットに対するナンド出
力が供給されるイクスクルーシブオア＠路４Ｃを除き、
ディジタル基準クロック信号ＣＫ３が共通に供給される
。

最上位ビットＤ９は符号ビットであるので、これに対応
したイクスクルーシブオア回１８４ｃには、ディジタル
基準クロック信号ＣＫＩの反転信号が供給される。

この構成における真理値表を第７図に示す。同図Ａは、
ビットＤＯからＤ８までの入出力関係を示す。その上段
はビットＤｏからＤ８までが「Ｌ」のときのものであり
、下段は「Ｈ」のときのものである。状態○では、’Ｌ
Ｊ　　（このレベルを０とする）が出力され、状態１で
は、入力がそのまま出力され、状態−１では反転して出
力される。

同図Ｂは同様に、ビットＤ９についての真理値表であっ
て、「Ｌ」がマイナス（−）を、「Ｈ」がプラス（＋）
を表わすものとする。

そして、アナログの正弦波信号を考えたとき、その零点
を’　Ｏ（＝　１０００００００００）　Ｊとし、最小
値を「−５１２（＝ＯＯ００００００００）　Ｊ　、最
大値をｒ＋５１１（＝１１１１１１１１１１）　Ｊとし
たときには、状態０のときのビットＤ９との乗算出力は
、Ｏであるので、（００００００００００）ではなく、
（１０００００００００）としなければならない。そう
なるように、論理構成がなされている。

また、同図Ｂより明らかなように、状態１のときは符号
ビットＤ９がそのまま出力され、状態−１のときには反
転して出力される。

ディジタル乗算器６も同様に構成されているので、その
説明は省略する。

以上のようにディジタル乗ｇ器４，６を構成すれば、比
較的簡単な構成で、夫々より正弦信号と余弦信号のディ
ジタル乗算出力を得ることができる。

第１のディジタル乗算器４ではディジタル正弦波信号５
ｉｎ（２πｆｃｔ）と、第１のディジタル検出信号であ
る正弦成分５ｉｎ（ａ−ｂ）との乗算が行なわれ、その
乗算結果であるｓｉｎ　（２ｚｒｆ　ｃ　ｔ）　　・ｓｉｎ　（ａ−ｂ
）が出力される。

第２のディジタル乗算器６では、ディジタル余弦波信号
−ｃｏｓ（２πｆａｔ）と、第２のディジタル検出信号
である余弦成分ｃｏｓ（ａ−ｂ）　との乗算が行なわれ
、その乗算結果 −ｃｏｓ　（２ｒｒｆ　ｃ　ｔ）　　−ｃｏｓ　（ａ−
ｂ）が出力される。

夫々のディジタル乗算出力はバッファレジスタ１８．１
９を経てディジタル加算器５１で、本例では減算処理さ
れる。ディジタル減算出力は以下のようになる。

ｓｉｎ　（２πｆ　ｃ　ｔ）　　・ｓｉｎ　（ｃ）＋ｃ
ｏｓ　（２ｒｔ　ｆ　ｃ　ｔ）　　ＬＩｃｏｓ　（ｃ）
＝＝ｃｏｓ（２πｆａｔ−ｃ）（ただし、ｃ＝ａ−ｂ）これより明らかなように、ディジタル余弦波信号ｃｏｓ
（２πｆｃｔ）に対してＣだけ位相が遅れたディジタル
余弦′Ｉ！ｌ信号ｃｔ＋ｓ（２πｆｃｔ−ｃ）が出力さ
れる。

最後に、このディジタル余弦波信号ｃｏｓ（２πｆａｔ
−ｃ）がＤ／Ａ変換Ｗ５２でアナログ信号に変換され、
バンドパスフィルタ５３を通過したのち、コンパレータ
５４で２値化されて書き込みクロックＷ−ＣＫとなされ
る。

したがって、この書き込みクロックＷ−ＧＫは水平同期
信号に位相が同期したクロックである。

このように最終的に出力される余弦波信号ｃｏｓ（２π
ｆａｔ−ｃ）には、ディジタル基準クロック（３号の１
クロツクに対する水平同期信号の位相差に対応した位相
Ｃが現われる。つまり、ディジタル基準クロック信号で
ある正弦波信号と入力信号である水平同期（５号との位
相差Ｃだけ、瞬時に余弦波信号ｃｏｓ（２πｆｃｔ）の
位相が変化させられる。

しかも、この余弦波信号ｃｏｓ（２πｆａｔ）は、時間
軸変動をもつ水平同期信号に位相ロックしている。余弦
波４３号ｃｏｓ　（２７ｒｆ　ｃ　ｔ）は、コンパレー
タ５５によって２信号号に変換されているため、安定し
た書き込みクロックＷ−ＣＫとして得られる。

上述した実施例では、水平同期（３号に対する書き込み
クロックの初期位相を合わせることのみで再生映像信号
の時間軸補正を行なっているが、これでも十分なＴＢＣ
効果が得られる。

これは、コンポーネント記録の動画または静止画でも、
一つの水平ａ＋’ａｙの中での時間軸変動は小さいから
である。ただし、より正確なＴＢＣ効果を要求する場合
は、水平同期信号の終了位相誤差をＴＢＣ２０のメモリ
２２に記憶させ、この記憶誤差に基づき、ディジタル信
号からアナログ信号に変換するＤ／Ａ変換器２３のサン
プリングクロック（読み出しクロックＲ−ＣＫ）の位相
を水平周期の単位で、位相変調すればよい。そして、こ
の読み出しクロックの発生回路として、上述した書き込
みクロック発生回路と同じ手段を使用すればよい。

なお、この発明は上述した実施例に限定されるものでは
ない。例えば、正弦波信号と余弦波信号は位相が１　／
４Ｊｉ期ずれただけで、全く等しい信号であるから、上
述した実施例において正弦波と余弦波を交換しても全く
同じ効果が得られる。

また、ディジタル乗算器４．６に、おいては、正弦波同
士、余弦波同士を乗算したが、これも同様の理由により
正弦波と余弦波とを乗算してもよい。

その場合には、最終的に出力される余弦波信号における
位相Ｃの符合が反転するだけである。

ディジタル加算器５１においては、減算処理ではなく、
加算処理を行なってもよい。

［発明の効果］以上説明したように、この発明によれば、入力信号に対
するディジタル基準クロック信号の位相を、高帯域でか
つ高速に同期をとることができるから、十分に広い周波
数応答範囲と、速い応答速度とをあわせ持った安定な書
き込みクロックなどの基準クロックを発生させることが
できる。

そのため、この発明は特に短時間の時間軸変動があり、
また高い回転ジッタを有するような光デイスク静止画フ
ァイルなどのＴＢＣｉｌき込みクロック発生回路に適用
して極めて有効である。

また、基準クロックを形成するためのディジタル乗算器
は、これに使用されるディジタル基準信号が、正弦波信
号そのものではなく、これをディジタル化したときのπ
／２おきの離散的なディジタルデータを使用しているの
で、簡単な論理構成で実現できる特徴を有する。

【図面の簡単な説明】

第１図はこの発明に係るディジタル式の基準クロック発
生回路の一例を示すブロック図、第２図は基準クロック
の波形図、第３図は２ビツト化回路の接続図、第４図は
その真理値表を示す図、第５図は正弦ＲＯＭ及び余弦Ｒ
ＯＭの内容を示す波形図、第６図はディジタル乗算器の
接続図、第７図はその真理値表の図、第８図は従来のＴ
ＢＣのブロック図、第９図は従来のＴＢＣに用いられて
いる書き込みクロック発生回路のブロック図であ２　・４、６１５　・７　・１３　・１８、　１９　　・２４　・・水晶発振器・ディジタル乗算器・１クロツク遅延器・２ビツト化回路・演３Ｅ器・バッファレジスタ・書き込みクロック発生回路

Claims

【特許請求の範囲】

（１）直交位相関係を有する第１及び第２のディジタル
基準信号と、入力信号と上記第１のディジタル基準信号との位相差を
検出し、この位相差をもつ直交位相関係を有する第１及
び第２のディジタル検出信号と、上記第１及び第２のデ
ィジタル基準信号と、上記第１及び第２のディジタル検
出信号から上記入力信号と位相同期した基準クロックが
作成されるようになされたことを特徴とするディジタル
式基準クロック発生回路。