JPH0354363B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は一般的に外部で発生された信号を計
算及び制御系にインターフエイス接続する手段、
特に種々の形式の交代的な位置感知変換器からの
信号を数値制御装置、計算機又はその他の計装に
インターフエイス接続する回路に関する。

発明の背景 物体の相対位置を非常に正確に決定して、知覚
した位置に基づいて適正な措置をとることが出来
る様に、決定された位置を制御装置又は計算機に
知らせる為にいろいろな努力を払う必要のある場
合が多い。例えば、数値制御の工作機械では、或
る基準位置に対する加工工具の位置を連続的に且
つ正確に決定することが絶対条件である。勿論、
いろいろな種類の位置を決定する変換器がよく知
られており、数値制御の用途では、位置変換器は
符号化器形式又はレゾルバ形式の何れかであるの
が普通である。こういう装置は位置の直線的な変
化、又は軸の位置の角度変化の様な角度変化に応
答し得る。

然し、この様ないろいろな形式の装置によつて
発生される位置を表わす信号は、かなり形式が異
なる。即ち、信号を制御装置又はその他の計装に
呈示する時、変換器の形式に関係なく、受取る側
の計装と両立し得る形で信号を呈示する為に、
夫々一組の信号を違つた形でインターフエイス接
続しなければならない。普通、受取側の計装に対
する全く別個の２つの入力チヤンネルを設けると
いう意味で、本質的に別々で異なる２つのインタ
ーフエイス装置が用いられている。特に数値制御
の分野では、交代的な形式の位置感知変換器を複
雑で別個の回路通路を必要とせずに、制御装置の
計算機母線システムに容易にインターフエイス接
続することが出来、且つ信号の形式が異なるにも
かゝわらず、交代的な変換器に共通の信号処理部
品を使うことによつて、回路の経済性が達成され
る様な何等かの手段が当業者から求められてい
る。

従つて、この発明の目的は、上に述べた様な問
題並びに条件を満足する様に、交代的な形式の位
置感知変換器を計算機の母線システム又はその他
の計装にインターフエイス接続する装置を提供す
ることである。然し、更に特定の目的は、符号化
器形式又はレゾルバ形式の何れの位置変換器で
も、数値制御装置に便利に且つ経済的にインター
フエイス接続することが出来る様な回路を提供す
ることである。

発明の概要 この発明の好ましい形式では、数値制御装置に
よつてその位置を制御しようとする物体の位置を
監視する様に配置された符号化器又はレゾルバか
らの信号を数値制御装置の制御計算機に選択的に
インターフエイス接続するインターフエイス装置
を提供する。

この装置は、符号化器からの信号をインターフ
エイス接続すべき時、第１の様式で逆進計数器と
して作用し得ると共に、レゾルバからの信号をイ
ンターフエイス接続すべき時、第２の様式で基準
計数器として作用し得るデイジタル計数器と、該
計数器及び制御計算機の間に接続されていて、計
数器からのカウントを受取り、計算機によつて読
取る為に該カウントを保持するデータ・ラツチと
符号化器様式では、各々のカウントが符号化器に
よつて感知された位置変化を表わす様なカウント
信号を発生すると共に、符号化器によつて感知さ
れた移動の方向を表わす信号を発生する様に作用
する回路と、レゾルバ様式では、レゾルバ回路か
らの基準信号が発生した時に、計数器をゼロにリ
セツトする様に作用すると共に、レゾルバ回路路
からの位置を表わす信号と略同時に発生するカウ
ント値をデータ・ラツチが獲得して保持する様に
作用する回路と、適当な時刻に計数器からのカウ
ント値をラツチして保持し、その後計算機からの
指令があつた時、計算機がこのカウントを読取れ
る様にするデータ転送制御回路とを有する。

計数器は、何れの様式でも、監視する物体の現
在位置を表わすカウント値を発生する。

この発明の要旨は特許請求の範囲に具体的に且
つ明確に記載してあるが、この発明を以下図面に
ついて説明する所から、更によく理解されよう。

詳細な記載 第１図には数値制御の機械１０が示されてい
る。この機械は、或る特定の工作物に対する加工
作業を行なう様に指示される工作機械であつてよ
い。機械１０に１対の位置変換器１２，１４が接
続されることが示されている。この一方は符号化
器１２であり、他方はレゾルバ１４である。この
発明の説明を判り易くする為、形式の異なる２つ
の変換器が１台の機械に接続された場合を示した
が、実際には、任意の所定の時刻に、一般的に一
方の種類又は他方の種類の変換器だけが使われる
ことが理解されよう。更に、変換器１２，１４
は、直線変位、又は角度或いは回転変位に応答す
る種類のものであつてよい。この発明は何れの種
類の動作にも適している。変換器１２，１４は工
作機械１０の例えば切削工具又はその他の部品の
変位を表わす様に配置することが出来る。

２つの形式の変換器によつて発生された信号は
かなり形式が異なる。符号化器は「ＡカツドＢ」
形式と普通呼ばれる様な３つの別個の信号を発生
する。即ち、Ａ相信号PA，Ｂ相信号PB及びＺ相
信号PZである。信号PA及びPBの振幅変化の数
を追跡することによつて、これらの信号から位置
が決定され、それらの位相関係が変位の方向を表
わす。信号PZは基準マーカとなり、例えば回転
形符号化器では、符号化器の軸の１回転毎に１回
発生する単独のパルスである。符号化器の信号は
その前縁並びに後縁が実質的に４角であるが、第
１図の信号条件づけ装置１６に於て行なわる様な
「自乗作用」によつて改善することが好ましい。

レゾルバ１４が発生する出力信号の基準信号に
対する位相関係が位置を表わす。この為、第１図
では、レゾルバ１４が励振装置１８からの信号に
よつて励振される。励振装置が基準信号又は「周
期」信号を発生し、これに対してレゾルバの出力
信号の位相を比較する。レゾルバの出力が波形整
形回路２０を介して取出され、波形整形信号WS
となる。レゾルバに対する励振信号、従つて、同
期信号と信号WSは、例えば約3KHzの周波数にす
ることが出来る。

符号化器１２又はレゾルバ１４からの位置を表
わす信号が（勿論異なる形式で）計算機母線２１
にインターフエイス接続される。この母線は、工
作機械１０に対する数値制御装置の中にある計算
機との情報交換をする通路として作用する。この
点で、変換器１２，１４（何れが使われているか
に応じて）によつて発生された位置情報がデイジ
タル計数器２２からデータ母線２１に転送される
ことが認められよう。計数器２２は、位置情報が
符号化器１２から来るかレゾルバ１４から来るか
に応じて、逆進計数様式又は基準計数様式の何れ
かで動作し得る。この特徴は後で更に詳しく説明
する。然し、最初は、２つの入力変換器に対る信
号処理回路を説明し、先ず符号化器１２からの信
号を取上げる。

信号PA及びPBが最初にクロツク作用によつて
同期及び遅延回路２３に送られ、入力信号PA及
びPBを同期させて遅延したものを作る。これら
の信号から、パルス発生器２４が一連のパルスを
発生する。この各々のパルスが入力信号PA及び
PBの振幅変化を表わす。同時に、方向感知回路
２６が、監視される装置の移動の方向を表わす出
力信号（遅延して同期させた入力信号の位相関係
に基づく）を発生する。

様式選択回路２８が入力の選択（符号化器１２
又はレゾルバ１４のどちらをインターフエイス接
続するかに基づいて入力線２９で決められる）に
応答して、線３０に出力信号を発生する。この出
力信号は、計数器２２に増数／減数計数器として
第１の様式（符号化器）で動作するか、又は基準
計数器として第２の様式（レゾルバ）で動作する
ことを指示する。入力の選択は、手動スイツチ、
ジヤンパ配線又は任意の同様な適当な手段によつ
て行なうことが出来る。

符号化器の入力に対しては、方向感知回路２６
によつて発生された方向信号が実質的に変化なく
様式選択回路２８を通過し、符号化器１２が感知
した移動の方向の関数として、計数器２２に増数
又は減数計数する様に指示する為に使われる。

様式選択回路２８からの信号によつて制御され
るゲート回路３２が、パルス発生器２４からの変
化を表わすパルスを計数器２２の付能入力に通過
させる。これらのパルスが、符号化器１２が応答
した動きに従つて、（方向感知回路２６からの信
号によつて指示される通りに）計数器２２によつ
て増数又は減数計数される。最初に破算されてい
るので（これは後で詳しく説明する）、計数器２
２は常に監視する工具又は物体の現在位置を表わ
すカウント値を持つている。

マーカ信号PZは、それらの変位を測定する為
のゼロ基準点を設定することが出来る様にする。
信号PZは周期的に発生するパルスあり、これは
クロツク作用によつて同期及び遅延回路３４に通
され、適当な持続時間を持つマーカ・パルスにな
る。ゲート３６の他方の入力に「ゼロ設定基準」
許可信号が供給された時には、何時でもマーカ・
パルスがゲート３６を通過する。符号化器様式で
動作する場合、排他的オア・ゲート３８が出力信
号LDを発生し、これは計数器をゼロにリセツト
し、こうして基準点を作る。位置ぎめされる物体
が基準点から遠ざかるにつれて、現在位置計数器
２２のカウントが増加する。物体が基準点に向つ
て近づくと、カウントが減少する。「ゼロ設定基
準」信号は、一般的に係員によつて開始され、機
械１０の初期の設定の間に使うことが出来る。

これに対して、レゾルバ様式では、様式選択回
路２８が方向感知回路２６からの信号を阻止し、
線３０に信号を発生して、計数器２２を強制的に
増数計数様式にとゞめる。同時に、ゲート３２の
状態が固定され、それが計数器２２の入力ENP
に付能信号を供給する様にする。この為、計数器
２２は基準計数様式にあつて、この時入力端子
CCに印加されたシステム・クロツク３９からの
信号を計数する。

レゾルバ様式にある時、レゾルバ励振回路１８
からの一定の速度の同期パルスが同期及び遅延回
路４０を通過して、信号の適正なタイミングをと
ると共に、適正な持続時間を持つパルスを作り出
す。同期パルスが排他的オア・ゲート３８に印加
され、これが信号を計数器２２に通過させ、
それをゼロにリセツトする。この為、レゾルバ様
式では、計数器２２はレゾルバ同期信号が発生す
る時、反復的にゼロにリセツトされ、その後、計
数器が同期信号が再び発生するのと略一致して予
定のカウントに達するまで、クロツク信号を増数
計数することが許される。この後、計数器２２が
ゼロにリセツトされる。１例として、種々の信号
（例えばクロツク信号及び同期信号）のタイミン
グ及び周波数関係は、計数器が3999まで計数し
て、ゼロにリセツトされる様にすることが出来
る。この為、例えば回転レゾルバでは、360゜の回
転が4000個の部分に分割される。

レゾルバ様式では、信号WSが発生した時に計
数器２２に存在するカウントは、監視する位置を
表わすカウントである。この点、信号WS及び同
期信号の間の位相の隔たりが位置を表わすことに
注意されたい。この為、信号WSの時点で計数器
２２に累算されたクロツク・パルスの数が、同期
信号と信号WSの間の期間を表わし、監視する位
置を表わす。従つて、信号WSは、位置の目安と
して、計数器２２の値をラツチする為に使われ
る。

信号WSは最初に同期回路４２で同期させら
れ、その後パルス発生器４４でWS制御信号を取
出す。この制御信号は、データ転送制御回路４６
を通じて作用し、計数器２２にあるカウントを１
対のデータ・ラツチ４８，４９にラツチし、こゝ
からこのカウントを計算機母線２１に転送する。
当然、データ・ラツチ４８，４９が制御される態
様は、符号化器１２又はレゾルバ１４のどちらを
使つているかに応じて異なる。

符号化器様式では、データ・ラツチ４８，４９
は、クロツク・サイクル毎に、データ転送制御回
路４６からの線５０を介して付能される。従つ
て、ラツチ４８，４９にあるカウントが計数器２
２のカウントを追跡する。然し、線５２に読取信
号が発生すると、カウントがラツチされ、計算機
母線２１を介して中央計算機へ転送される。レゾ
ルバ様式では、信号WSが発生したことによつて
ラツチ４８，４９が付能される時を除き、データ
がラツチされる。信号WSが発生した時、ラツチ
は計数器２２から新しいカウントを獲得し、その
カウントを直ちにラツチする。レゾルバ様式で線
５２の読取信号は、ラツチされたデータを計算機
母線２１に転送される。

読取サイクルの間、データ転送制御回路４６が
ラツチ４８，４９をラツチ状態に保ち、その時計
数器からの新しいカウントを獲得しない様にす
る。読取信号は、位置情報を供給する制御装置の
計算機によつて供給することが好ましく、周期的
な速度で発生し得る。

図示の様に、データは２つのバイトに分けて計
算機母線に転送されるものとしている。２つのデ
ータ・ラツチ４８，４９の各々から２つずつのバ
イトが来る。両方の様式で、「現在位置」が、計
数器の値を現在位置ラツチに周期的にラツチし
て、このラツチを読取ることによつて得られる。

第２Ａ図及び第２Ｂ図は第１図の実施例を更に
詳しく示しているが、第１図の信号条件づけ回路
１６からの符号化器信号PA及びPBが最初に８進
Ｄ形フリツプフロツプ６０の別々のフリツプフロ
ツの入力に印加される。これらのフリツプフロツ
プは入力信号PA及びPBの変化をクロツク・サイ
クルと同期させる。夫々線６１，６２に現われる
これらのフリツプフロツプの出力が８進フリツプ
フロツプ６０の対応する第２組のフリツプフロツ
プの入力に接続されている。この時信号は遅延し
てクロツク・サイクルと再び同期させられてい
る。信号PA及びPBの再び同期させて遅延したも
のが、夫々出力線６３，６４に現われる。

第１の１対のフリツプフロツプからの出力（信
号PAに関連していて線６１，６３に現われる）
が第１の排他的オア・ゲート６６に印加される。
第２の１対のフリツプフロツプからの出力（信号
PBに関連していて線６２，６４に現われる）が
第２の排他的オア・ゲート６８に印加される。こ
れらの信号のタイミングは、排他的オア・ゲート
６６が、入力信号PAの各々の振幅変化でパルス
を発生し、排他的オア・ゲート６８が入力信号
PBの各々の振幅変化でパルスを発生する様にな
つている。ゲート６６からのパルスが第３の排他
的オア・ゲート７０の一方の入力に印加され、ゲ
ート６８からのパルスが同じゲートの他方の入力
に印加される。従つて、ゲート７０からの出力
は、各々のパルスが信号PA又はPBの振幅変化を
表わす様な一連のパルスである。

排他的オア・ゲート７１が、フリツプフロツプ
の出力から線６１を介して同期させた信号PA、
及び線６４を介して同期させて遅延した信号PB
を受取る。排他的オア・ゲート７１の出力は、信
号PA及びPBの位相関係に応じて、従つて、監視
する物体の移動の方向に応じて、高又は低になる
パルス信号である。

第３図は一方の移動方向で或る特定の速度の時
の符号化器の波形とそのタイミング関係を示す。

前に述べた様に、動作様式は手動で選択可能で
ある。一般的に、この選択は入力線７２に適当な
信号RSLVRを印加することによつて行なわれ
る。この信号をインバータ７３，７４で２回反転
して、信号RSLVRA及びを発生する。

装置が符号化様式にある時、信号が
線７６に印加されて、符号化器によつて構成され
た変換器が使われていること、従つてゲート７１
からの方向信号並びにゲート７０のカウント・パ
ルスをクロツク作用によつて夫々フリツプフロツ
プ７７，７８に通すべきであることを１対のＤ形
フリツプフロツプ７７，７８に知らせる。

フリツプフロツプ８からのパルスが３つの４ビ
ツト２進計数器８０，８１，８２の付能入力に印
加され、これと同時に、フリツプフロツプ７７か
らの方向パルスが各々の計数器の増数／減数入力
に印加される。この為、計数器の逆進様式にあつ
て、符号化器が感知した移動方向に応じて、変化
パルスがカウントに加算され又は減算される。

計数器８０乃至８２は、符号化様式にある時の
或る基準位置で、最初にゼロに設定することが出
来、この為現在位置が常にカウント値によつて表
わされる。この目的の為、「ゼロ設定基準」がナ
ンド・ゲート８４の一方の入力に印加される。後
で説明するが、この信号は計算機から供給するこ
とが好ましく、係員の判断によつて開始される。

信号PA、PB及びPZが同時に存在し、符号化
器様式にある時、（信号が真）、アン
ド・ゲート８５が出力パルスを発生する。このパ
ルスが８進フリツプフロツプ装置６０にある１対
のフリツプフロツプで同期させられると共に遅延
し、線８６，８７にパルス（一方は他方より遅延
している）を発生する。線８７のパルスがインバ
ータ８８によつて反転されてから、ナンド・ゲー
ト８４の一方の入力に印加される。線８６のパル
スがナント・ゲート８４の残りの、即ち３番目の
入力に印加される。「ゼロ設定基準」信号と同時
にこれらの信号が発生すると、比較的幅の狭いパ
ルスが発生され、それがナンド・ゲート９０を介
して計数器80乃至82の入力に印加され、計数
器をゼロにリセツトする。信号は、PA又は
PBの変化によつて（端子NPに）カウント信号が
発生するのと同時に発生し、他の場合に生ずるカ
ウントは計数器をゼロから変えない。

レゾルバ様式にある時、線７６の信号
が低であり、フリツプフロツプ７７，７８によつ
て計数器80乃至82に増数計数様式を指示する。こ
の為、計数器が基準計数器になり、各々の計数器
80乃至８の端子CCに印加されたクロツク信号を
増数計数する。第２Ａ図及び第２Ｂ図には具体的
にクロツクを示してない。必要な場合、クロツク
入力は及びCLで表わしてあり、これはクロツ
ク信号の反転形式及び非反転形式を表わす。図示
のこの発明の実施例では、例えば12MHzの周波数
で動作するクロツクが適している。

レゾルバからの同期パルスの合間の各々の期間
の間、計数器80乃至82が増数計数する。同期信号
がアンド・ゲート９１及び同期用フリツプフロツ
プ９２に加えられ、その後（信号とし
て）ナンド・ゲート９０に印加される。従つて、
信号は同期信号の速度で発生され、レゾルバ
の同期信号が発生する度に、計数器80乃至82をゼ
ロにリセツトする。リセツトされた後、計数器は
再びクロツク信号の増数計数を自由に開始する。

レゾルバからの信号WSが発生した時、監視す
る物体現在位置の表示して、計数器の値をラツチ
することが望ましい。信号WSが、８進フリツプ
フロツプ装置６０にある１対のフリツプフロツプ
によつて最初に同期させられ且つ遅延させられ、
線93に同期庭延信号を発生する。この信号がイン
バータ９４に加され、そこで反転された後、アン
ド・ゲート９５の一方の入力に印加される。第１
図の波形整形回路２０で同期させた信号WSが、
アンド・ゲート９５の他方の入力に直接的に印加
される。その結果得られる出力パルスは、この明
細書でパルスWSPLSと呼ぶものである。この波
形整形パルスがＤ形フリツプフロツプ９６に印加
され、それによつてクロツクと再び同期させられ
る。フリツプフロツプ９６の出力がナンド・ゲー
ト９７に印加され、これはレゾルバ様式にある
時、このパルスをアンドゲート９８に通過させ
る。アンドゲート９８がこのパルスをクロツクの
半サイクルの間通し、線９９にラツチ付能信号を
発生する。

データ・ラツチ１０１，１０２は夫々８ビツ
ト・ラツチであつて、計数器80乃至82に接続され
て、計数器に発生された（適当な時刻の）現在位
置カウントを保持する。レゾルバ様式では、上に
述べた様に信号WSPLSから取出されたラツチ付
能信号は、単に信号WSの後縁と略同時に、ラツ
チを付能するだけである。この時、現在位置カウ
ントが、ラツチの16ビツトの内の最初の12ビツト
として、ラツチ１０１及び１０２に捕促され且つ
保持される。

フリツプフロツプ９６のナード・ゲート９７及
びアンド・ゲート９８と組合さつて同期作用を
し、計数器80乃至81がクロツク動作を受けるのと
反対のクロツクの半サイクルで、ラツチ付能信号
が発生する様にする。これによつて、計数器８０
乃至82からのデータのラツチ作用が、計数器が落
着いた後にのみ起ることが保証される。

符号化器様式では、ラツチ１０１，１０２は違
つた形で動作する。この様式では、ラツチは各々
クロツク・サイクルの半分の間付能され、計算機
からデータが要請されるまで、ラツチ１０１，１
０２にあるカウントは計数器80乃至８のカウント
を追跡する。この為、符号化器様式では、ナン
ド・ゲート９７に対する入力RSLVRAが低であ
つて、その出力が高レベルになる。この出力信号
がアンド・ゲート９８の一方の入力に印加され
る。クロツクでない他方の入力も高であり、この
為半クロツク・サイクル毎にラツチ付能パルスが
発生される。従つて、現在位置カウントがデー
タ・ラツチ１０１及び１０２に反復的にラツチさ
れる。データ・ラツチ１０１，１０２の出力線
が、（何れかの変換器からの）現在位置データを
制御計算機に同期的に転送する為に、多重化アド
レス及びデータ母線（計算機母線）１０４に接続
される。

ラツチからの位置データが、計算機からの読取
指令により、計算機に転送される。後で説明する
が、ラツチ１０１，１０２からの位置データが２
つのバイトに分けて読取られる。一般的に、下位
バイトを持つラツチ１０２からのデータは、RD
０信号が発生した時、最初に読取られる。RD０
信号がバイト間保持フリツプフロツプ１０６及び
データ・ラツチ１０２に同時に印加される。RD
０信号がフリツプフロツプ１０６をセツトし、ア
ンド・ゲート９８を介して、両方のデータ・ラツ
チ１０１，１０２のデータをラツチする為の信号
を発生する。ラツチ１０２のRD０信号はデータ
の下位バイトを計算機母線１０４にも付能する。
この後、RD１信号が発生されて、ラツチ１０１
からの高位バイトを計算機母線１０４に付能す
る。

RD１信号がフリツプフロツプ１０７及びラツ
チ１０１に同時に印加される。データの両方のバ
イトが読取られるまで、ラツチ１０１，１０２に
データを保持するため、フリツプフロツプ１０
７、フリツプフロツプ１０８及びアンド・ゲート
１０９の協働して、RD１信号の後縁で破算パル
スを発生する。これは、両方のバイトのデータが
読取られた後にのみ、バイト間保持フリツプフロ
ツプ１０６を破算し、こうしてラツチ１０１，１
０２十分な期間の間、データを保持する様に保証
する。

第４図は読取信号RD０及びRD１の発生の仕
方を示すと共に、２つの形式の変換器の何れかに
伴う誤りを検出するこの発明の１面をも示してい
る。後に述べた方のこの発明の１面は、これまで
説明しなかつた所である。

第４図で、計算機母線１０４が、多重化アドレ
ス及びデータ線AD０−AD７の他に、(1)アドレ
ス・ラツチ付能ALE、(2)チツプ選択CS、(3)読取
指令RD及び(4)書込み指令WRTに対る制御計算
機からの線をも含んでいる。最初に計算機が信号
ALE及びCSを出して、この発明のインターフエ
イス装置に、自分がアドレスされていることを警
告する。例えば読取サイクルでは、アドレスがア
ドレス・ラツチ１１５にラツチされ、アドレス複
号論理回路１１７によつて復号されて、ADRSO
信号及びADRS１信号を順次発生する。これらの
信号が計算機からの読取信号RDとアンド・ゲー
ト１１８、１１９で夫々組合されて、適当な時刻
に信号RD０及びRD１を発生する。この信号が、
上に述べた様に、第２Ａ図及び第２Ｂ図のデー
タ・ラツチ１０１，１０２とフリツプフロツプ１
０６，１０７に加される。計雑機からの書込み信
号WRTがアンド・ゲート１２０でアドレス・ゼ
ロ信号ADRSOと組合されて、フリツプフロツプ
１２１をセツトし、前に述べた「ゼロ設定基準」
信号を発生する。ころ為、係員が計算機の制御装
置を通じて、或る基準点で符号化器様式を初期設
定することが出来る。

更に第４図は線１２２のクロツク入力と２つの
クロツク信号CL及びを発生するインバータ１
２３とを示している。

この発明の特徴は、変換器信号に起り得る或る
誤りを検出することが出来ることである。例え
ば、符号化器からの信号を処理する時、種々の影
響により、信号PA及びPBの振幅変化が略同時に
起る様なことがある。この様な誤りがある場合、
第２Ａ図の排他的オア・ゲート６６，６８が何れ
も略同時にパルスを発生し、ナンド・ゲート７５
を作動して、符号化器誤り表示信号を発
生する。

第５図はレゾルバ様式の誤り検出する回路を示
す。第２Ｂ図の計数器８２から、２０４８カウン
トを表わす信号のパルスが、フリツプフロツプ１
３０，１３１で構成された２バイトの計数器の一
方の入力に供給される。波形整形パルスWSPLS
が計数器回路に対する反復的なリセツト信号にな
る。即ち、計数器が一杯に計数すると、この一杯
に計数する前に波形整形パルス（レゾルバ入力か
ら取出す）が発生しなければ、レゾルバ信号がな
いことを示す信号を発生する。信号
RSLVRAによつて付能されるナンド・ゲート１
３２がトリガされ、誤に信号を発生する。波形整
形パルスはインバータ１３３及びナンド・ゲート
１３４を介して送込まれる。他の図面と同じく、
第５図に示した信号CLRは、この発明の図示の
実施例のインターフエイス装置の機能を初期設定
する為に使われる信号である。

再び第４図について説明すると、誤りを表わす
信号及びがナンド・ゲート１４
０に供給される。何れか一組の変換器信号に誤り
が検出された場合、フリツプフロツプ１４１がセ
ツトされ、信号FBERRを発生する。この信号が
第２Ｂ図のデータ・ラツチ１０１に１ビツトとし
てラツチされる。この後、誤りの表示が制御計算
機に転送され、適正な措置をとることが出来る様
にする。誤りに正しく応答すると、計算機から読
出してアンド・ゲート１４２を作動し、フリツプ
フロツプ１４１を破算することにより、誤り信号
が破算される。信号RSERRは第２Ａ図のナン
ド・ゲート９７の入力にもなり、変換信号に誤り
が検出された場合、データ・ラツチ１０１，１０
２がラツチされる様にする。

以上この発明の好ましい実施例を説明した。当
業者であれば、この発明の範囲内でこの他の種々
の実施例が考えられることは明らかであろう。従
つて、この発明は、こゝに説明した細部に制約さ
れるものではなく、特許請求の範囲の記載に含ま
れるいろいろな変更が可能であることを承知され
たい。

【図面の簡単な説明】

第１図はこの発明の好ましい形式のインターフ
エイス装置のブロツク図、第２Ａ図及び第２Ｂ図
は併せて第１図に示したこの発明のインターフエ
イス装置の一部分の回路図、第３図は符号化器様
式に関連した第２Ａ図及び第２Ｂ図の回路の一部
分のタイミング関係を示す時間線図、第４図は第
１図に示したこの発明のインターフエイス装置の
別の一部分の回路図、第５図はレゾルバ信号の誤
りを検出する回路の回路図である。 主な符号の説明、１２…符号化器、１４…レゾ
ルバ、２１…計算機母線、２２…計数器、２４…
パルス発生器、２８…様式選択器、３８…排他的
オア・ゲート、３９…クロツク、４４…パルス発
生器、４６…データ転送制御回路、４８，４９…
データ・ラツチ。

Claims (1)

1. 【特許請求の範囲】 １ 物体の相対位置を監視する様に第１及び第２
   の変換器が配置されていて、該第２の変換器は基
   準信号並びに該基準信号に対する位相関係が位置
   を表わす様な位置信号を発生する様に構成された
   形式であつて、前記第１の変換器がその位相関係
   が位置の方向変化を表わし且つマーカ信号に対す
   るその振幅変化の数が位置を表わす様な信号Ａ及
   びＢを発生する形式である様な第１又は第２の変
   換器からの信号を選択的に計算機にインターフエ
   イス接続する装置に於て、第１の様式では逆進計
   数器として作用し得ると共に第２の様式では基準
   計数器として作用することが出来、何れの様式で
   も物体の位置を表わす出力カウントを発生するデ
   イジタル計数器と、前記第１の変換器又は前記第
   ２の変換器からの何れの信号を計算機にインター
   フエイス接続するかに応じて、前記計数器を第１
   の様式又は第２の様式で動作させる様式選択手段
   と、前記計算機及び前記計数器の間に接続されて
   いて、該計数器からの出力カウントを受取ると共
   に、前記計算機に対する指令された転送の為、該
   出力カウントを保持するデータ・ラツチ手段と、
   信号を同期させると共に基準計数の為のクロツク
   信号を発生する手段と、前記第１の変換器からの
   信号Ａ及びＢを受取り、それに応答して前記信号
   Ａ及びＢの変化を表わすカウント信号を発生し、
   前記計数器が第１の様式にある時、該信号Ａ及び
   Ｂの間の位相関係に応じて前記計数器が前記カウ
   ント信号を増数又は減数計数する様にする手段
   と、前記第２の変換器の基準信号を受取つて、そ
   れに応答して、前記計数器が前記第２の様式にあ
   る時、前記基準信号が発生する度に、前記計数器
   をゼロ・カウントにリセツトして、その後該計数
   器が前記クロツク信号の計数を開始することが出
   来る様にする手段と、前記第２の変換器の位置信
   号を受取つて、それに応答して、前記計数器が前
   記第２の様式にある時、前記位置信号と略同時に
   発生する前記計数器の出力カウントを前記デー
   タ・ラツチ手段に保持させる制御信号を発生する
   手段と、前記計数器が前記第２の様式にある時、
   前記計算機からの読取指令に応答して、位置を表
   わすカウントの計算機に対する指令された転送を
   実行すると共に、前記計数器が前記第１の様式に
   ある時、前記計算機からの読取指令に応答して、
   位置を表わすカウントをラツチして、その計算機
   に対する指令された転送を実行するデータ転送制
   御手段とを有する装置。 ２ 特許請求の範囲１に記載した装置に於て、前
   記第１の様式にある前記計数器をゼロにして、前
   記物体の位置変化を決定する為の基準点を設定す
   る手段を含む装置。 ３ 特許請求の範囲２に記載した装置に於て、前
   記第１及び第２の変換器によつて発生された信号
   を表わす信号の誤りを検出する誤り検出回路を含
   む装置。 ４ 特許請求の範囲３に記載した装置に於て、前
   記データ・ラツチ手段が前記出力カウントを２バ
   イトに分けて保持する１対のデータ・ラツチで構
   成され、前記データ転送制御手段が前記計算機か
   ら読取信号及びアドレス信号を受取つてＯ読取信
   号及び１読取信号を発生する手段と、該Ｏ読取信
   号及び１読取信号に応答して、前記１対の両方の
   バイトが計算機に転送されるまで、前記データ・
   ラツチ手段が出力カウントを保持する様にさせる
   手段とを含んでいる装置。 ５ 特許請求の範囲４に記載した装置に於て、前
   記誤り検出回路が、前記制御信号が発生されない
   でいる経過期間に応答して第１の誤りを表わす信
   号を発生する手段と、前記信号Ａ及びＢを表わす
   信号の略同時の変化に応答して、第２の誤りを表
   わす信号を発生する手段とで構成されている装
   置。 ６ 特許請求の範囲５に記載した装置に於て、前
   記様式選択手段が前記信号Ａ及びＢを表わす信号
   を受取り、その位相関係に応答して、前記物体の
   移動方向に応じて、前記計数器が前記カウント信
   号を増数又は減数計数する様に自動的に指示する
   ゲート回路を含んでいる装置。 ７ 特許請求の範囲６に記載した装置に於て、前
   記デジタル計数器が12ビツトの同期計数器で構成
   される装置。 ８ その位置を当該数値制御装置によつて制御し
   ようとする物体の位置を監視する様に符号化器又
   はレゾルバが配置されていて、Ａ相信号及びＢ相
   信号及びマーカ信号を発生する符号化器、又は基
   準信号及び位置信号を発生するレゾルバからの信
   号を数値制御装置の制御計算機に選択的にインタ
   ーフエイス接続するインターフエイス装置に於
   て、前記符号化器からの信号をインターフエイス
   接続すべき時に第１の様式で逆進計数器として作
   用し得ると共に、前記レゾルバからの信号をイン
   ターフエイス接続すべき時に第２の様式でクロツ
   ク信号を計数する基準計数器として作用すること
   が出来、何れの様式でも物体の現在位置を表わす
   カウント値を発生するデイジタル計数器と、該計
   数器及び制御計算機の間に接続されていて該計数
   器からのカウント値を受取つて計数機によつて読
   取る為に該カウント値を保持するデータ・ラツチ
   と、第１の様式にある計数器と組合さつて、Ａ相
   及びＢ相信号を受取り、それに応答して、各々の
   カウントが前記物体の位置変化を表わす様な計数
   可能な第１の信号を発生すると共に、この変化の
   方向を表わす第２の信号を発生し、前記第１の信
   号が計数器に供給されて、該計数器によつて計数
   され、前記第２の信号が前記計数器に供給されて
   その増数又は減数計数の向きを決定する様に作用
   する手段と、前記第２の様式にある計数器と組合
   さつて、前記基準信号を受取つて、それに応答し
   て、基準信号が発生する度に、前記計数器をゼ
   ロ・カウント値にリセツトする様に作用する手段
   と、前記第２の様式にある計数器と組合さつて、
   前記位置信号を受取つて、それに応答して、前記
   データ・ラツチに、位置信号と略同時に発生する
   カウント値を獲得して保持させる様に作用する手
   段と、計算機からの読取指令を受取つて、それに
   応答して、計数器が第１の様式にある時、前記デ
   ータ・ラツチに前記計数器からの現在位置のカウ
   ント値をラツチさせると共に、計数器が第１又は
   第２の様式にある時、計算機が現在位置カウント
   を読取れる様にするデータ転送制御手段とを有す
   るインターフエイス装置。 ９ 特許請求の範囲８に記載したインターフエイ
   ス装置に於て、前記第１の様式にある計数器と組
   合さつて、オペレータの指令があつた時、前記物
   体の基準位置を表わすゼロ・カウントに前記計数
   器をリセツトする様に作用し得る手段を有するイ
   ンターフエイス装置。 １０ 特許請求の範囲９に記載したインターフエ
   イス装置に於て、前記計数器が12ビツトの同期計
   数器で構成され、前記データ・ラツチが第１及び
   第２の８ビツト・データ・ラツチで構成されるイ
   ンターフエイス装置。 １１ 特許請求の範囲10に記載したインターフエ
   イス装置に於て、前記データ転送制御手段が、前
   記読取指令に応答して、前記第１及び第２の８ビ
   ツト・ラツチからのカウント値を逐次的な２つの
   バイトに分けて計算機に転送する手段と、前記読
   取指令に応答して、両方のバイトの転送が完了す
   るまで、前記データ・ラツチに現在位置のカウン
   ト値を保持させる手段とを含んでいるインターフ
   エイス装置。 １２ 特許請求の範囲11に記載したインターフエ
   イス装置に於て、Ａ相及びＢ相信号が略同時に発
   生することを符号化器の信号の誤りの表示として
   検出する手段と、予定の期間の間に位置信号がな
   いことをレゾルバ信号の誤りの表示として検出す
   る手段とを有するインターフエイス装置。