JPS59161915A - 同期式デコ−ド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はデコーダに関するものであり、特にインクリメ
ンタル・エンコーダに同期するデコード回路に関するも
のである。

（背景技術） 従来のインクリメンタル・エンツー夕に同期するデコー
ド回路には速度と雑音の制限があった。

例えば従来のデコード回路は、生のエンコーダ信号の遷
移によりトリガされるワンショット・マルチバイブレー
タを用いている。これは既知の幅のパルスを生じて、こ
れが適当なゲート回路を通って移動の方向とクロック信
号とを供給する。しかしエンコーダから生ずる信号は元
々サイン、コサインに類似したアナログ信号である。こ
れらの信号は量子化されて、論理レベルの信号を供給す
る。

もし量子化中に雑音がゼロ交叉時に発生すると、論理信
号に複数の遷移が生じて、ワンショット・マルチバイブ
レータは誤動作する。

ワンショット・マルチバイブレータの動作を正しくする
ために、量子化論理回路にヒステリシスが導入された。

しかしヒステリシスに打勝つような充分大きい雑音スパ
イクが生ずる可能性は残ｐている。更にアナログ信号の
量子化後に雑音が発生することもわかった。そこで、ワ
ンショット・マルチバイブレータの複数トリガを検出し
て不要なパルスをしめ出す論理が付加された。

速度の問題が２つある。第１の問題は速度が増すとアナ
ログ信号の振幅が減るので、ヒステリシスを使用するこ
とに伴なう問題である。すなわちアナログ振幅が設定さ
れたヒステリシス・レベルに達したときに、アナログ信
号が完全になくなってしまっている。第２の問題はマル
チバイブレータのパルス幅である。パルス幅は重畳しな
いように狭くなければならない。動作速度が′増すと、
クロックを発生して次のクロックに備えた休止状態に戻
るのに許容される時間ｄ減る。

（発明の要約） したがって、本発明の目的は雑音と時間の制限を改良し
たインクリメンタル・エンコーダ同期式デコード回路を
提供することである。

本発明の他の目的は小型で、安価で、大量生産に適する
インクリメンタル・エンコーダ同期式デコード回路を提
供することである。

本発明の更に他の目的は、ワンショット・マルチバイブ
レータとディスクリートのタイミング回路に対する要求
を除去したインクリメンタル・エンコーダ同期式デコー
ド回路を提供することである。

要約すると、本発明の第１の実施例を構成するインクリ
メンタル・エンコーダ同期式デコード回路は、方向信号
の制限内でカウンタクロックを良く位置決めする。した
がって、ケーブルによる遅延時間の変動に打勝つのに充
分な時間的余裕があるので、同期式デコード回路をコン
ピュータから離して設置することができる。

第２の実施例では、方向と換算係数共に柔軟性のある同
期式デコード回路が提供され、これはインターフェイス
回路により利用することができる。

この実施例では、同期式デコード回路はカウンタと同じ
基板上に実装されて、駆動クロックは同期式デコード回
路とマイクロプロセッサとに共通である。マイクロプロ
セッサはシステム制御のためにカウンタを読む。これら
の回路はすべて又は大部分が集積チップとして１個の半
導体チップ上につくるのが好ましい。

以下図面と共に好ましい実施例を詳細に説明することに
よって、これらの実施例と本発明の他の特徴や目的、利
点につき明らかにする。

（発明の実施態様） 図面を参照すると、本発明の第１の実施例の主題を構成
する同期式デコード回路１０がバス１２によりインクリ
メンタル・エンコーダ１４に接続されている。このエン
コーダ１４はサーボシステムのサーボモータ（図示せず
）に接続されている。

サーボシステムは例えばステップリピートカメラ、また
は全体の中に組込むために組立ライン上にある部品、の
ような物体を位置決めするためのものである。サーボシ
ステムは物体を例えば×、■。

Ｚ方向に動かすために三次元システムになっている。こ
の場合には３個のサーボが３個のインクリメンタル・エ
ンコーダと３個の同期式デコード回路と共に使用される
。

これらの同期式デコード回路はすべて同じものであるか
ら、１個だけ説明すればよい。同期式デコード回路１０
（第１図）はアナログ／ディジタル（論理レベル）変換
器１．６を含み、Ａ／Ｄ変換器１６はヂャネル１８と２
０によりインクリメンタル・エンコーダ１４と接続され
ている。Ａ／Ｄ変換器１６は入力信号の調節器であって
、バス２２によってラッチ２４に接続されている。

ラッチ２４は信号を同期するラッチであって、最新の（
現在の）エンコーダ信号をバス２６゛によリバス２８と
３０との結合点に供給する。バス２８は現在のエンコー
ダ信号をプログラム可能なデコード・リード・オンリ・
メモリ（ＰＲＯＭ）３２に接続する。またバス３ｏは現
在のエンコーダ信号をラッチ２４にフィードバックし、
ここで現在のエンコーダ信号は遅延させられて前にラッ
チされたエンコーダ信号となる。バス３４はラッチ２４
とＰＲＯＭ３２とに接続されていて、前にラッチされた
エンコーダ信号をＰＲＯＭ３２に運ぶ。

ＰＲＯＭ３２は現在のエンコード信号と前のエンコード
信号とをデコードして方向を決める。′ＰＲＯＭはリー
ド３５と３６によりゲート論理回路３８に接続されてい
る。リード３５と３６は夫夫クロック・イネーブル信号
と方向イネーブル信号とをゲート論理回路３８に供給す
る。例えば電圧制御発振器のような適当なりロック発生
器４゜がリード４２によりリード４４と４６との結合点
に接続されており、リード４４はラッチ２４に、リード
４６はゲート論理回路３８に夫々接続されている。

第１の実施例はカウンタからかなり離れているワンショ
ット・マルチバイブレータを用いる現存の回路に置き変
わるものであるから、第１の実施例の同期式デコーダ回
路はゲート論理回路３８を以て完結する。後述するよう
に、カウンタに入力する方向信号の重畳を防ぐには、タ
イムウィンドーが大きさ的に充分である。

ゲート論理回路３８はリード４８と５０とによりカウン
ター５２に接続されている。カウンタ５２はバス５４に
よりラッチ５６に接続されていす る。ランチ５６はカウントを決めるためにコンピュータ
により制御される。ラッチ５６はザーボ制御装置（図示
せず）に接続されている。

第２図を参照づると、Ａ／Ｄ変換器１６はテキサス・イ
ンスツルメント社のＬＭ（２９０１）（１／２　）であ
り、チャネル１８用の比較器５８とチャネル２０用の比
較器６０とを含む。比較器５８はは直角位相（コナイン
）信号と直角位相（コサインバー）参照信号とを比較し
て、論理「Ｏ」又は「１」を出力する。他方比較器６０
は同相（サイン）信号と同相（サインバー）参照信号と
を比較して、論理ｒＯＪ又は「１」を出力する。比較器
５８と６０はり−ド６２によりラッチ２４のビン３に、
リード６４によりラッチ２４のビン４に夫夫接続されて
いる。

ラッチ２４は例えば、テキサス・インスツルメント社の
５Ｎ７４Ｓ１７４であり、６個入りＤ型ラッチで、その
うち３分の２が使用されている。

ラッチ２４の出力ビン２はリード６６と６８の結合部に
、出力ビン５はリード７０と７２の結合部に夫々接続さ
れている。リード６６と６８は夫々入力ビン６と１１に
戻って接続されていて、ラッチ２４に現在の直角位相信
号と同相信号とをフィードバックしている。他方リード
７０と７２とはデコードＰＲＯＭ３２のビン１５と１と
に夫々接続されていて、それらに現在の直角位相信号と
同相とを信号とを供給する。ラッチ２４の出力ビン７と
１０はリード７４と７６とによりＰＲＯＭ３２のビン２
と３とに接続されている。

ＰＲＯＭ３２は例えばテキサス・インスツルメント社の
ＴＢＰ２４Ｓ１０ｒある。ＰＲＯＭ３２は現在と前の直
角位相信号および同相信号から、例えばロボットの腕が
動く方向？ネーブル信号とクロック・イネーブル信号と
を決める。ＰＲＯＭ３２のビン９と１０とはリード７８
と８０とによりゲート論理回路３８に接続されている。

ゲート論理回路３８は一対の差動アンドゲート８２と８
４とから成る。差動アンドゲート８２と８４はテキサス
・インスツルメント社の５Ｎ７５１８３である。差動ア
ンドゲート８２と８４のビン３と４はリード７日に接続
されていてＰＲＯＭのクロック・イネーブル信号を受信
し、ビン１０，１１．１２．１３はリード８０に接続さ
れていて、方向信号を受信するようになっている。

クロック回路４０は例えばテキサス・インスツルメント
社の５Ｎ７４Ｓ１２４である。クロック回路は４ＭＨｚ
で作動する。この周波数は同期式デコード回路がカウン
タと離れて設置される場合に適する。発振器の周波数は
同期式デコード回路内に含まれていてデコード回路によ
り駆動されるすべての回路が応答できるように、かつク
ロックのエツジ間の時間が自然のエンコーダ遷移間の予
想される最短時間よりもかなり短かいように選択される
。こうしてすべての自然な遷移がデコードのために適切
にラッチできるようになる。アナログ／ＴＴ１回路には
ヒステリシスはないから、速度が増したときの自然のロ
ール・オフは考慮すべき因子ではない。

電圧制御発振器４０はリード８６と８８の結合部に接続
されている。リード８６と８８は夫々フリップフロップ
９０のビン３とインバータ９２とに接続されている。イ
ンバータ９２はリード９４によりフリップフロップ９６
のビン１１に接続されている。こうしてＶＣＯ４０はフ
リップフロップ９０に非反転同期パルスを、フリップフ
ロップ９６には反転同期パルスを供給する。フリップフ
ロップは５Ｎ７４Ｓ７４Ｓである。

フリップフロップ９０と９６のクリアビン１と１３、プ
リセットビン４と１０．ラッチ２４のりリアビン１はイ
ンバータ９８の出力端子に接続され、インバータ９８の
入力は接地されている。入力が接地されているときこの
ＴＴ１９Ｂの出力はハイである。ＴＴＬのハイ出力はリ
ード１００によりフリップフロップ９６のクリアビン１
３へのリード１０２とリード１０４との結合部に、り一
ド１０４によりフリップ７０ツブ９６のプリセットビン
１０とフリップ７０ツブ９０のクリアビン１へのリード
１０６とリード１０８との結合部に、リード１０８によ
りフリップフロップ９０のプリセットビン４へのリード
１１０とラッチ２４のクリアビン１へのリード１１２と
の結合部とに接続されている。

フリップフロップ９０のＱビン５はフリップ７０ツブ９
６の入力ビン１２へのリード１１４とラッチ２４のビン
９へのリード１１５との結合点に接続され、６ビン６は
リード１１６によりフリップ７０ツブ９０の入力ビン２
へのリード１１８と差動アンドゲート８２のビン２への
リード１２０との結合部に接続されている。またフリッ
プフロップ９６のＱビン９はリード１２２により差動ア
ンドゲート８２のビン１に接続されている。

発振器４０の４ＭＨ７の出力はフリップフロップ９０に
より２分割されて、同相クロックをラッチ２４に供給し
、フリップフロップ９６を経由して直角位相信号を作動
アンドゲート８２に供給する。

ここで第３ａ図から第３ｆ図を参照して、エンコーダ信
号と必要なデコード信号について説明する。０行エンコ
ーダ、すなわちロータリ・エンコーダならば１回転につ
き、ｎ行、リニアエンコーダならば１インチ当りｎ行、
−の場合に、チャネル１８または２０のいずれかの完全
な１サイクルが１行を表わすので、グレーコードとして
１工ンコーダ行につき４個の遷移がある（第３ａ図）。

同期化クロックは複数個のカウンタクロックパルス（第
３ｂ図）を換算係数、１回転当りの゛エンコーダ行数、
サーボシステムの作動速度により決まる周波数で発生す
る。換算係数とはここで【ｊ、１工ンコーダ行当りに発
生するカウンタクロックの数という意味で用いる。同相
チャネル１８（第３ａ図）はロー（論理Ｏ）でスタート
し、最初のパルス１２４でハイ（論理１）になる。他方
直角位相チャネル２０（第３ｂ図）゛はロー（論理Ｏ）
でスタートして（０，０＞グレーコードを供給し、２番
目のパルスまでローのままで（０，１）を供給し、２番
目のパルスでハイになると（１，１）を供給する。３番
目のパルス１２８で同相チャネル１８（第３ａ図）がロ
ーになって（１，０）を供給し、４番目のパルス１３０
で直角位相チャネル（第３ｂ図）がローになって（０，
０）を供給して１サイクル（電気的な３６０度）を完了
する。

このコードは始めの方向（第３Ｃ図でローで示しである
ようにマイナス）が維持されている間続く。しかしＢ−
Ｂ線の時点でサーボが方向を切替えた結果、チャネル１
８と２０の信号の位相が変化する（第３ａ図、第３ｂ図
）。位相の変化が起こると、グレーコードは反転して（
０，Ｏ）、（１，０＞、（１，１）、（０，１＞となり
、方向（第３Ｃ図）がハイ（プラス）になる。

ＰＲＯＭはグレイコードでプログラムされており、現在
の読出しと先の読出しとを比較して、移動方向を決定す
る。既述の如く単相クロック（第３ｄ図）が用いられて
いるが、２相クロツクを用いて１相を第１の方向に、他
相を第２の方向に割り当てることもできる（第３ｅ図と
第３ｆ図）。

ここで第４ａ図から第４ｅ図を参照して第１の実施例の
タイミングを説明する。同期化クロックパルスが第４ａ
図に示され、同相チャネル１８を２分割したパルスが第
４ｂ図に、直角位相チャネル２０を２分割したパルスが
第４Ｃ図に示されている。サーボシステムの方向は第４
ｄ図に示され、サーボシステムの位置を決定するための
カウンタ５２のクロック信号が第４ｅ図に示されている
。

カウンタのクロック周期はサーボシステムの位置の分解
能を決定する。

同期式デコード回路の第２の実施例（第５ａ図と第５ｂ
図）は概ね第１の実施例に誤り検出器と測定換算選択器
を付加したものである。第２の実施例は同期式デコード
回路１０がカウンタ５２（第５ｂ図）の近くにあるとき
、例えばデコード回路がカウンタと同じ基板又はチップ
上にあって、システム制御のためにマイクロプロセッサ
を駆動しカウンタを読むのと同じクロックによって駆動
されるときに用いられる。カウンタのクロックと方向信
号間のタイミング関係のためにこの近接配置が必要にな
るのであって、関係が近ければそれだ（プ速く回路が働
らくことができる。

サーボエンコーダ（図示せず）から生ずる直角位相（コ
サイン）信号と同相（サイン）信号はＡ／Ｄ変換器１６
（第５ａ図）に接続されている。

Ａ／Ｄ変換器１６はＡ／Ｄ変換器１３４と１３６（ＴＬ
３１１Ａ）に接続されているプルアップ抵抗パック１３
２を含む。Ａ／Ｄ変換器１３４と１３６は直角位相と同
相のアナログ信号をＴＴＬ接続可能なディジタル信号に
変換する。Ａ／Ｄ変換器１３４と１３６はラッチ２４ （ＳＮ７４Ｓ１７４）に接続されており、ラッチ２４で
はディジタルの現在の直角位相信号と同相信号とがラッ
チ２４にフィードバックされて、次の現在の信号を伴な
った前の信号となる。

ラッチ２４はＰＲＯＭ３２　（第５ｂ図）（ＴＢＰ２４
３．１０）に接続されて０る。

ＰＲＯＭ３２のＧ端子１と下端子２はジャンノく１３８
と１４０とに接続されている。ジャンノ＼を選択するこ
とにより、換算係数は１エンコーダ１１当りのカウンタ
クロックを１．２．４の中です【まやく変えることがで
きる。ジャンパ１３８と１４０はり−ド１４２により方
向選択ジャンノく１４４に接続されている。ジャンパ１
４４の端子はＰＲＯＭ３２の１」ビン１５、Ｓ１ビン１
３、Ｓ２ビン１４に接続されている。

ＰＲＯＭ３２の２ビン１１と１ビン１２（ま夫々ＩＪ　
−ト１４６　、！＝　１４８　ニ、Ｊ：　リラツチ２４
（第５ａ図）のビン１４と１３に接続されており、クロ
ック・イネーブル信号と方向イネーブル信号をラッチ２
４に供給する。ＰＲＯＭ３２のビン１０（よ１ノード１
５０によりラッチ１５２のビン１２（こ接続されていて
、誤り信号をラッチに供給する。

ラッチ２４（第５ａ図）の０５ビン１２とＱ６ビン１．
５は夫々リード１５４と１５６により、グー！・論理回
路３８の差動バッファ１５８（第５ｂ図）と差動アンド
ゲート８４のビン４に接続されている。リード１５４は
方向イネーブル信号を差動バッファ１５８に供給し、リ
ード１５６はクロックイネーブル信号を差動アンドゲー
ト８４に供給する。

発振器４０（第５ａ図）は１２ＭＨｚのクロック発生器
であり、リード１６０により差動バッファ１６２に接続
されている。差動バッファ１６２の出力ビレ１４はリー
ド１６４と１６６との結合点に接続されている。リード
１６４と１６６は夫夫ラッチ２４と１５２（第５ｂ図）
のクロック端子ビン９に接続されており、それらに非反
転パルスを供給する。他方差動バッファ１６２（第５ａ
図）のビン１３はリード１６８によりリード１７０と１
７２（第５ｂ図）に接続されており、リード１７０と１
７２は夫々ゲート論理回路３８の差動アンドゲート８４
のビン５とカランクラッチ１７６の差動アンドゲート１
７４のビン１２に接続されていて、反転クロックパルス
をそれらに供給する。

誤りラッチ１５２　（ＳＮ７４ＬＳ１７５）の入力端子
は残りの同期式エンコーダ回路に接続されていて、それ
らから誤り信号を受信する。

ＦＲＯＭがコード上の誤りを検出したとき、すなわち、
前の対が（０，Ｏ）で新しい対が（１，１）のとき、又
は前の対が（１，１）で新しい対が（０，０）のとき、
又は前の対が（０，１）で新しい対が（１，０）のとき
、又は前の対が（１，０）で新しい対が＜０．１）のと
き、ラッチ１５２のビン１２とシステムコンピュータ（
図示せず）は誤り信号を受信する。ラッチ１５２の３Ｑ
ビン１０はリード１７８によりＰ　ＲＯＭ　３２の入力
ビン３に接続されている。リード１７８は誤り信号をＰ
ＲＯＭ３２に供給する。他方ラッチ１５２の３６ビン１
１はリード１８０によって発光ダイオード１８２に接続
されている。

したがって誤り検出回路はＰＲＯＭから始まる。

エンコーダの出力に無効な状態変化（非グレーコ−ド）
、のあったことがＰＲＯＭ３２により検出されると、Ｆ
ＲＯＭ出力１つくビン１０）がハイになり、ラッチ１５
２に入力されてラッチされる。

ラッチ１５２は次の同期化クロック時にラッチされた出
力をＰＲＯＭにフィードバックする。こう着　　　　す
ることにより、正確な誤り検出に必要な振動のないラッ
チ作用が行なわれる。それからラッチ１５２は制御論理
回路又はマイクロプロセッサにより読み出されて、誤り
が起こったことを知らせるためにＬＥＤ１Ｂ２を点刻さ
せることができる。

ＬＥＤが認識されるとシステムは参照状態にリセットさ
れ、システムは再び初期状態になる。その際ラッチ１５
２のビン１に接続されているリード１５３にコンピュー
タパルスが発生して、ラッチ１５２をクリアする。

ゲート論理回路３８の差動バッファ１５８のビン２と３
はり一ド１８４と１８６により、また差動アンドゲート
８４のビン６と７はリード１８８と１９０により以下の
ように接続されている。リード１８４は非反転の方向信
号をカウンタ５２に供給する。リード１８６は反転の方
向信号をシステム・の基板外又はチップ外用に供給づる
。他方リード１８８は非反転のクロック信号を基板外用
に供給し、リード１９０は反転クロック信号をカウンタ
５２に供給する。カウンタ５２は ５Ｎ７４ＬＳ１６９である。

カウンタ５２はラッチ１７６に接続されている。

このラッチ１７６はシステムコンピュータ（図示せず）
により読み出される。コンピュータがカウンタ５２のラ
ッチを指令すると、信号がリード１９６を経由してナン
トゲート１９８のビン１２に加えられる。ナントゲート
１９８の反転出力ビン１１はリード２００により差動ア
ンドゲート１７４のビン１１に接続されている。差動ア
ンドゲート１７４のビン９はリード２０２によりナント
ゲート１９８のビン１３に戻り接続されており、そこに
反転クロックパルスを供給する。差動アンドゲート１７
４のビン１０は前述の如くリード２０４によりラッチ１
７６に接続されており、クロックパルスをランチ１７６
に供給する。

ここで第６ａ図から第６ｃ図を参照すると、各クロック
パルス（第６ａ図）の立上り縁がシステムにクロック信
号を同期させるのに用いられている。方向信号（第６ｂ
図）を形成するチャネル１８と２０の信号は示されてな
い。カウンタ・クロックパルス（第６ｃ図）は方向パル
ス（第６ｂ図）をサンプリングして、クロックパルス時
に方向が負か正かを決め、コンピュータにより駆動され
るサーボシステムの位置を決定する。

以上本発明のいくつかの実施例を説明したが、当業者は
本発明の範囲から逸脱することなく、以上の説明に対し
て種々の変形をなしうろことは明らかであろう。

【図面の簡単な説明】

第１図はインクリメンタル・エンコーダ同期式デコード
回路のブロック図である。第２図は同期式デコード回路
の第１の実施例である。第３ａ図から第３ｆ図は誤り検
出器又は換算係数選択器のない同期式デコード回路の、
エンコーダ信号と必要なデコード信号の信号図を表わし
ている。 第４ａ図から第４ｅ図は誤り検出器又は換算係数選択器
のない同期式デコード回路の出力信号対クロックパルス
の関係を示すタイミング図である。 第５ａ図と第５ｂ図は誤り検出器と換算係数選択器を有
する同期式デコード回路の第２の実施例を示す回路図で
ある。第６ａ図から第６Ｃ図は第２の実施例の同期式デ
コード回路のタイミング図である。 １０・・・同期式デコード回路 １４・・・インクリメンタル・エンコーダ１６・・・ア
ナログ／ディジタル変換器１８・・・チャンネルＡ ２０・・・チャンネルＢ ２４・・・ラッチ ３２・・・プログラム可能デコード・リード・オンリ・
メモリ ３８・・・ゲート論理回路 ５８．６０・・・比較器 １３８．１４０・・・ジャンパ １５２・・・ラッチ

Claims (1)

1. 【特許請求の範囲】 （１）　インクリメンタル移動信号と移動方向を指示す
   る信号とを受信するエンコーダのデコード手段（１０）
   を含む同期式デコード回路において、インクリメンタル
   信号と移動方向信号の一連の対を同期させる同期化手段
   （２４）と、該同期化手段に接続されていて移動情報を
   発生させるクロック発生手段（３２，３８）と、を有す
   ることを特徴とづる同期式デコ〜ド回路。 （２、特許請求の範囲第１項記載の装置において、同期
   化手段はラッチ回路であること−を特徴とする同期式デ
   コード回路。 （３）特許請求の範囲第１項記載の装置において、クロ
   ック発生手段は、同期化手段と接続されていてクロック
   イネーブル信号と方向イネーブル信号とを発生するクロ
   ックイネーブル信号・方向イネーブル信号発生手段と、
   該り０ツクイネ一ブル信号・方向イネーブル信号発生手
   段に接続されていてタイミング情報と方向情報とを発生
   するゲート論理手段とを含むことを特徴とする同期化デ
   コード回路。 （４）　特許請求の範囲第３項記載の装置において、前
   記クロックイネーブル信号・方向イネーブル信号発生手
   段はデコードプログラム可能なり一ドオンリメモリであ
   ることを特徴とする同期式デコード回路。 （５）　特許請求の範囲第４項記載の装置において、デ
   コードプログラム可能なリードオンリメモリは、１サイ
   クル当りの１．２．４カウンタクロツクの中から測定換
   算係数を調整する換算係数手段を更に含むことを特徴と
   する同期式デコード回路。 （６）　特許請求の範囲第４項記載の装置において、デ
   コードプログラム可能なリードオンリメモリは更にコー
   ド誤り検出手段を含み、該コード誤り検出手段は該デコ
   ードプログラム可能なリードオンリメモリに接続されて
   いるラッチを備え、該ラッチは誤りを指示する信号を次
   の出力のために該デコードプログラム可能なリードオン
   リメモリの入力にフィードバックし、それによって振動
   のないラッチ作用を行なって正確な誤り検出を行なうよ
   うに構成されたことを特徴とする同期式デコード回路。 （７）　特許請求の範囲第１項記載の装置において、移
   動を表わすアナログ同相信号と移動方向を表わずアナロ
   グ直角位相信号とを受信して、アナログ信号をディジタ
   ル信号に変換するアナログ／ディジタル変換器を更に含
   むことを特徴とする同期式デコード回路。 （８）　インクリメンタル・エンコーダの同相信号と直
   角位相信号を接続する接続手段と、該接続手段に接続さ
   れていてアナログの該同相信号および該直角位相信号を
   ディジタル化する複数個のアナログ／ディジタル変換器
   と、を含むアナログ／ディジタル変換手段と、 該アナログ／ディジタル変換手段に接続されていて、デ
   ィジタル化された同相信号と直角位相信号からコード信
   号対をつくり、現在の信号対と前の信号対を対にした出
   力をつくる同期化手段と、コード信号対と参照信号対と
   を次々に比較して、移動と移動方向とを選択決定する比
   較手段と、該比較手段に接続されていて、移動と移動方
   向とを表わす信号を周期的に選択して出力し、それによ
   って移動信号と移動方向信号の計数を可能ならしめるゲ
   ート手段と、 を有し、サーボ駆動されるインクリメンタル・エンコー
   ダの出力をデコードする同期式デコード回路。 く９）　特許請求の範囲第８項記載の装置において、前
   記比較手段は、同相信号と直角位相信号のコード対がリ
   ードオンリメモリの参照コードに含まれていないときに
   、誤り信号を発生する信号発生手段を含むデコードプロ
   グラム可能なリードオンリメモリと、該デコードプログ
   ラム可能なり一ドオンリメモリに接続されていて、該デ
   コードプログラム可能なリードオンリメモリから誤り指
   示信号を受けて該メモリにフィードバックするラッチと
   、を゛含むコード誤り検出手段を更に含むことを特徴と
   する、同期式デコード回路。 （１０）　特許請求の範囲第９項記載の装置において、
   前記ラッチに接続されていて、操作者に誤りを示ず警報
   を発生ずる警報手段を更に含むことを特徴とする、同期
   式デコード回路。