JP3322077B2 - 変位量検出装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は例えば工作機械や産業機
械の移動テーブルあるいは精密測定装置、測角装置等の
位置や移動量を検出するデジタルスケールシステムに用
いて好適な変位量検出装置に関する。

【０００２】

【従来の技術】一般に工作機械あるいは、産業機械等の
移動テーブルの変位量を検出するデジタルスケールシス
テムとして、磁気記録技術を応用した磁気スケールがよ
く知られており、この磁気スケールには再生波長λの信
号を出力とする磁気目盛りが形成されているが、その再
生波長λは比較的大きな値例えば０．２ｍｍが選ばれて
いる。

【０００３】従って、この磁気スケールを用いた移動テ
ーブル等の変位量を高い分解能で検出するための変位量
検出装置としては、例えば特公昭５０−２５８１８号公
報あるいは特公昭５０−２８０３２号公報に記載されて
いるように、この磁気スケールと検出ヘッドとの相対移
動量をキャリア周波数ｆの位相変調信号として取り出
し、この相対移動量を周波数Ｎ×ｆのクロックパルスを
用いて弁別し、移動方向に応じた高分解能のパルスを出
力するように構成した、いわゆる位相検出型の変位量検
出装置が多く用いられている。

【０００４】図６は、この従来における変位量検出装置
の例を示す構成図であり、この変位量検出装置はスケー
ル例えば磁気スケール１１に対し、相対的に移動する如
くなされた検出ヘッド例えば磁気ヘッド１２ａ，１２ｂ
より成ると共にこの磁気スケール１１に関連して設けた
原点トラック１３とこの原点トラック１３に対応し、こ
の磁気ヘッド１２ａ，１２ｂに関連して設けられた原点
ヘッド１４より成るスケール部１と、このスケール１１
と検出ヘッド１２ａ，１２ｂとの相対移動量に応じた位
相変調信号Ｓを出力する位相検出回路２と、この位相変
調信号Ｓから分解能Ｒ（λ／Ｎ）で、移動方向に応じた
加算パルスＵｐ及び減算パルスＤｏｗｎを生成する内挿
回路３と、この加算パルスＵｐ及び減算パルスＤｏｗｎ
より９０°位相差を持つ信号即ちＡ相及びＢ相信号を得
るＡ／Ｂ相変換回路５と、位相変調信号Ｓより再生波長
λに対応する移動毎に出力される信号即ちλパルスを発
生するλパルス発生回路６と、原点ヘッド１４よりの信
号により原点信号を得る原点信号検出回路４と、λパル
スよりこの原点信号により原点パルスＺを選択する原点
パルス選択回路７とより構成されている。

【０００５】この位相検出回路２の例を図７に示す。こ
の図７例はスケールとして再生波長λの信号が得られる
ように磁気目盛りが記録された磁気スケール１１を用
い、検出ヘッドとして過飽和コア型磁気ヘッド１２ａ，
１２ｂを用いたものである。

【０００６】この図７において、２０は周波数がｆ／２
の矩形波の励磁信号ＥＸが供給される励磁信号入力端子
を示し、この励磁信号入力端子２０に供給される励磁信
号ＥＸをローパスフィルタ２６に供給し、このローパス
フィルタ２６の出力側に得られる正弦波信号を励磁アン
プ２７を介して励磁信号ｅｘとして２チャンネルの磁気
ヘッド１２ａ及び１２ｂに供給する。

【０００７】この励磁信号ｅｘは ｅｘ＝ｓｉｎ（ωｔ／２）‥‥（１） と表すことができる。

【０００８】この一方の磁気ヘッド１２ａの出力信号ｅ
₁ を前置アンプ２１ａを介して加算アンプ２３に供給す
ると共に他方の磁気ヘッド１２ｂの出力信号ｅ₂ を前置
アンプ２１ｂ及び９０°移相器２２を介して加算アンプ
２３に供給する。この加算アンプ２３の出力信号を帯域
フィルタ２４及び波形整形回路２５を介して、位相変調
信号出力端子２８に供給する。

【０００９】この場合、磁気ヘッド１２ａ及び１２ｂは
磁気スケール１１の再生波長λに対して、電気的に９０
°の位相差を持つ出力信号が得られるように配置されて
いるので、前置アンプ２１ａ及び２１ｂからの夫々の出
力信号ｅ₁ 及びｅ₂ は励磁信号ｅｘの２倍の周波数を持
つ平衡変調信号であり、次式の様に表すことができる。

【００１０】 ｅ₁ ＝ｓｉｎωｔ×ｃｏｓ（２πＸ／λ）‥‥（２） ｅ₂ ＝ｓｉｎωｔ×ｓｉｎ（２πＸ／λ）‥‥（３） 但し、ω＝２πｆ，Ｘは波長λ内の位置（絶対位置）で
ある。

【００１１】ところで、前置アンプ２１ｂの出力信号ｅ
₂ は９０°移相器２２でキャリアの位相を９０°移相し
た後に、加算アンプ２３で加算され、さらに帯域フィル
タ２４で不要な成分が除去されるので、この帯域フィル
タ２４の出力側に次式で示す位相変調信号ｅ_p が得られ
る。 ｅ_p ＝ｓｉｎ（ωｔ＋２πＸ／λ）‥‥（４）

【００１２】この位相変調信号ｅ_p は、波形整形回路２
５で矩形波に整形された後、位相変調信号出力端子２８
を介して内挿回路３に導かれる。この例は位相検出型の
システムであるので、その位相のみに着目すれば矩形波
に変換された位相変調信号Ｓは、次の様に表すことがで
きる。

【００１３】 Ｓ＝ｓｉｎ（ωｔ＋２πＸ／λ）‥‥（５）

【００１４】即ち、位相変調信号Ｓはスケール１１と磁
気ヘッド１２ａ，１２ｂとの相対的な移動によって位相
の変化する矩形波信号であり、その位相量（２πＸ／
λ）は移動量λ毎に２π（＝３６０°）ずつ変化する。

【００１５】この内挿回路３は、この位相変調信号のキ
ャリア周波数ｆのＮ倍の周波数を持つクロックパルスを
用いて、再生波長λの１／Ｎの分解能を持つ加算パルス
Ｕｐ及び減算パルスＤｏｗｎを出力する部分であり、上
述したように、その基本原理は、位相変調信号の各周期
時間毎の位相変化量φ（Ｔ）をこの位相変調信号の１周
期時間に内挿されるＮ×ｆの周波数のクロックパルスの
数として、検出することにある。

【００１６】云うまでもなく、静止時における位相変調
信号の位相変調量φ（Ｔ）はゼロであり、そのときの周
期時間は、位相変調信号のキャリア周波数ｆの１周期時
間Ｔ（１／ｆ）に等しく、静止時において位相変調信号
の１周期時間に内挿される周波数Ｎ×ｆのクロックパル
ス数に等しい。以下、このパルス数を基準パルスＮと称
する。従って、位相の変化量φ（Ｔ）は、この周期時間
に計数されるクロックパルス数の、基準パルス数Ｎに対
する差ΔＮとして検出できる。

【００１７】ここで、位相変調信号の立上がり（または
立下がり）を基準として周期時間を計測するものとし、
この時刻をｔ_i-1 （ｉ＝１〜ｎ）、この時刻から次の時
刻ｔ _i に至る周期時間をＴ_i （ｉ＝１〜ｎ）とすれば、
この周期時間Ｔ_i に内挿されるクロックパルスの数Ｎ_i
は、スケールと磁気ヘッドの相対移動に応じて変化し、
相対移動量をΔＮ_i とすれば、 Ｎ_i ＝Ｎ＋ΔＮ_i ‥‥（６） と表すことができる。ここで、ΔＮ_i は、正または負の
整数であり、その符号は、移動方向に、その絶対値は分
解能Ｒ（λ／Ｎ）単位の加算方向の出力パルスＵｐまた
は減算方向の出力パルスＤｏｗｎのパルス数に対応す
る。

【００１８】ところで、加減算パルスの周波数はＮ×ｆ
であり、分割数Ｎや、キャリア周波数ｆによっても異な
るが、前述のごとく、スケールの再生波長λが０．２ｍ
ｍのシステムに適用し、キャリア周波数ｆを５０ｋＨｚ
として分解能１μｍを実現しようとすると、１０ＭＨｚ
という極めて高い周波数となり、接続される機器とのイ
ンターフェースが非常に困難になるため、実際の内挿回
路では、加減算パルスの周波数を低減するための回路が
付加されていた。

【００１９】この内挿回路３の従来例を図８に示す。次
にこの図８を参照して従来の内挿回路３の例につき説明
する。この図８において、２８ａは位相検出回路２の位
相変調信号出力端子２８に得られる位相変調信号Ｓが供
給される位相変調信号入力端子を示し、この位相変調信
号入力端子２８ａに供給される位相変調信号Ｓを同期微
分回路３２を介して周期時間測定回路３３に供給する。

【００２０】また、図８において、３１はタイミング信
号生成回路を示し、このタイミング信号生成回路３１は
位相変調信号Ｓに同期した各種タイミング信号を生成す
る回路で、例えば１０ＭＨｚの内挿用クロックパルスＣ
ＫＩ、位相検出回路２の励磁信号入力端子２０への例え
ば２５ｋＨｚの励磁信号ＥＸ、λパルス発生回路６への
ウィンド信号ＲＷ、基準信号ＲＥＦ、周期時間測定回路
３３への初期化用クリアパルスＣＬ及び後述する加減算
カウンタ３７へのプリセットパルスＰＲを生成する。

【００２１】この場合、同期微分回路３２においては位
相変調信号Ｓと内挿用クロックパルスＣＫＩとが供給さ
れ、この位相変調信号Ｓの立上がり（立下がり）時刻ｔ
_i-1に同期した微分パルスＤ_P を得、この微分パルスＤ
_P を周期時間測定回路３３及びタイミング信号生成回路
３１に供給する。

【００２２】この周期時間測定回路３３においては、次
の微分パルスＤ_P が供給される時刻ｔ_i までの周期時間
Ｔ_i に内挿されるクロックパルスＣＫＩのパルス数Ｎ_i
として計測する。この場合、この周期時間測定回路３３
としてＮ進カウンタを用い、計数に先立ち、このクリア
パルスＣＬでリセットするようにすれば、時刻ｔ_i にお
ける周期時間測定回路３３即ちＮ進カウンタの出力デー
タＮ（Ｔ_i ）は、このパルスＮ_i の基準パルス数Ｎとの
大小に応じ次のような値をとる。

【００２３】Ｎ（Ｔ_i ）＝ΔＮ_i ‥‥（７） （但しＮ_i ≧Ｎ） Ｎ（Ｔ_i ）＝Ｎ−ΔＮ_i ‥‥（８） （但しＮ_i ＜Ｎ）

【００２４】ここで、周期時間Ｔ_i が延びる、即ち、Ｎ
_i ≧Ｎなるときの移動方向を加算方向と定めれば、この
式（７）は真数ΔＮ_i の形で加算方向のパルス数を、式
（８）は補数（Ｎ−ΔＮ_i ）の形で減算方向のパルス数
を表しており、この出力データＮ（Ｔ_i ）は次の周期時
間Ｔ_i+1 の計数に先立ち、プリセットパルスＰＲで加減
算カウンタ３７に転送される。また、この周期時間測定
回路３３の出力データＮ（Ｔ_i ）を制御回路３４に供給
する。

【００２５】この制御回路３４は周期時間Ｔ_i において
検出された移動量、即ち式（７）及び式（８）に対応す
る加算パルス数及び減算パルス数を、次の周期時間Ｔ
_i+1 に移動方向に正しく対応させて出力するための制御
信号ＰＥ及び加減算指令信号Ｕ／Ｄを出力するもので、
この制御信号ＰＥはΔＮ_i が「０」でないとき、即ち、
周期時間Ｔ_i において移動が生じた時にセットされる信
号であり、加減算指令信号Ｕ／Ｄは出力データＮ
（Ｔ_i ）が補数、即ちＮ_i ＜Ｎのときに加減算カウンタ
３７を加算し、この出力データＮ（Ｔ_i ）が真数、即ち
Ｎ_i ＞Ｎのときにこの加減算カウンタ３７を減算する信
号である。

【００２６】また、３８はクロックパルス低減回路を示
し、このクロックパルス低減回路３８は周波数Ｎ×ｆの
加減算パルスを接続される機器とのインターフェースに
最適な周波数に低減するためのクロックパルスＣＫＰを
生成するものであり、このクロックパルス低減回路３８
は内挿用クロックパルスＣＫＩを低減して例えば８種類
の異なる周波数のクロックパルスを生成する低減回路
と、これら８種類のクロックパルス群から一つのクロッ
クパルスを選択するための選択回路とで構成されてお
り、この例では３つの選択信号ＳＬ０，ＳＬ１，ＳＬ２
を用いて、このクロックパルス群から１／Ｍ（Ｍは所定
の自然数）に低減された周波数のクロックパルスＣＫＰ
を選択し、このクロックパルスＣＫＰを一方及び他方の
アンドゲート回路３５及び３６の夫々の入力側に供給す
る。

【００２７】この場合、このクロックパルスＣＫＰの周
波数（Ｎ／Ｍ）×ｆは、ユーザが、接続される機器の特
性や要求される応答速度等を考慮して、あらかじめ用意
された８種類の周波数の中から選択したものである。

【００２８】また、制御回路３４よりの制御信号ＰＥを
一方及び他方のアンドゲート回路３５及び３６の夫々の
入力側に供給すると共にこの制御回路３４よりの加減算
指令信号Ｕ／Ｄを一方のアンドゲート回路３５の入力側
に供給し、またこの加減算指令信号Ｕ／Ｄの反転信号を
この他方のアンドゲート回路３６の入力側に供給する。

【００２９】この一方及び他方のアンドゲート回路３５
及び３６の夫々の出力端子を加減算カウンタ３７の減算
及び加算入力端子に夫々接続すると共に、この一方及び
他方のアンドゲート回路３５及び３６の夫々の出力端子
より加算パルスＵｐ及び減算パルスＤｏｗｎを外部に出
力する如くする。

【００３０】この場合、制御信号ＰＥと加減算指令信号
Ｕ／Ｄとがともにセットされているときは、このクロッ
クパルスＣＫＰは、一方のアンドゲート回路３５を開い
て加減算カウンタ３７の減算入力端子に供給されると共
に加算パルスＵｐとして外部に出力される。

【００３１】また制御信号ＰＥがセットされ、加減算指
令信号Ｕ／Ｄがリセットされているときは、このクロッ
クパルスＣＫＰは他方のアンドゲート回路３６を開い
て、加減算カウンタ３７の加算入力端子に供給すると共
に減算パルスＤｏｗｎとして外部に出力する。

【００３２】即ち、周期時間測定回路３３の出力データ
Ｎ（Ｔ_i ）が補数のときはこの加減算カウンタ３７を加
算する方向に、この出力データＮ（Ｔ_i ）が真数のとき
にはこの加減算カウンタ３７を減算する方向に制御さ
れ、桁下げもしくは桁上げパルスＯＦを発生して、この
制御回路３４をリセットし、一方及び他方のアンドゲー
ト回路３５及び３６を閉じるまで、外部への加算パルス
Ｕｐ又は減算パルスＤｏｗｎを出力するように構成され
ており、外部へ出力されるパルス数は、周期時間Ｔ_i に
おいて検出された相対移動量、即ちＮ進カウンタ３３の
出力データＮ（Ｔ _i ）に正しく対応し、その周波数はこ
のクロックパルスＣＫＰ、即ち内挿クロックパルスＣＫ
Ｉの周波数Ｎ×ｆを１／Ｍに低減した周波数（Ｎ／Ｍ）
×ｆに等しい。

【００３３】ところで、工作機械や産業機械あるいは精
密測定装置や測角装置等に用いられる位置制御装置、例
えばＮＣ制御装置等においては、位置情報の入力部の信
号形式が、９０°位相差を有する信号（以下、Ａ相及び
Ｂ相信号と称する）を要求することが多く、前述のよう
に検出された加算パルスＵｐ及び減算パルスＤｏｗｎを
Ａ相及びＢ相信号に変換するＡ／Ｂ相変換回路５を必要
としていた。

【００３４】図９はこのＡ／Ｂ相変換回路５の例を示
す。この図９例においては、Ｕｐ入力端子３５ａに供給
される加算パルスＵｐをパルス加算回路５１に供給する
と共にＤｏｗｎ入力端子３６ａに供給される減算パルス
Ｄｏｗｎをこのパルス加算回路５１に供給し、このパル
ス加算回路５１の出力側にこの加算パルスＵｐ及び減算
パルスＤｏｗｎより成る一系列のパルス列Ｕｐ＋Ｄｏｗ
ｎを得る。

【００３５】またこの加算パルスＵｐ及び減算パルスＤ
ｏｗｎを方向切替回路５２に供給し、この方向切替回路
５２で計数方向に応じて論理レベルの変わる信号ＤＩＲ
を得る如くする。

【００３６】このパルス加算回路５１の出力側に得られ
る加算パルスＵｐ及び減算パルスＤｏｗｎより成る一系
列のパルス列Ｕｐ＋Ｄｏｗｎを計数選択回路５３に供給
する。この計数選択回路５３の出力信号をＴ形フリップ
フロップ回路５４のＴ端子に供給すると共にこの出力信
号の反転信号をＴ形フリップフロップ回路５５のＴ端子
に供給し、また方向切替回路５２の出力信号ＤＩＲを之
等Ｔ形フリップフロップ回路５４及び５５夫々のクロッ
ク端子ＣＫに夫々供給する如くする。

【００３７】また、Ｔ形フリップフロップ回路５４及び
５５の夫々の出力端子Ｑに得られる信号を計数選択回路
５３の入力側に供給する如くする。

【００３８】従って計数選択回路５３に供給される一系
列のパルス列Ｕｐ＋Ｄｏｗｎはこの２個のフリップフロ
ップ回路５４及び５５の出力端子Ｑに得られる信号に応
じて振分けられ、このフリップフロップ回路５４及び５
５を交互にトグルし、このフリップフロップ回路５４及
び５５の夫々の出力端子Ｑに周期が１／４に低減された
９０°位相差を持つＡ相及びＢ相信号を得ることができ
る。

【００３９】また、工作機械あるいは産業機械等におい
ては、加工における信頼性を向上させるため、機械上の
適当な位置に機械固有の原点（以下、機械原点と称す
る）を具備することが多く、これらの用途に対応するた
め原点信号出力を有するデジタルスケールが必要とされ
るが、ロッド状のスケール部材を用いる磁気スケールに
おいては構成上の難しさもあって、例えば特公昭６０−
４７５２１号公報に述べられている如く、原点トラック
をスケールが形成されたスケール部材と別体に設け、こ
の原点トラックから検出される信号をゲート信号とし
て、スケールの再生波長λの移動毎に生成される信号
（以下λパルスという。）の一つを選択し、この選択さ
れたλパルスを原点として用いる、いわゆるλ方式の原
点が採用されていた。

【００４０】図１０は、λパルスのうちの一つを選択す
るゲート信号ＺＧを生成する原点信号検出回路４の例を
示したもので、原点トラック１３を例えば磁気抵抗効果
素子１４ａ及び１４ｂで構成した検出ヘッド１４で検出
するようにし、この検出した原点信号を原点アンプ４１
を介して波形整形回路４２に供給し、この波形整形回路
４２において、図１１に示す如き、この検出された原点
信号に同期したゲート信号ＺＧを得る如くしたものであ
る。

【００４１】また、図１２は、λパルス発生回路６及び
原点パルス選択回路７の夫々の例を示す。この図１２に
つき説明するに、位相変調信号入力端子６ｃに供給され
る位相検出回路２の出力側に得られる図１３Ｄに示す如
き位相変調信号Ｓを一方及び他方の比較回路６１及び６
２の入力側に供給する。

【００４２】また基準信号入力端子６ｂに供給される図
１３Ｂに示す如きこの位相変調信号Ｓと同一周期を有す
る基準信号ＲＥＦを他方の位相比較回路６２の入力側に
供給する。またウィンド信号入力端子６ａに供給される
図１３Ｃに示す如き、この基準信号ＲＥＦと同一の周期
を有し、例えばこの基準信号ＲＥＦのアクティブエッジ
（以下、位相変調信号Ｓ及び基準信号については立上が
りをアクティブエッジとして説明する。）の前後１／４
周期期間に亘って、ハイレベル“１”になるウィンド信
号ＲＷを一方の位相比較回路６１の入力側に供給する。

【００４３】この場合、このウィンド信号ＲＷのハイレ
ベル“１”の期間、即ち幅は基準信号ＲＥＦの周期の１
／１０〜１／２程度で良く、この幅は本質的な動作に関
係しない。このウィンド信号ＲＷは原点検出時における
接近方向を弁別するためのものであり、前述タイミング
信号生成回路３１で生成される。

【００４４】この一方の位相比較回路６１の図１３Ｅに
示す如き出力信号ＧＷを一方及び他方のパルス化回路６
３及び６４の入力側に供給すると共に他方の位相比較回
路６２の図１３Ｆに示す如き出力信号ＲＰを一方のパル
ス化回路６３に供給し、またこの出力信号ＲＰの反転信
号を他方のパルス化回路６４の入力側に供給する。

【００４５】この一方のパルス化回路６３の出力側に得
られる図１３Ｇに示す如き加算方向のλパルスλｕを一
方の同期化回路７１の出力側及びアンドゲート回路７３
の入力側に夫々供給する。また他方のパルス化回路６４
の出力側に得られる減算方向のλパルスλｄを他方の同
期化回路７２の入力側及びアンドゲート回路７４の入力
側に夫々供給する。

【００４６】また、ゲート信号入力端子７ａに供給され
る図１３Ｈに示す如き原点信号検出回路４よりのゲート
信号ＺＧを一方及び他方の同期化回路７１及び７２の夫
々の入力側に供給し、この一方の同期化回路７１の出力
信号をアンドゲート回路７３の入力側に供給すると共に
他方の同期化回路７２の出力信号をアンドゲート回路７
４の入力側に供給する。

【００４７】このアンドゲート回路７３及び７４の夫々
の出力信号をオアゲート回路７５の入力側に供給し、こ
のオアゲート回路７５の出力側を原点パルスＺを得る原
点パルス出力端子７ｂに接続する。

【００４８】この図１２例の動作につき図１３を参照し
て説明するに、この図１３は正方向に移動しているとき
のタイミングチャートを示している。時刻ｔ_n-1 におい
て、位相変調信号Ｓのアクティブエッジは、ウィンド信
号ＲＷがローレベル“０”の位置にいる。しかしてこの
ゲート信号ＺＧは周期時間Ｔ _n-1 の後半でセットされ、
λパルス選択の準備に入る。

【００４９】次に、時刻ｔ_n においては、位相変調信号
Ｓのアクティブエッジは、ウィンド信号ＲＷのハイレベ
ル“１”のゾーンに入り、一方の位相比較回路６１の出
力信号ＧＷがハイレベル“１”となる（セット状態とな
る）。さらに時刻ｔ_n+1 においては位相変調信号Ｓは基
準信号ＲＥＦのアクティブエッジを越え、このときこの
位相変調信号Ｓのアクティブエッジはウィンド信号ＲＷ
のハイレベル“１”のゾーンに入っているので、他方の
位相比較回路６２の出力信号ＲＰがハイレベル“１”と
なる（セット状態となる）と同時に、この出力信号ＲＰ
は一方のパルス化回路６３に供給され、この一方のパル
ス化回路６３の出力側に加算方向のλパルスλｕを発生
する。

【００５０】一方、一方の同期化回路７１は、ゲート信
号ＺＧが供給（ハイレベル“１”）された後、λパルス
の一周期期間だけセットされるように構成されているた
め、アンドゲート回路７３によって、このゲート信号Ｚ
Ｇが供給（ハイレベル“１”）された次のλパルスを選
択し（図１３Ｉ参照）、この選択された信号を原点パル
スＺｕとして出力し、これを原点パルスＺとして原点パ
ルス出力端子７ｂに得る。

【００５１】また減算方向に移動した場合には、図１３
に示す如く位相変調信号Ｓが、ウィンド信号ＲＷの右側
からハイレベル“１”のゾーンに入り、基準信号ＲＥＦ
がハイレベル“１”からローレベル“０”の順序で変化
する方向へ推移し、この他方の位相比較回路６２の出力
信号ＲＰがハイレベル“１”からローレベル“０”に変
わったときに他方のパルス化回路６４が減算方向のλパ
ルスλｄを発生する。

【００５２】一方、他方の同期化回路７２はゲート信号
ＺＧが供給（ハイレベル“１”）された後、λパルスの
一周期期間だけセットされるように構成されているた
め、アンドゲート回路７４によって、このゲート信号Ｚ
Ｇが供給（ハイレベル“１”）された次のλパルスを選
択し、この選択された信号を原点パルスＺｄとして出力
し、これを原点パルスＺとして原点パルス出力端子７ｂ
に得る。

【００５３】

【発明が解決しようとする課題】然しながら位相検出回
路２そのものが周期時間の変化分を検出してインクリメ
ンタルな加算パルスＵｐ及び減算パルスＤｏｗｎとして
検出するものであり、このＡ／Ｂ相変換回路５そのもの
も単に加算パルスＵｐ及び減算パルスＤｏｗｎを受けて
Ａ相信号及びＢ相信号に変換する機能しか備えておら
ず、Ａ相信号及びＢ相信号の位相と波長λ内の位置との
対応関係はなく、単に電源投入時におけるＡ／Ｂ相変換
回路５の論理状態によってのみ決定されていた。

【００５４】また原点パルスＺも、λパルスより選択し
て得るようになされているものの、基本的には位相変調
信号Ｓと基準信号ＲＥＦとの位相比較によって生成して
おり、この加算パルスＵｐ及び減算パルスＤｏｗｎとの
間に同期関係はないばかりか、原点検出時の移動速度に
よってλパルスの発生位置がずれ、結果としてＡ相信号
及びＢ相信号と原点パルスＺとの間に移動速度に伴う誤
差が生じるという不都合があった。

【００５５】また更には、位置制御に用いるＮＣ制御装
置においては、図１４に示す如く原点パルスＺの仕様要
求がＢ相信号の立上がりで立上がりＡ相信号の立下がり
で立下がる幅を有するものであったり、図１５に示す如
く原点パルスＺの仕様要求がＢ相信号の１周期期間の幅
を有するものであったりの如く、Ａ相信号及びＢ相信号
と原点パルスＺとの厳密な同期関係とパルス幅とが要求
されるものがあり、上述従来例ではこれらの用途に対応
できない不都合があった。

【００５６】本発明は斯る点に鑑み、Ａ相信号及びＢ相
信号と原点パルスＺとの位相関係が常に一定の関係を有
し、且つ移動速度にともなう誤差のない変位量検出装置
を提供することを目的とする。

【００５７】

【課題を解決するための手段】本発明変位量検出装置は
２物体間の相対移動量を位相変調信号の形で取り出し、
この相対移動量をクロックパルスを用いて弁別して移動
方向に応じたパルス出力として検出するようにした変位
量検出装置において、電源投入後、所定の時間経過後に
アクティブになる信号（以下ＰＯＮ信号という。）に続
いて検出される位相変調信号の所望の周期時間（以下Ｐ
ＯＮ周期時間という）における動作と、このＰＯＮ周期
時間後（以下計測周期時間という）の動作を規定する制
御手段の出力によって制御され、このＰＯＮ周期時間に
おける位相変調信号を周波数ｆの基準信号と比較して再
生波長λ内における位置に対応したパルス数のパルス列
信号を得、このパルス列信号を４進で計数する計数手段
に導き、計数終了後におけるこの計数手段の出力もしく
は所定のコードに変換された出力をして９０°位相差を
持つ信号（以下Ａ相及びＢ相信号という）の位相に対応
せしめ、再生波長λ内の位置と正確に対応した位相関係
を有するＡ相及びＢ相信号を生成するようにしたもので
ある。

【００５８】

【作用】斯る本発明によれば、電源投入後の所定時間経
過後にアクティブになる信号（ＰＯＮ信号）に引き続い
て検出される位相変調信号の所望の周期時間（ＰＯＮ周
期時間）における動作、この周期時間以降（計測周期時
間）の動作を規定するための制御手段の出力によって制
御され、このＰＯＮ周期時間におけるキャリア周波数ｆ
の位相変調信号を弁別して、２物体間の再生波長λの位
置に対応してパルス幅の変化するパルス幅変調信号を周
波数ｆの基準信号と比較して、このパルス幅変調信号に
クロックパルスを内挿してこの再生波長λ内の位置に対
応したＡ相信号及びＢ相信号の位相に対応させるように
しているので、本発明によるＡ相信号及びＢ相信号の位
相は常に波長λ内の位置と対応関係を有しており、原点
パルスＺの位相がＡ相信号及びＢ相信号の位相と完全に
同期しており、電源投入と遮断とが繰り返されても原点
パルスＺとＡ相信号及びＢ相信号との位相関係が常に一
定に保たれる。

【００５９】

【実施例】以下、図１〜図５を参照して本発明変位量検
出装置の一実施例につき説明しよう。この図１〜図３に
おいて図６、図７、図８、図９、図１０、図１２に対応
する部分には同一符号を付し、その詳細説明は省略す
る。

【００６０】本例による変位量検出装置は図１に示す如
く、スケール例えば磁気スケール１１に対し、相対的に
移動する如くなされた検出ヘッド例えば磁気ヘッド１２
ａ，１２ｂより成ると共にこの磁気スケール１１に関連
して設けた原点トラック１３とこの原点トラック１３に
対応し、この磁気ヘッド１２ａ，１２ｂに関連して設け
られた原点ヘッド１４より成るスケール部１と、このス
ケール１１と検出ヘッド１２ａ，１２ｂとの相対移動量
に応じた位相変調信号Ｓを出力する位相検出回路２と、
この位相変調信号Ｓから分解能Ｒ（λ／Ｎ）で、移動方
向に応じた加算パルスＵｐ及び減算パルスＤｏｗｎを生
成する内挿回路３と、位相変調信号Ｓが供給され、後述
するこの位相変調信号Ｓのアクティブエッジでセットさ
れる制御信号ＣＴＬ及び出力パルスＵｐ（ｏｎ）を発生
するＰＯＮ制御回路９と、この加算パルスＵｐ、減算パ
ルスＤｏｗｎ、制御信号ＣＴＬ及びこの出力パルスＵｐ
（ｏｎ）より９０°位相差を持つ信号即ちＡ相信号及び
Ｂ相信号を得る同期Ａ／Ｂ相生成回路８、原点ヘッド１
４よりの信号により原点信号ＺＧを得る原点信号検出回
路４と、この原点信号ＺＧ等より原点パルスＺを得る原
点位置設定回路１０とより構成されている。

【００６１】この位相検出回路２、内挿回路３及び原点
信号検出回路４は夫々従来例と同様に図７、図８及び図
１０に示す如く夫々構成する。また図２はＰＯＮ制御回
路９の例を示す。

【００６２】この図２を参照して、ＰＯＮ制御回路９を
説明するに、図２において、９１は電源投入後所定時間
後に出力端子の電圧が所定値となる時定数回路を示し、
この時定数回路９１の出力端子をシュミット回路９２を
介して、第１の同期遅延回路９３の入力側に供給すると
共にタイミング信号生成回路３１に得られる図４Ｂに示
す如き基準信号ＲＥＦをこの第１の同期遅延回路９３の
入力側に供給する。

【００６３】この第１の同期遅延回路９３の出力側に得
られるシュミット回路９２の出力側がハイレベル“１”
となった後の基準信号ＲＥＦの立上がり（アクティブエ
ッジ）でハイレベル“１”となる図４Ｄに示す如き出力
信号Ｄ₁ を第２の同期遅延回路９４の入力側に供給する
と共にアンドゲート回路９６の入力側に供給し、また図
４Ｃに示す如き位相変調信号Ｓを、この第２の同期遅延
回路９４の入力側に供給する。

【００６４】この第２の同期遅延回路９４の出力側に得
られる第１の同期遅延回路９３の出力信号Ｄ₁ がハイレ
ベル“１”になった後の位相変調信号Ｓの初めの立上が
り（アクティブエッジ）でハイレベル“１”となる図４
Ｅに示す如き出力信号Ｄ₂ を第３の同期遅延回路９５の
入力側に供給すると共にこの出力信号Ｄ₂ の反転信号を
アンドゲート回路９６の入力側に供給し、また位相変調
信号Ｓをこの第３の同期遅延回路９５の入力側に供給す
る。

【００６５】この第３の同期遅延回路９５の出力側に得
られる第２の同期遅延回路９４の出力信号Ｄ₂ がハイレ
ベル“１”となった後の位相変調信号Ｓの初めの立上が
り（アクティブエッジ）でハイレベル“１”となる図４
Ｆに示す如き制御信号ＣＴＬを同期Ａ／Ｂ相生成回路８
に供給する。

【００６６】また内挿用クロックパルスＣＫＩをアンド
ゲート回路９６の入力側に供給する。従ってこのアンド
回路９６の出力側には図４Ｇに示す如く出力信号Ｄ₁ が
ハイレベル“１”となった時点より出力信号Ｄ₂ がハイ
レベル“１”となる時点までの間のパルス出力信号Ｕｐ
（ｏｎ）が得られる。

【００６７】この図２のＰＯＮ制御回路９の動作につき
説明するに、先ず電源が投入されると時定数回路９１で
決まる時間経過後図４Ａに示す如くシュミット回路９２
の出力側が立上がり、その出力信号は第１の同期遅延回
路９３に供給され、この第１の同期遅延回路９３は基準
信号ＲＥＦのアクティブエッジでハイレベル“１”とな
り図４Ｄに示す如き出力信号Ｄ₁ を発生する。

【００６８】次に、この出力信号Ｄ₁ が第２の同期遅延
回路９４に供給され、位相変調信号Ｓのアクティブエッ
ジでハイレベル“１”となり図４Ｅに示す如き出力信号
Ｄ₂を発生し、この出力信号Ｄ₂ を第３の同期遅延回路
９５に供給し、この第３の同期遅延回路９５の出力側
に、位相変調信号Ｓのアクティブエッジでハイレベル
“１”となる図４Ｆに示す如き制御信号ＣＴＬを発生す
る。

【００６９】一方、第１の同期遅延回路９３の出力信号
Ｄ₁ 及び第２の同期遅延回路９４の出力信号Ｄ₂ を反転
した信号を挿入用クロックパルスＣＫＩと共にアンドゲ
ート回路９６の入力側に供給し、このアンドゲート回路
９６の出力側に出力信号Ｄ₁がハイレベル“１”で、出
力信号Ｄ₂ がローレベル“０”の区間に内挿される図４
Ｇに示す如きパルス出力信号Ｕｐ（ｏｎ）を発生する。

【００７０】ところで、基準信号ＲＥＦは図１３Ａ，Ｂ
に示す如く励磁信号ＥＸの２倍の周波数を持ち、かつ同
期関係を有しているが、前述の如く、励磁信号ｅｘ（＝
ｓｉｎ（ωｔ／２））とはローパスフィルタ２６の位相
遅れに相当する位相差を有する。

【００７１】しかし、この位相差は常に一定の値であ
り、かつその値が十分小さいものとすると、この基準信
号ＲＥＦと励磁信号ＥＸとの位相差を無視し、その位相
成分にのみ着目すれば、基準信号ＲＥＦは次の式で表す
ことができる。 基準信号ＲＥＦ＝ｓｉｎωｔ‥‥（９）

【００７２】即ち、式（５）に示す位相変調信号Ｓの位
相項（２πＸ／λ）は、基準信号ＲＥＦに対する位相の
ずれを表すものと考えて良く、その位相量は再生波長λ
内の位置Ｘに対応した値を持つ。

【００７３】また、内挿用クロックパルスＣＫＩは、位
相変調信号Ｓのキャリア周波数ｆのＮ倍の周波数を有し
ているため、パルス出力信号Ｕｐ（ｏｎ）の数は再生波
長λ内の絶対位置を分解能Ｒ（＝λ／Ｎ）単位で表すパ
ルス数を表している。

【００７４】図３は同期Ａ／Ｂ相生成回路８及び原点位
置設定回路１０の例を示す。この同期Ａ／Ｂ相生成回路
８は再生波長λ内の位置に正しく対応した位相関係を有
するＡ相信号及びＢ相信号とこのＡ相信号及びＢ相信号
に同期した原点パルスの生成の元信号となるλパルスを
生成するものであり、原点位置設定回路１０はこのλパ
ルスの再生波長λ内における生成位置を設定すると共
に、複数のλパルスの中から、原点信号ＺＧが発生した
次のλパルスを選択し、この選択されたλパルスを原点
パルスＺとして出力するものである。

【００７５】即ち、図３においては、内挿回路３からの
加算パルスＵｐ及び減算パルスＤｏｗｎ、ＰＯＮ制御回
路９からのパルス出力信号Ｕｐ（ｏｎ）及び制御信号Ｃ
ＴＬを夫々計数制御回路８１に供給する。ここで、制御
信号ＣＴＬは電源投入後、所定の時間経過後にアクティ
ブになる信号に続いて検出される位相変調信号Ｓの所望
の周期時間（ＰＯＮ周期時間）における動作及びこのＰ
ＯＮ周期時間後（計測周期時間）における動作を制御す
る信号である。

【００７６】この制御信号ＣＴＬがローレベル“０”即
ちＰＯＮ周期時間においては一方の出力端子８１ａから
パルス出力信号Ｕｐ（ｏｎ）を出力する如くし、他方の
出力端子８１ｂからの出力は禁止する如くする。

【００７７】また、この制御信号ＣＴＬがハイレベル
“１”即ち計測周期時間においては、一方の出力端子８
１ａは内挿回路３よりの加算パルスＵｐを出力し、他方
の出力端子８１ｂは内挿回路３よりの減算パルスＤｏｗ
ｎを出力する如くする。

【００７８】この一方及び他方の出力端子８１ａ及び８
１ｂよりの出力信号を加算パルス計数時に図５に示すコ
ードで計数するように構成された４進カウンタ８２に供
給し、ＰＯＮ周期時間においてはパルス出力信号Ｕｐ
（ｏｎ）を計数し、計数周期時間においては加算パルス
Ｕｐ及び減算パルスＤｏｗｎを計数し、この４進カウン
タ８２の一方及び他方の出力端子Ｑａ及びＱｂに得られ
る出力信号を夫々アンドゲート回路８４及び８５の入力
側に供給する。また、制御信号ＣＴＬをアンドゲート回
路８４及び８５の夫々の入力側に供給する。

【００７９】この場合、このＰＯＮ周期時間終了後にお
ける４進カウンタ８２の出力はパルス出力信号Ｕｐ（ｏ
ｎ）のパルス数の「４」を法とする剰余（出力）に対応
し、この出力は再生波長λ内の絶対位置に正しく対応し
た位相、即ち、論理レベルを有している。

【００８０】計数周期時間においてはアンドゲート回路
８４及び８５は解放され、ＰＯＮ周期時間終了時の位
相、即ち、論理レベルから加算方向のパルスＵｐ及び減
算方向のパルスＤｏｗｎを計数し、この夫々の出力信号
をＡ相信号及びＢ相信号として外部に放出すると共にこ
の４進カウンタ８２より桁上げ信号Ｃａ及び桁下げ信号
ＢｏをＮ／４進カウンタ８３に伝送する。

【００８１】このＮ／４進カウンタ８３は、この４進カ
ウンタ８２と連結され、計数値がＮ、即ち、再生波長λ
に対応する計数毎に原点パルスＺの元信号となるλパル
スを出力するように機能する。

【００８２】即ち、４進カウンタ８２の出力端子Ｑａ，
Ｑｂに得られる出力信号を第１の比較回路１０２に供給
すると共にＮ／４進カウンタ８３の出力信号を第２の比
較回路１０３に供給する。計数値が、再生波長λ内にお
ける原点位置を設定するための設定信号ＺＰＯＳを第２
の比較回路１０３に供給し、この第２の比較回路１０３
においてはＮ／４進カウンタ８３の出力信号とこの設定
信号ＺＰＯＳが一致した時点で、出力端子をハイレベル
“１”とするようにしたもので、この第２の比較回路１
０３の出力端子の出力信号をアンドゲート回路１０４の
入力側に供給する。

【００８３】またＡ相信号及びＢ相信号内の一周期区間
内の位置を設定するための制御信号ＺＰ₁ ，ＺＰ₂ を第
１の比較回路１０２に供給する。この第１の比較回路１
０２においては４進カウンタ８２の出力信号とこの制御
信号ＺＰ₁ ，ＺＰ₂ によって定まる値とが一致したとき
に、この出力端子をハイレベル“１”とするようにした
もので、この第１の比較回路１０２の出力端子の出力信
号をアンドゲート回路１０４の入力側に供給する。

【００８４】このアンドゲート回路１０４の出力信号を
同期微分回路１０１の入力側に供給すると共にアンドゲ
ート回路１０５の入力側に供給し、また原点信号検出回
路４よりの原点信号ＺＧを同期微分回路１０１の入力側
に供給し、この同期微分回路１０１の出力信号をアンド
ゲート回路１０５の入力側に供給し、このアンドゲート
回路１０５の出力側より原点パルスＺを得る如くする。

【００８５】即ち４進カウンタ８２及びＮ／４進カウン
タ８３の夫々の計数値が再生波長λ内における原点位置
を設定する為の設定信号ＺＰＯＳ及びＡ相信号、Ｂ相信
号内の一周期区間内の位置を設定するための制御信号Ｚ
Ｐ₁ ，ＺＰ₂ によって定まる値に一致した時点でアンド
ゲート回路１０４を開き、λパルスを発生し、同期微分
回路１０１を介し、再生波長λ単位毎の移動毎に発生す
る複数のλパルスから原点信号ＺＧが供給された直後の
λパルスのみを選択し、原点パルスＺとして、外部へ出
力する。

【００８６】本例は上述の如く構成されているので、電
源投入後の時定数回路９１より時定数時間経過後にアク
ティブになる信号（ＰＯＮ信号）に引き続いて検出され
る位相変調信号Ｓの所定の周期時間（ＰＯＮ周期時間）
における動作、この周期時間以降（計測周期時間）の動
作を規定するためのＰＯＮ制御回路９の制御信号ＣＴＬ
によって制御され、このＰＯＮ周期時間におけるキャリ
ア周波数ｆの位相変調信号Ｓを弁別して、２物体間の再
生波長λの位置に対応してパルス幅の変化するパルス幅
変調信号を周波数ｆの基準信号と比較して、このパルス
幅変調信号に内挿用クロックパルスＣＫＩを内挿してこ
の再生波長λ内の位置に対応したＡ相信号及びＢ相信号
の位相に対応させるようにしているので、本例によるＡ
相信号及びＢ相信号の位相は常に波長λ内の相対関係を
有しており、原点パルスＺの位相がＡ相信号及びＢ相信
号の位相と完全に同期しており、電源投入と遮断とが繰
り返されても原点パルスＺとＡ相信号及びＢ相信号との
位相関係が常に一定に保たれる利益がある。

【００８７】また本例によれば移動速度が変化してもＡ
相信号及びＢ相信号と原点パルスとのずれは全く発生し
ないので、原点検出速度を高めることができ、原点復帰
動作時における無駄時間を短縮し、生産効率を高めるこ
とができる。

【００８８】また本例では比較回路１０２を用いて４進
カウンタ８２の出力をも参照しているので、アンドゲー
ト回路１０４の出力のλパルスのパルス幅は加算パルス
Ｕｐ又は減算パルスＤｏｗｎの１パルス分（１周期分）
に等しく、図１４に示した原点要求仕様に適合した原点
パルスＺとすることができ、かつ、制御信号ＺＰ₁ ，Ｚ
Ｐ₂ を適当に設定することにより原点パルスＺとＡ相信
号及びＢ相信号との位相関係を任意に設定することがで
きる。

【００８９】ここで比較回路１０２の出力を無視し、Ｎ
／４進カウンタ８３を参照する比較回路１０３のみから
λパルスを取り出すように構成すれば原点パルスＺのパ
ルス幅は加算パルス又は減算パルスの４ヶ分即ちＡ相信
号及びＢ相信号の１周期分となり、図１５に示す原点要
求仕様に適合したものとすることができる。

【００９０】尚上述実施例では４進カウンタ８２とＮ／
４進カウンタ８３を組合わせ、Ｎ進のカウンタとして機
能させると共にこの４進カウンタ８２の出力が、直接Ａ
相信号及びＢ相信号の出力に対応するような計数をする
ように構成したが、Ｎ進の加減算カウンタと下位２ビッ
トをコード変換器と組み合わせる如く同様の機能を果た
すようにしても良い。また４進カウンタ８２とＮ／４進
カウンタ８３との代わりに４×Ｋ進カウンタとＮ／（４
×Ｋ）進カウンタ（Ｋは正の整数）とを用いても良い。

【００９１】また上述実施例では、λパルスを生成する
ために比較回路１０２及び比較回路１０３を用い、Ｎ進
カウンタの計数値の任意の値に対応した、即ち、再生波
長λ内の任意の位置でλパルスを発生可能としている
が、再生波長λ内での発生位置を可変する必要がない場
合には、このＮ進カウンタの桁上げもしくは桁下げ信号
を一致出力として用いることができ、この場合には比較
回路１０３が不要となる。

【００９２】上述実施例においては磁気スケールを用い
た例につき述べたが、光学的スケール等その他のスケー
ルであっても良いことは勿論である。また、本発明は上
述実施例に限ることなく本発明の要旨を逸脱することな
くその他種々の構成が採り得ることは勿論である。

【００９３】

【発明の効果】本発明によればＡ相信号及びＢ相信号の
位相が常に再生波長λ内の位置に正しく対応させること
ができ、電源の遮断と投入が繰り返されてもＡ相信号及
びＢ相信号の位相が常に一定の関係を保つことができる
利益がある。

【００９４】また本発明によれば、移動速度が変化して
もＡ相信号及びＢ相信号と原点パルスＺとのずれは全く
発生しないので、原点検出速度を高めることができ、原
点復帰動作時における無駄時間を短縮し、生産効率を高
めることができる利益がある。

【００９５】また本発明によれば同期関係のみならず、
原点パルスＺのパルス幅とＡ相信号及びＢ相信号との位
相関係も任意に可変でき、あらゆるＮＣ制御装置の要求
仕様に対応することができる利益がある。

【図面の簡単な説明】

【図１】本発明変位量検出装置の一実施例を示す構成図
である。

【図２】ＰＯＮ制御回路の例を示す構成図である。

【図３】同期Ａ／Ｂ相生成回路及び原点位置設定回路の
例を示す構成図である。

【図４】本発明の要部の説明に供する線図である。

【図５】本例の説明に供する線図である。

【図６】従来の変位量検出装置の例を示す構成図であ
る。

【図７】位相検出回路の例を示す構成図である。

【図８】内挿回路の例を示す構成図である。

【図９】Ａ／Ｂ相変換回路の例を示す構成図である。

【図１０】原点信号検出回路の例を示す構成図である。

【図１１】図１０の説明に供する線図である。

【図１２】λパルス発生回路及び原点パルス選択回路の
例を示す構成図である。

【図１３】図１２の説明に供する線図である。

【図１４】原点パルス要求仕様例の説明に供する線図で
ある。

【図１５】原点パルス要求仕様例の説明に供する線図で
ある。

【符号の説明】

１ スケール部 ２ 位相検出回路 ３ 内挿回路 ４ 原点信号検出回路 ８ 同期Ａ／Ｂ相生成回路 ９ ＰＯＮ制御回路 １０ 原点位置設定回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01D 5/00 - 5/62 G01B 21/00

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 ２物体間の相対移動量を位相変調信号の
   形で取り出し、前記相対移動量をクロックパルスを用い
   て弁別して移動方向に応じたパルス出力として検出する
   ようにした変位量検出装置において、電源投入後、所定
   の時間経過後にアクティブになる信号（以下ＰＯＮ信号
   という。）に続いて検出される位相変調信号の所望の周
   期時間（以下ＰＯＮ周期時間という。）における動作と
   前記ＰＯＮ周期時間後（以下計測周期時間という。）の
   動作を規定する制御手段の出力によって制御され、前記
   ＰＯＮ周期時間におけるキャリア周波数ｆの位相変調信
   号を周波数ｆの基準信号と比較して再生波長λ内におけ
   る位置に対応したパルス数のパルス列信号を得、前記パ
   ルス列信号を（４×Ｋ）進（Ｋは正の整数）で計数する
   計数手段に導き、計数終了後における前記計数手段の出
   力もしくは、所定のコードに変換された出力をして、９
   ０°位相差を持つ信号（以下Ａ相及びＢ相信号という）
   の位相に対応せしめ、再生波長λ内の位置と正確に対応
   した位相関係を有するＡ相及びＢ相信号を生成するよう
   にしたことを特徴とする変位量検出装置。
2. 【請求項２】 請求項１記載の変位量検出装置におい
   て、前記計測周期時間において検出されるキャリア周波
   数ｆの位相変調信号を、周波数Ｎ×ｆのクロックパルス
   を用いて弁別し、前記２物体間の相対移動量を再生波長
   λの１／Ｎの分解能を有し、かつ移動方向に応じて出力
   される加減算パルスとして検出し、前記加減算パルスを
   （４×Ｋ）進（Ｋは正の整数）で可逆計数ができる第１
   の計数手段に入力し、前記第１の計数手段の出力もしく
   は所定のコードに変換された出力をして、前記Ａ相及び
   Ｂ相信号となすと共に、前記加減算パルスを前記第１の
   計数手段とＮ／４で加減算計数ができる第２の計数手段
   とを連結してなる可逆計数ができるＮ進の計数手段もし
   くは加減算計数ができるＮ進の計数手段で積算して、再
   生波長λに対応する移動毎に出力される信号（以下λパ
   ルスという。）を得、前記λパルスのうちの一つを選択
   して原点信号とするようにしたことを特徴とする変位量
   検出装置。
3. 【請求項３】 請求項２記載の変位量検出装置におい
   て、前記Ｎ進の計数手段からの出力を所定値と比較する
   比較手段を有し、前記所定値を可変できるようにし、前
   記再生波長λ毎の移動に応じて出力されるλパルスの発
   生位置とパルス幅とを任意に可変できるようにしたこと
   を特徴とする変位量検出装置。