JPH0352232A - 絶縁膜による段差被覆方法 - Google Patents
絶縁膜による段差被覆方法Info
- Publication number
- JPH0352232A JPH0352232A JP18819489A JP18819489A JPH0352232A JP H0352232 A JPH0352232 A JP H0352232A JP 18819489 A JP18819489 A JP 18819489A JP 18819489 A JP18819489 A JP 18819489A JP H0352232 A JPH0352232 A JP H0352232A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- sputtering
- thickness
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 34
- 238000004544 sputter deposition Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 150000001768 cations Chemical class 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 77
- 230000015572 biosynthetic process Effects 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000009774 resonance method Methods 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の絶縁膜による段差被覆方法に
関し、さらに詳しくは、LSIなどの半導体装置の構成
において、配線側面などのように急峻な段差をもつ基板
表面部への絶縁膜による被覆方法の改良に係るものであ
る。
関し、さらに詳しくは、LSIなどの半導体装置の構成
において、配線側面などのように急峻な段差をもつ基板
表面部への絶縁膜による被覆方法の改良に係るものであ
る。
一般に、この種のLSIなどを構戊する半導体基板上に
あって、絶縁膜を被覆形或する方法としては、シラン(
SI84) に対して酸素(0,〉 あるいは窒素
(N2), アンモニア(NH.) などを加える
と共に、プラズマ放電を利用してガスを分解することに
より、絶縁膜としてのシリコン酸化膜(S102)ある
いはシリコン窒化[(s*zNn) を被覆形成する
方法がよく知られている。そして、この場合被覆対象面
である半導体基板の表面にあって、例えば配線側面など
のように急峻な段差部が存在していると、形或される絶
縁膜が被覆対象面に十分には被覆されずに絶縁不良を生
じたりあるいは後工程での各処理時に種々の不具合を発
生し易くなったりして、結果的に製造される半導体装置
の信頼性を著しく損うものであった。
あって、絶縁膜を被覆形或する方法としては、シラン(
SI84) に対して酸素(0,〉 あるいは窒素
(N2), アンモニア(NH.) などを加える
と共に、プラズマ放電を利用してガスを分解することに
より、絶縁膜としてのシリコン酸化膜(S102)ある
いはシリコン窒化[(s*zNn) を被覆形成する
方法がよく知られている。そして、この場合被覆対象面
である半導体基板の表面にあって、例えば配線側面など
のように急峻な段差部が存在していると、形或される絶
縁膜が被覆対象面に十分には被覆されずに絶縁不良を生
じたりあるいは後工程での各処理時に種々の不具合を発
生し易くなったりして、結果的に製造される半導体装置
の信頼性を著しく損うものであった。
よって、前記のような欠点を是正するために従来の絶i
!膜の被覆方法にあっては、被覆対象面としての配線側
面などの急峻な段差部に対してテーパーを与える手段と
か、基板自体を400℃程度まで加熱する手段とかを講
じているのであるが、前者の段差部にテーバーを与える
方法の場合はLSIの高密度集積化を阻害することにな
って好ましくなく、また後者方法の場合でのように基板
を加熱した状態で絶縁膜を成膜させると、配線用材料で
ある金属薄膜との熱膨張係数の相違により、戒膜後基板
を室温に戻した時点で内部に応力などを発生し易く、こ
れによって配線が断線するおそれなどを生ずることにな
る。
!膜の被覆方法にあっては、被覆対象面としての配線側
面などの急峻な段差部に対してテーパーを与える手段と
か、基板自体を400℃程度まで加熱する手段とかを講
じているのであるが、前者の段差部にテーバーを与える
方法の場合はLSIの高密度集積化を阻害することにな
って好ましくなく、また後者方法の場合でのように基板
を加熱した状態で絶縁膜を成膜させると、配線用材料で
ある金属薄膜との熱膨張係数の相違により、戒膜後基板
を室温に戻した時点で内部に応力などを発生し易く、こ
れによって配線が断線するおそれなどを生ずることにな
る。
一般に、このような配線などの形戊に伴って生ずる段差
部での急峻性は、LSIにおける高密度集積化が進むに
つれて増加する傾向にあり、かつまた低温による戒膜技
術の必要性も高くなるものであった。
部での急峻性は、LSIにおける高密度集積化が進むに
つれて増加する傾向にあり、かつまた低温による戒膜技
術の必要性も高くなるものであった。
また一方、例えば前記金属配線の相互間の間隔が狭く、
かつその段差部が急峻である場合には、基板温度を低く
保持した状態で絶縁膜を形戊すると、第2図に示されて
いるように、半導体基板101上に設けられた各配線1
02. 102の上端部での横方向への膜戊長の進捗に
よって、下端部における膜戊長が阻害され、これらの各
配線102. 102間に成膜させる絶縁膜103aの
断面形状が山型を呈することになるもので、この山型状
膜103 aと各配線102. 102の段差部側面か
ら上部にかけて付着成膜される絶縁膜103bとの間に
境界面が発生し、かつこの状態で成膜が進むと、上端部
での横力向成膜が相互に接触し合い、これによって各金
属配線102. 102間での戒膜がなされなくなり、
その境界面が空間部として取り残される現象、すなわち
LSIの製造において最も避けなければならない現象の
一つであるいわゆるボイドを生ずることになる。
かつその段差部が急峻である場合には、基板温度を低く
保持した状態で絶縁膜を形戊すると、第2図に示されて
いるように、半導体基板101上に設けられた各配線1
02. 102の上端部での横方向への膜戊長の進捗に
よって、下端部における膜戊長が阻害され、これらの各
配線102. 102間に成膜させる絶縁膜103aの
断面形状が山型を呈することになるもので、この山型状
膜103 aと各配線102. 102の段差部側面か
ら上部にかけて付着成膜される絶縁膜103bとの間に
境界面が発生し、かつこの状態で成膜が進むと、上端部
での横力向成膜が相互に接触し合い、これによって各金
属配線102. 102間での戒膜がなされなくなり、
その境界面が空間部として取り残される現象、すなわち
LSIの製造において最も避けなければならない現象の
一つであるいわゆるボイドを生ずることになる。
ここで、前記ボイドの発生を防止するために、電子サイ
クロトロン共鳴法によるマイクロ波放電を利用した成膜
方法を用い、成膜時に基板にRFバイアスをかけ、逆ス
パッタしながら各配線相互間の膜埋め込み,さらには平
坦化を行おうとする試みが種々実験報告されている。こ
のような手段の採用は、一方で、シリコン酸化膜の戒膜
について有効であることが確認されているが、他方シリ
コン窒化膜の成膜については、その戒膜中にRFバイア
スを加えてゆくと、第3図に示されているように、膜自
体の残留応力が急激に増加して、配線の断線とか、マイ
クロクラックの発生あるいは膜剥離などの重大欠陥を発
生し易くなるものであった。
クロトロン共鳴法によるマイクロ波放電を利用した成膜
方法を用い、成膜時に基板にRFバイアスをかけ、逆ス
パッタしながら各配線相互間の膜埋め込み,さらには平
坦化を行おうとする試みが種々実験報告されている。こ
のような手段の採用は、一方で、シリコン酸化膜の戒膜
について有効であることが確認されているが、他方シリ
コン窒化膜の成膜については、その戒膜中にRFバイア
スを加えてゆくと、第3図に示されているように、膜自
体の残留応力が急激に増加して、配線の断線とか、マイ
クロクラックの発生あるいは膜剥離などの重大欠陥を発
生し易くなるものであった。
そしてまた、前記シリコン窒化膜は、その特性上耐湿性
および絶縁性などに極めて優れていることから、例えば
LSIでの最林の表面保護膜に欠かせない膜であり、こ
のシリコン窒化膜におけるように、応力が小さく、さら
に熱CVD法により得られる膜の膜質特性に近く、段差
被覆性のよい絶縁膜の戒膜方法が必要とされている。
および絶縁性などに極めて優れていることから、例えば
LSIでの最林の表面保護膜に欠かせない膜であり、こ
のシリコン窒化膜におけるように、応力が小さく、さら
に熱CVD法により得られる膜の膜質特性に近く、段差
被覆性のよい絶縁膜の戒膜方法が必要とされている。
前記したように半導体基板上での配線などの急峻な段差
部表面に対する従来の絶縁膜の被覆方法では、熱膨張係
数差による応力集中などに基づいた配線の断線不良とか
、あるいはRFバイアス効果による残留応力の増加に伴
ったマイクロクラック,膜剥離の発生などの好まし《な
い種々の問題点があった。
部表面に対する従来の絶縁膜の被覆方法では、熱膨張係
数差による応力集中などに基づいた配線の断線不良とか
、あるいはRFバイアス効果による残留応力の増加に伴
ったマイクロクラック,膜剥離の発生などの好まし《な
い種々の問題点があった。
この発明の課題は、従来のこのような問題点に鑑み、半
導体基板における急峻でかつ狭いピッチ間隔の段差部表
面に対して、内部応力の少ない絶縁膜を被覆性よく成膜
させるようにした、この種の半導体装置の絶縁膜による
段差被覆方法を提供することである。
導体基板における急峻でかつ狭いピッチ間隔の段差部表
面に対して、内部応力の少ない絶縁膜を被覆性よく成膜
させるようにした、この種の半導体装置の絶縁膜による
段差被覆方法を提供することである。
前記課題を解決するために、この発明に係る絶縁膜によ
る段差被覆方法は、急峻な段差部表面に対する絶縁膜の
被覆成膜時にあって、絶縁膜が所定膜厚に達した時点で
戒膜揉作を一旦停止し、陽イオンでスパッタして成膜さ
れた絶縁膜を段差部の上端表面部が露出されない程度ま
で除去し、かつ絶縁膜が所定膜厚に達する毎にこのスバ
ツタエ程を繰り返すことにより、所望膜厚の絶縁膜を成
膜させるようにしたものである。
る段差被覆方法は、急峻な段差部表面に対する絶縁膜の
被覆成膜時にあって、絶縁膜が所定膜厚に達した時点で
戒膜揉作を一旦停止し、陽イオンでスパッタして成膜さ
れた絶縁膜を段差部の上端表面部が露出されない程度ま
で除去し、かつ絶縁膜が所定膜厚に達する毎にこのスバ
ツタエ程を繰り返すことにより、所望膜厚の絶縁膜を成
膜させるようにしたものである。
一般に、イオンを用いるスパッタ現象は、イオンの入射
角にスパッタ速度が依存するものとしてよく知られてお
り、このために妃線などの段差部の表面に所定膜厚に達
するまで成膜された絶縁膜を、アルゴンなどの不活性ガ
スイオン等によってスパッタすると、段差部上端の隅角
部に所定膜厚で威膜されている絶縁膜については45゜
程度の傾斜角でスパッタ除去されると共に、各段差部間
で山型に成膜され始めた絶縁膜についても、その傾斜面
がより多くスパッタ除去されるのであり、また、この反
面各段差部間でスパッタされる絶縁膜粒子は、これらの
各段差部の壁に挟まれていて逃げ場がないために、各段
差部の側面に再付着されてそれぞれの被覆性が改善され
、しかもこの場合のスパッタは、既に成膜されている絶
縁膜に対してなされるだけであるので、特に膜中の応力
が増加するようなおそれはない。
角にスパッタ速度が依存するものとしてよく知られてお
り、このために妃線などの段差部の表面に所定膜厚に達
するまで成膜された絶縁膜を、アルゴンなどの不活性ガ
スイオン等によってスパッタすると、段差部上端の隅角
部に所定膜厚で威膜されている絶縁膜については45゜
程度の傾斜角でスパッタ除去されると共に、各段差部間
で山型に成膜され始めた絶縁膜についても、その傾斜面
がより多くスパッタ除去されるのであり、また、この反
面各段差部間でスパッタされる絶縁膜粒子は、これらの
各段差部の壁に挟まれていて逃げ場がないために、各段
差部の側面に再付着されてそれぞれの被覆性が改善され
、しかもこの場合のスパッタは、既に成膜されている絶
縁膜に対してなされるだけであるので、特に膜中の応力
が増加するようなおそれはない。
以下、この発明に係る半導体装置の絶縁膜による段差被
覆方法の一実施例につき、第1図を参照して詳細に説明
する。
覆方法の一実施例につき、第1図を参照して詳細に説明
する。
第1図(a)〜(d)はこの発明の一実施例を適用した
半導体装置の段差部表面に対する絶縁膜の被覆方法を工
程順に示す断面模式図である。
半導体装置の段差部表面に対する絶縁膜の被覆方法を工
程順に示す断面模式図である。
この実施例方法においては、まず平坦な表面形状にされ
た単結晶シリコン基板ll上にあって、膜厚,膜幅およ
び膜間隔がそれぞれに約lJJIT1程度のAlまたは
八1−Si(1〜3%)配線12を、公知手段によって
それぞれに形或する(第1図(a))が、これらの各配
線12は、この場合その側面部が急峻な段差部となる。
た単結晶シリコン基板ll上にあって、膜厚,膜幅およ
び膜間隔がそれぞれに約lJJIT1程度のAlまたは
八1−Si(1〜3%)配線12を、公知手段によって
それぞれに形或する(第1図(a))が、これらの各配
線12は、この場合その側面部が急峻な段差部となる。
ついで、モノシラン(SI84) と窒素(N2)と
を流量比がほぼ1:1になるようにして導入し、ガス圧
力3m7orrで電子サイクロトロン共鳴法〈以下、E
CR法と呼ぶ)を用い、前記各配線12を含むシリコン
基板11上に対して、最終的に得ようとする絶縁膜の膜
厚のおよそ20〜30%に相当する2000〜3000
人の膜厚までシリコン窒化膜13を被覆成膜させ(同図
Q)))た後、この成膜棲作を一旦停止する。すなわち
この成膜途上の時点では、各配線12の上端隅角部に横
方向に拡がった膨出部分13aが成膜されており、かつ
またこれらの各配線12間に山型部分13bがそれぞれ
に成膜され始めている。
を流量比がほぼ1:1になるようにして導入し、ガス圧
力3m7orrで電子サイクロトロン共鳴法〈以下、E
CR法と呼ぶ)を用い、前記各配線12を含むシリコン
基板11上に対して、最終的に得ようとする絶縁膜の膜
厚のおよそ20〜30%に相当する2000〜3000
人の膜厚までシリコン窒化膜13を被覆成膜させ(同図
Q)))た後、この成膜棲作を一旦停止する。すなわち
この成膜途上の時点では、各配線12の上端隅角部に横
方向に拡がった膨出部分13aが成膜されており、かつ
またこれらの各配線12間に山型部分13bがそれぞれ
に成膜され始めている。
次に、前記Si}l.とN2とに代えて、これらの総流
量と同量のアルゴン〈^r〉 ガスを導入し、前記と同
様にECR法を用いて八rのプラズマを発生させると共
に、シリコン基板ll側に13. 56MHzの高周波
電力を印加し、かつ発生するバイアス電圧が100v以
上になるように調節して^rイオンによるスパッタを行
う。この場合、一例としてバイアス電圧が50V程度,
イオン入射角45゜で、スパッタ速度は約1000人/
分であり、このスパッタ速度はバイアス電圧を大きくす
ることによって速くし得る。そして、このスバツタ工程
においては、前記した各配線l2での上端隅角部の膨出
部分13aについて、これをおよそ45゜程度の傾斜角
でスパッタ陳去でき、また同時に、各配線12間での山
型部分13bについても、その傾斜面をスパッタ除去し
得ると共に、このときスパフタされた絶縁膜粒子が側面
に再付着される(同図(C)) 続いて、前記したシリコン窒化膜l3の被覆成膜工程(
同図Q))〉 とスパッタ工程(同図(C)〉 と
を数回に亘って繰り返すことにより、最終的に前記各配
線12を含むシリコン基板11の表面を、所望通りの膜
厚によるシリコン窒化膜13により、極めて良好な被覆
性で効果的に被覆させ得る〈同図(山)のである。
量と同量のアルゴン〈^r〉 ガスを導入し、前記と同
様にECR法を用いて八rのプラズマを発生させると共
に、シリコン基板ll側に13. 56MHzの高周波
電力を印加し、かつ発生するバイアス電圧が100v以
上になるように調節して^rイオンによるスパッタを行
う。この場合、一例としてバイアス電圧が50V程度,
イオン入射角45゜で、スパッタ速度は約1000人/
分であり、このスパッタ速度はバイアス電圧を大きくす
ることによって速くし得る。そして、このスバツタ工程
においては、前記した各配線l2での上端隅角部の膨出
部分13aについて、これをおよそ45゜程度の傾斜角
でスパッタ陳去でき、また同時に、各配線12間での山
型部分13bについても、その傾斜面をスパッタ除去し
得ると共に、このときスパフタされた絶縁膜粒子が側面
に再付着される(同図(C)) 続いて、前記したシリコン窒化膜l3の被覆成膜工程(
同図Q))〉 とスパッタ工程(同図(C)〉 と
を数回に亘って繰り返すことにより、最終的に前記各配
線12を含むシリコン基板11の表面を、所望通りの膜
厚によるシリコン窒化膜13により、極めて良好な被覆
性で効果的に被覆させ得る〈同図(山)のである。
またここで、前記成膜工程における膜応力については、
段差部のない平坦なシリコン基板を用いて、この実施例
の場合と同様に成膜工程とスバツタ工程とを間欠的に繰
り返す方法で成膜させた、所望膜厚のシリコン窒化膜に
ついて測定したところ、従来通りに所望膜厚まで連続的
に戒膜させたシリコン窒化膜に比較して、次の第1表に
みられるように、殆んど差のない被覆膜を形或できるこ
とを確認し得た。
段差部のない平坦なシリコン基板を用いて、この実施例
の場合と同様に成膜工程とスバツタ工程とを間欠的に繰
り返す方法で成膜させた、所望膜厚のシリコン窒化膜に
ついて測定したところ、従来通りに所望膜厚まで連続的
に戒膜させたシリコン窒化膜に比較して、次の第1表に
みられるように、殆んど差のない被覆膜を形或できるこ
とを確認し得た。
以上詳述したように、この発明の方法によれば、スパツ
タ工程の度毎に段差部の上端隅角部に拡って戒膜される
絶縁膜部分を除去すると共に、各段差部間で山型に成膜
される絶縁膜部分についても除去できて、結果的に各配
線の段差部を含むシリコン基板の表面を、極めて良好な
被覆性で所望通りの膜厚の絶縁膜により被覆することが
でき、しかも生成膜に対する残留応力も小さく、効果的
な絶縁膜を容易に形威し得るなどの優れた特徴がある。
タ工程の度毎に段差部の上端隅角部に拡って戒膜される
絶縁膜部分を除去すると共に、各段差部間で山型に成膜
される絶縁膜部分についても除去できて、結果的に各配
線の段差部を含むシリコン基板の表面を、極めて良好な
被覆性で所望通りの膜厚の絶縁膜により被覆することが
でき、しかも生成膜に対する残留応力も小さく、効果的
な絶縁膜を容易に形威し得るなどの優れた特徴がある。
第1図(a)〜(イ)はこの発明の一実施例を適用した
半導体装置の段差部表面に対する絶縁膜の被覆方法を工
程順に示す断面模式図であり、第2図は従来方法によっ
て形威される同上絶縁膜の状態を示す断面模式図、第3
図は同上シリコン窒化膜の戒膜時におけるRFバイアス
と応力依存性との関係を説明するグラフである。 11 単結晶シリコン基板、12 急峻な段差部を
第 1 図
半導体装置の段差部表面に対する絶縁膜の被覆方法を工
程順に示す断面模式図であり、第2図は従来方法によっ
て形威される同上絶縁膜の状態を示す断面模式図、第3
図は同上シリコン窒化膜の戒膜時におけるRFバイアス
と応力依存性との関係を説明するグラフである。 11 単結晶シリコン基板、12 急峻な段差部を
第 1 図
Claims (1)
- (1)急峻な段差部を有する半導体基板の表面にシリコ
ン窒化膜などの絶縁膜を被覆する方法において、前記段
差部表面に対する絶縁膜の被覆成膜に際し、絶縁膜が所
定膜厚に達した時点で成膜操作を一旦停止し、陽イオン
でスパッタして成膜された絶縁膜を段差部の上端表面部
が露出されない程度まで除去し、かつ前記絶縁膜が所定
膜厚に達する毎にこのスパッタ工程を繰り返して、所望
膜厚の絶縁膜を成膜させるようにしたことを特徴とする
絶縁膜による段差被覆方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18819489A JPH0352232A (ja) | 1989-07-20 | 1989-07-20 | 絶縁膜による段差被覆方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18819489A JPH0352232A (ja) | 1989-07-20 | 1989-07-20 | 絶縁膜による段差被覆方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0352232A true JPH0352232A (ja) | 1991-03-06 |
Family
ID=16219417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18819489A Pending JPH0352232A (ja) | 1989-07-20 | 1989-07-20 | 絶縁膜による段差被覆方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0352232A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012084707A (ja) * | 2010-10-13 | 2012-04-26 | Mitsubishi Heavy Ind Ltd | 窒化珪素膜形成装置及び方法 |
-
1989
- 1989-07-20 JP JP18819489A patent/JPH0352232A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012084707A (ja) * | 2010-10-13 | 2012-04-26 | Mitsubishi Heavy Ind Ltd | 窒化珪素膜形成装置及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6245654B1 (en) | Method for preventing tungsten contact/via plug loss after a backside pressure fault | |
JPH07161703A (ja) | 半導体装置の製造方法 | |
US6491042B1 (en) | Post etching treatment process for high density oxide etcher | |
JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
US20040253780A1 (en) | Method of manufacturing dual gate oxide film | |
JP2803304B2 (ja) | 絶縁膜を備えた半導体装置の製造方法 | |
JPH0352232A (ja) | 絶縁膜による段差被覆方法 | |
JPH0157495B2 (ja) | ||
JPH09172079A (ja) | 半導体装置およびその製造方法 | |
US6174795B1 (en) | Method for preventing tungsten contact plug loss after a backside pressure fault | |
KR100780686B1 (ko) | 반도체소자의 제조방법 | |
JPH08306783A (ja) | 半導体装置のコンタクト形成方法 | |
KR100567531B1 (ko) | 반도체 소자의 제조방법 | |
JPS63156340A (ja) | 半導体装置の製造方法 | |
JP3039006B2 (ja) | 半導体装置の製造方法 | |
JP3421861B2 (ja) | 半導体装置の製造方法 | |
JP3022740B2 (ja) | 半導体装置の製造方法 | |
JPH11354466A (ja) | 接点用開口を有する半導体基板に接点を形成する方法 | |
JPH10256183A (ja) | 半導体装置の製造方法 | |
JPS6379346A (ja) | 半導体装置の製造方法 | |
JPH06291253A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
JP3095928B2 (ja) | 化合物半導体の製造方法 | |
JPS6342408B2 (ja) | ||
JPH0499031A (ja) | 半導体集積回路装置の製造方法 | |
JPH09115906A (ja) | 半導体装置の製造方法 |