JPH03500941A - 打抜きプレス用シグネチャ解析制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 打抜きプレス用シグネチャ解析制御システム尤■■分野 本発明は打抜きプレス用制御装置、殊に容認不可能な力の振動が発生した場合に プレスを停止させる制御装置に関する。

尤貝旦宣員 「シグネチャ解析」という用語は、従来より、試験ならびに品質管理装置に関連 して使用されており、その場合、−試験片の各々の特性、即ちシグネチャが測定 され、所定期待（基準）値と比較されるようになっている０例えば、印刷回路を テストするための「シグネチャ解析」装置が米国特許第４，５２７，２７２号（ １９８５年７月２日付、権利者Ｍ、Ｇ、　レイニー）中に記載されている。

それによれば、信号測定は印刷回路試験片上の複数の試験点で行われ、それぞれ が期待信号値と比較されるようになっている。

打抜きプレスの場合、それぞれのダイ上下部分が共に加力されて成形、切断、コ イニング、曲げ、打抜き、絞り成形の如き種々の打抜き作業を、上記ダイ部分間 に配置されたワークピース、普通の場合には薄板金、に対して実行されるように なっている。

打抜き工程中に加えられる力を監視する装置は全体として公知のものであるや例 えば、種々の市販の装置はプレス枠のそれぞれの支持部材内へ嵌装されたセンサ を使用して力の曲線を組立上の補助データとして視覚的に表示し、それぞれの支 持部材上に加わる力を均等にするようにしている。かがる装置もまた、成形トン 数全体（プレスにより加えられる最大力）が所定水準を超える場合、警報を発生 するかプレスを活動停止するようになっている。

かかる装置の例は、ヘルムインスルメント社より市販されているロード・ガード である。然しなから、通常の場合、ダイは、種々の成形作業を行うために比較的 多数の独立のステーションを備えており、かかる装置は問題が生じた時、そのダ イの特殊位置に関する情報を提供しない。

従来より、打抜きダイ上にセンサを配置してダイ上の「危機状態にあるステーシ ョン」を個々に監視し、特定の成形作業に関して受容れることのできない力の変 化が生じた場合にプレスの活動を停止させるようにする方法が提案されている。

それぞれのサポート上のプレス負荷全体もまたモニタされ、時間の関数として表 示され、ダイのバランスを取り、セントアップを補助し、最適な制御ポイントを 選択し、即ち「危機状態にあるステーション」を識別するようになっている。（ ［工程内制御は打抜きプレス上でも活用可能である。Ｊ　（Ｉｎ−ｐｒｏｃｅｓ ｓ　Ｃｏｎｔｒｏｌ　Ｃａｎ　ａｌｓｏ　ｂｅ　Ｕｓｅｄ　ｏｎＳｔａｍｐｉｎ ｇ　Ｐｒｅｓｓｅｓ）　１９８７年、１１月Ｂｒａｎｋａｍｐ　Ｊｏｕｒｎａｌ ）然しながら、大多数のダイは比較的多数の成形操作を伴うため、かかる装置は 法外に多数のセンサを必要としがちである。更に、上記装置は、ダイを変更する 毎に構成替えし、センサの配置替えを行わなければならないという欠点がある。

光里皇！旌 本発明は多数のセンサを要せず、ダイを変更しても再構成の必要のない制御シス テムを提供するものである。殊に、所望の力のサイクルに対応した基準シグネチ ャが開発される。プレスの連続サイクルのカシグネチャがその後基準シグネチャ と比較れ、何れかのサンプリング点が基準シグネチャ中の対応点から所定限界値 以上偏位している場合に、プレスは抑止される。

実施例の簡単な説明 以下、本発明の実施例を添附図面に関して説明するが、同一番号は同一の要事を 表わす。

第１図はプレス装置の概略ブロック線図である。

第２図は装置１００により実行されるメインプログラムのフローチャートである 。

第３図は適当な基準値生成プログラムのフローチャートである。

第４図は本発明によるプレス制御装置のブロック概路線図である。

第１図と第３図では便法上の取り決めが採用されている。即ち、記号“　〔〕１ はその内容を意味し、記号“は「−・−にロードする」を意味する。例えば、” 　（ＢＵＦ　（ｉ））ＣＵＲＶＥ　（ｉ）は、アレイＢＵＦの位ｗｉの内容がア レイＣＵＲＶＥの位置ｉ内ヘロードされることを意味する。

の量　な蕾゛ さて、第１図について述べると、本発明による打抜きプレス制御装置１０は、従 来形のプレス１２と、少なくとも一個の力センサ３２と、エンコーダ３４やシグ ネチャ解析制御装２１００の如きプレス運転局面の表示を生成する機構を備えて いる。

プレス１２は、ピストンラム１４と、適当なりランク状又はカム状の回転シャフ ト１６、対応する上下部分２１．２２を備えるダイ２０と、適当なボルスタ−（ ベース）２４、およびそれぞれのサポート部材２６を備えていることが望ましい 、サポート部材２６は、ボルスター２４から上部方向へ延び、ボルスタ２４から 所定の距離にシャフト１６の軸を維持するようになっている。シャフト１６は、 電気的に駆動されるクラッチ又はその他の制御機構を含めて全体を１８で示した 従来の駆動機構によって駆動される。ラム１４は、運転上、回転シャフト１６の 一端に連結されている。ラム１４の他端は、ダイ２０の上部２１に支えられる。

ダイ２０の下部２２はベース２４上に配置される。上下ダイ部分間にはシート材 料２２　（例えばロール鋼）が配置される。

シャフト１６が回転するにつれて、ラム１４は１ストローク中をサイクリックに 移動し、その間、ダイ２０の上部２１は下部２２方向へ移動し、シート材料３０ と作用しあうことによってその後分離される。ダイ部分２１．２２の間の最小距 離は調節されてシート材料３０に加えられる所望の作動を提供するようになって いる。当該技術分野において周知の如く、ダイ２０は、切断、コイニング、曲げ 、又は打抜きの如き個々の成形操作を構成するために多数の独立のステーション を備えている。

全体を２８で示す適当なフィーダ機構は同期してグイ部分２１と２２間の通路に 沿って累進的にシート材３０を前進させることニヨってシート材の種々の部分が ダイ２０の種々のステーションにより順次処理されるようになっている。フィー ダ機構２８は、ロールフィーダが適当であり、グイ部分２１と２２が分離された 時、各サイクル部分中に１サイクル毎に一増分距離だけシート３０を前進させる ことが望ましい、３０の位置決めはシスフィードの場合にプレス１２が活動を停 止した後、次のサイクル中にシート３０と相互作用するようにすることが望まし い。

センサ３２はプレス１２上に配置することによって、ラムサイクルのコースにわ たってラム１４により生成される全力トン数を表わすアナログ信号（以下時々「 力信号」と称することがある。）を生成するようにする。センサ３２は、例えば 、ウィントレス−データ・インストルメントＷＬＡ１００Ｏ５Ｌストレンゲージ の如き従来のストレンゲージや、ＰＣＢ３０３ＡＯ２加速度計の如き加速度針や 、ペンハルト社型式５ＤＴ３０２８Ｋ　ＫＹＮＡＲ圧膜センサの如く圧電トラン スジューサとすることができる。ブレス１２上におけるセンサ３２の相対的配置 は重要ではないと判断される。例えば、センサの性質に応じて、センサ３２はダ イ２２下部、ラム１４上、又はサポート部材２６上に配置することができる。

エンコーダ３４は、運転上、シャフト１６に連結され、ラムサイクル、即ち、ラ ムサイクルの局面にわたってシャフト１６、従ってラム】４の累進的前進を表わ す信号を発生する。殊に、エンコーダ３４は、サイクルの公称開始を表す上死点 パルス（ＴＤＣ）（例えば、ダイ２０が全開位置にある場合）と、所定数の角度 をシャフト１６が回転するに応じて発生する累進（ＩＮＣ）パルスを生成するこ とが望ましい。エンコーダ３４はヒューレットーパソカード増分エンコーダより 構成することが望ましい。エンコーダ３４が直角増分信号を生成する場合には、 かかる信号は、従来の如く組成することができる。

センサ３２からの力信号とエンコーダ３４からのタイミング（位相）信号とは制 御装置１００へ加えられる。全体として、制御装置１００は、力信号をラム位置 （位相）の関数として周期的にサンプリングして、連続的なサンプル群をストア し、ラムサイクルの関連部分のカシグネチャを生成する。（例えばカシグネチャ を基準シグネチャと比較し許容差を超える条件を検出する。これらの力サンプル はラム位置と直接関連づけられる。許容差を超える要件を検出すると、アラーム が発せられ、必要に応じて、ブレス１２が停止する。カシグネチャと同シグネチ ャ中の許容差外点の表示もまたストアされて表示され、解析される。

ラムサイクルの位相は時間と共に線形に変化しないことが判った。即ち、ラム位 置の変化率はシート金属３０から経験する抵抗に従って変化する傾きをもってい る。サイクル間の位相・時間の変化は、例えば材料３０の厚さや、駆動速度やダ イに対する損傷によって発生する可能性がある。従って、シグネチャが反復可能 であるようにするために、サンプリングは、時間の関数としてではなく、ラム位 Ｗ（位相）に対して、即ちエンコーダ３４からの信号に従って直接関連づけられ るか、さもなければ位相と関連づけられることになる。

制御装置１００は、タイミング・ゲート・ロジック１０１と、アナログ−デジタ ル（Ａ　−Ｄ）変換器１０８と、ランダムアクセスバッファメモリ１１０と共働 するアドレスジェネレータ１０６と、処理袋Ｗ　（ＣＰＵ）１１２を含むマイク ロプロセッサ１１１（例えばＭＣ６８０００）と、ランダムアクセスメモリ１１ ４（例えば５１２ＫＢ）と、リードオンリーメモリ　（ＲＯＭ）１１５（例えば １６ＫＢ）と、適当な入出力インターフェース回路（Ｉｌｏ）１１６と、従来形 のバス１１８より構成されることが望ましい。

入出力回路１１６は、従来形のデジタル入出力（Ｉ　１０）ならびに通信インタ ーフェースを備えることが望ましい、デジタルＩ１０インターフェースは、必要 に応じて、制御信号を、例えば、ドライブ１８、フィーダ２８、および（又は） その他のブレス１２の部分に提供する。Ｒ３−２３２インターフエースの如き従 来の通信インターフェースは、種々の外部装置との通信を容易にし、制御装置１ ００の各種要素間と、例えば大容量記憶装置３８の如き各種外部装置と、中央監 視コンピュータ（第１図に図示せず）どうしの間を交信させる。

タイミング・ゲーティングロジック１０１は、指定ラムサイクル部分、例えばそ の間にダイ２０のそれぞれの半分２１，２２がシート金属３０と相互作用しあう ラムサイクル部分中に、適当なりロック信号を装置１００のその他の要素へ提供 する。タイミングロジック１０１は、従来の技法で製作可能である０例えば、タ イミングゲーティングロジック１０１はそれぞれのプログラマブルカウンタ１０ ２．１０３と、インバータ１０４、および３人力アンド・ゲート１０５を備える ことができる。カウンタ１０２．１０３は後に説明するように、ラムサイクルの 指定部分の開始と終了の表示を予めロードされ、累進（ＩＮＣ）パルスによりク ロッキングされてインバータ１０４と共働して、指定ラムサイクル部中にＩＮＣ パルスに対してアンド・ゲート１０５をイネーブルとする。実際上は、ロジック １０１は、それぞれの中断に加えられるＩＮＣとＴＤＣの信号によってマイクロ プロセッサ１１１と一体とすることができる。その代わりに、ロジック１０１は 、カウンタ１０２．１０３と関連するそれぞれのレジスタ（図示せず）を追加的 に含むこともできる。上記レジスタは、指定ラムサイクル部分（例えば初期化） の開始と終了の表示を予めロードされ、カウンタ１０２と１０３は、エンコーダ ３４からのＴＤＣパルスに呼応してレジスタからロードされる。もう一つの適当 なタイミングロジック１０１の実施例は、１個のカウンタと複数のレジスタとコ ンパレータを使用する。上記レジスタは関連サイクル部分の開始と終了の表示を 予めロードされる。カウンタはＴＤＣパルスによってゼロにリセットされ、ＩＮ Ｃパルスにより増分され、コンパレータは、カウンタの内容がレジスタ内にスト アされた開始カウントと終了カウントの間にある期間が接続する間ゲート信号を 発生する。

センサ３２からのアナログ力信号はＡ／Ｄ変換器１０日に加えられる。Ａ／Ｄ変 換器１０８は、ロジック１０１からのタイミング信号に呼応してアナログ信号を サンプリングする。かくして、指定ラムサイクル部分中、Ａ／Ｄ変換器１０８は 力の瞬間値を表わす連続的なデータバイトを発生する。必要とあらば、センサ３ ２はＡ／Ｄ変換器１０Ｂの間に適当な増幅器と利得制御回路（図示せず）を配置 することができる。

連続的なデータバイトがメモリ１１０内のＢＵＦアレイの継起する位置にストア される。メモリ１１０は、関連するラムサイクル部分のそれぞれの増分に対応す る少なくとも一つのアドレス指定可能なロケーションを含んでいることが望まし い。

メモリ１１０のアドレス指定はアドレスジェネレータ１０６によって行われる。

後に説明する如く、アドレスジェネレータ１０６は、各ラムサイクルの開始時に ＢＵＦアレイの開始アドレスにセントされ、その後、ロジック１０１からのタイ ミング信号によって増分され、ＢＵＦアレイを通る。アドレスジェネレータ１０ ６は、従来技術により製作することができる０例えば、アドレスジェネレータ１ ０６は、ロジック１０１からのゲートＩＮＣ信号により増分され、バス１１Ｂを 経由してマイクロプロセッサ１１１により周期的にセットされるプログラマブル カウンタを備えている。その代わり、アドレスジェネレータ１０６は、１個のレ ジスタと１個のカウンタとを備えていてもよい、上記レジスタは、メモリ１１０ 内のＢＵＦアレイの開始アドレスを予めロードされる。

上記カウンタは、エンコーダ３４からのＴＤＣパルスに呼応してレジスタからロ ードされ、ロジック１０１からタイミング信号により増分される。実際には、ア ドレスジェネレータ１０６は、マイクロプロセッサ１１１、メモリ１１０と共に 市販の集積回路と一体化することができる。

アドレスジェネレータ１０６がマイクロプロセンサ１１と一体化されていない場 合には、トライステートバッファ（図示せず）を備えることによってデータ転送 を容易にすることができる。

指定サイクル部分の接続期間中、Ａ／Ｄ変換器１０８は刻時され、アドレスジェ ネレータ１０６は増分されてリード制御信号がメモリ１１Ｏ（制御ラインは図示 せず）に加えられ、ＢＵＦアレイ内の順次ロケーション中にデータバイトが格納 される。指定ラムサイクル部分の増分数（ｎ）に対応するデータバイトがメモリ １１０内にインストールされ終ると、アドレスジェネレータ１０６（又はメモリ １１０）がシグネチャにより集められた（ＳＣ）割込みをマイクロプロセッサ１ １２へ発生させる。

さて第１．２．３図について、装置１００の動作をより十分に説明する。装置Ｆ １００が活動すると、マイクロプロセッサ１１１は、ＲＯＭ１１５内に常駐する プログラム２００　（第２．３図）の実行を開始する。プログラム２００は割込 みベースとして、メインプログラムの正規の進行を中断し、マイクロプロセッサ １１２に提供されるそれぞれの割込みに応じてそれぞれの所定系列の命令を実行 するようにすることが望ましい、説明しやすくするために、割込みルーチンをメ インプログラムの関連部分に対して点線で接続して示しである。

作動すると、マイクロプロセッサ１１２は適当な具体化シーケンス（ステップ２ ０２）を実行する０種々のパラメータのオペレータによる入力は当該技術分野に おいて周知の方法で確立されたプロンプト又はデフォルト値から引き出される０ 例えば、関連するラムサイクルの開始（φ１）と終了（φ２）（および当該部分 の増分数（ｎ））が確定される。同様にして、オペレータはシステムの操作モー ドを確立する。即ち、モニタモードでは許容差外の条件の時にアラームと表示が 生成される。それぞれの変数、アドレス、アレイ空間についての初期値を確立さ れる。

その後、基準値生成シーケンスが実行される。（ステップ２ｏ４）一つの基準シ グネチャを示すそれぞれの基準アレイ、ＨＬとＬＯはランダムアクセスメモリ１ １４内にインストールされる。　（ステップ２０４）第３図により基準生成シー ケンス２０４を解説する。

シグネチャ収集シーケンス２０６がその後実行される。要するに、システムは− ラムサイクルの開始を表わす７００割込みを待機した後、シグネチャ収集（Ｓ　 Ｃ）割込みが続き、完全なシグネチャがメモリ１１０内にストアされたことが表 示された後、同シグネチャはメモリ１１４内のアレイ中へ転送され処理される。

殊に、“ＴＤＣ待機“ループ（ステップ２０８）が入力され、７００割込みルー チン２０４の完了を示すフラグＴＤＣの値が繰返しチェックされ、最終的にＴＤ Ｃフラグはｌの値をとる。必要とあらば、タイミング機構を故障に対する完全手 段として待機ループ内に設けることによって７００割込みルーチンを完成させる こともできる。

先に述べたように、ラムサイクルの正規開始を表わすエンコーダ３４からの上死 点（ＴＤＣ）パルスがマイクロプロセッサ１１２に対する割込みとして印加され る。上死点（ＴＤＣ）割込みに呼応して、メインプログラムの処理は中断され、 ７００割込みシーケンス２０９が実行される。

タイミングロジック１０２は指定ラムサイクル部分の開始（φ１）と終了（φ２ ）の表示をロードされる。（ステップ２１０）アドレスジェネレータ（カウンタ ）　１０６は、ＢＵＦアレイの開始アドレス（ＢＵＦ　（０））を確定すべく適 当な番号をロードされる。（ステップ２１３） フラグＴＤＣは１にセントされ、７００割込みルーチンの完了を表示する。（ス テップ２１４） その後メインプログラムへの復帰が実行される。ＴＤＣ待機ループ（ステップ２ ０８）を退去し、ＴＤＣフラグはゼロにリセットされ、次の継起ラムサイクルの 検出の！１！備を整える。　（ステップ２１６） もしタイミングロジック１０１とアドレスジェネレータ１０６がＴＤＣパルスに より直接リセットされるタイプのものであれば、タイミングロジック１０１とア ドレスジェネレータ１０６は初期化シーケンス２０２の一部として予めロードさ れ、ＴＤＣ待機ループ２０８と７００割込みルーチン２０９とは省略されること になる点に留意されたい。

その後シグネチャ収集待機ルー１２１８が入力される。（ステップ２１８）シス テムはシグネチャ収集の完了を待機する。殊に、ＳＣ割込みルーチン２１９の完 了を表示するＳＣフラグは繰返しチェックされ、最終的にＳＣフラグは１の値を とる。必要に応じて、フェイルセイフタイマをループ内に含ませることもできる 。

ＳＣ割込みに応じて、メインプログラムの処理は中断され、ＳＣ割込みルーチン ２１９が実行される。即ち、メモリ１１０内のＢＵＦアレイの内容はメモリ１１ ４内のアレイＣＵＲＶＦ、へ転送される。　（ステップ２２０）そしてＳＣフラ グはセットされてルーチンの終了を表示する（ステップ２２１）その後、メイン プログラムへの復帰が行われる。必要とあらば、メモリ１１０内のＢＵＦアレイ からメモリ１１４内のＣＵＲｖＥアレイへのシグネチャの転送（ステップ２２０ ）は割込みルーチンの一部としてでなく、割込みルーチン２１９からの復帰と共 に、メインプログラムの一部として実行可能である。上記転送は、適当な信号を アドレスジェネレータ１０６とメモリ１１０　（制御ラインは図示せず）へ発生 させるか、従来形のダイレクトメモリアクセス（ＤＭＡ）素子（図示せず）を活 用することによって実行することができる。

ＳＣ割込みルーチンから復帰後、シグネチャ収集待機ループ２１８を退去して、 ＳＣフラグがリセットされ（ステップ２２２）、次のシグネチャの収集の準備を 整える。

以下に説明するように、基準シグネチャは、ＨｌとＬＯアレイにより表わされる メモリ１１４内に表示される。ＨｌとＬＯアレイは、それぞれ高低の許容差値に よって相殺される基準シグネチャのそれぞれのサンプル値に対応する。その後、 比較シーケンス２２４が開始される。即ち、ＣＵＲＶＥアレイ内のシグネチャは エレメントベースで基準シグネチャと比較される。

ＣＵＲＶＥアレイの各エレメントは、Ｈｌアレイの対応するエレメントから差し 引かれ、その差はアレイＣＨＥＫの対応するエレメント内ヘロードされる。（ス テップ２２６）ＣＨＥＫアレイの各エレメントはその後ゼロと比較される。

（ステップ２２８） ＣＨＥＫアレイ内に負のエレメントが発見されないと仮定すると、ＬＯ基準アレ イの個々のエレメントはＣＵＲＶＥアレイの対応するエレメントから差し引かれ 、ＣＨＥＫアレイの対応するエレメント内へ上書きされる。（ステップ２３０） そして、その時構成されるＣＨＥＫアレイの各エレメントは、再びゼロと比較さ れる。（ステップ２３２） もしステップ２２８又は２３２の何れかにおいてＣＨＥＫアレイ内に負のエレメ ントが発見されれば、許容差外の条件が指示される０表示および（又は）アラー ムが発生されることが望ましい。

（ステップ２３６）シグネチャは、サンプルと共にコンソール３６上のＣＲＴ上 に適当に表示される。

ＣＵＲＶアレイ中のシグネチャとＣＨＥＫアレイの表示も同時に識別され、メモ リ９８内のＢＡＤＨＴＴファイル内にストアされ解析される。制御モード操作が 選択されると（ステップ２３３）、それと同時に、当該技術分野で周知の方法で 、入出力インターフェース１１６を介して適当な制御信号がドライブ１８、フィ ーダ２８および（又は）その他のプレス１２の要素へ生成される。

（ステップ２３４）表示および（又は）アラームは、コンソール３６から提供さ れる′クイツト”コマンドにより適切に指示されるように維持される。（またも し制御モードの場合には、プレス１２は適切に抑止される。）（ステップ２３８ ）必要とあらば、比較シーケンス２２４をＳｃ割込みルーチン２１９の一部とし て実行して外部からの介入がプレスのタイムリーな運転停止に干渉しないように することもできる。

比較シーケンス２２４の実行中に許容差外の条件が検出されたと仮定した場合、 クイツトコマンドに対して適切なチェックが行われ、かかるコマンドが発せられ なかったと仮定すると、ＴＤＣ待機ループ２０８が再入力される１以上ではプロ グラム２００内の種々の点における“クイツト”コマンドに対する特定のチェッ クを説明したが、当業者に公知の割込みベースによる退去スキームを使用するこ とも望ましいことを理解されたい、（例えば“クイツト”割込み直後に退去を実 行する。）前記したように、基準シグネチャの表示は、最初、システムの初期化 の一部としてメモリ】１４内にインストールされる。、（ステップ２ｏ４）さて 第３図について、基準生成シーケンス２０４をより詳しく説明する。

要するに、基準シグネチャは、メモリ１１４内のＣＵＲＶＥアレイ内にインスト ールされたメモリがら生成されるが獲得されて、ＨｌとＬＯ基準アレイが生成さ れる。

初期パラメータがまづ確立されて、基準シグネチャのソースが指定される。この ためにソースオプションメニューが適当に表示され、コンソール３６を介して適 当に入力され、例えば基準シグネチャのエレメントからの許容可能な偏差を示す それぞれの許容差限界ＬＩＭＨＩとＬＩＭＬＯが確立される。基準シグネチャの ソースを識別する９例えば、基準シグネチャはライン（捕獲）上に生成されるか 、メモリ３８内の基準ファイルから取得することができる。

もし捕獲オプションが指定された場合、（ＲＥＦＯＰ＝ＣＡＰＴＬＩｌ！Ｅ）（ ステップ３０４）、次に継起ラムサイクルに関連して生成した力のシグネチャが 基準シグネチャとして採用される（承認に付される）。殊に、シグネチャ収集シ ーケンス２０６と実質上同一のシグネチャ収集シーケンス３０６が実行されて、 メモリ１１４内のＣＵＲＶＥアレイ中に次の４！！続ラムサイクルのためにカシ グネヂャがインストールされる結果となる。

その後、従来の技法に従って確認オプションメニューとプロンプトシーケンスが 開始される。（ステップ３０８）プロンプトに呼応して、オペレータは、多分ラ ムサイクルの結果、即ちワークピースの点検後、以下のことを指示する。即ち、 打抜き処理が受容れ可能であって、シグネチャが適当な基準（ＶＥＲ＝ＧＰ）で あること。（ステップ３１０） 次の継起サイクルからのシグネチャを基準シグネチャとして置換することが望ま しいということ。（ステップ３１２）、（その場合には、シグネチャ収集シーケ ンス３０６が反復されて、確認メニュとプロンプトシーケンス３０８が再び開始 される。）運転を停止する選択が行われたこと。（ステップ３１４）必要とあら ば、捕獲された基準シグネチャは大容量記憶装置３８内のＦＩＬＥアレイ内にセ ーブして後に使用するようにすることができる。受入れが表示されると（ＶＥＲ ＝ＧＰ）仮定した場合、追加的なプロンプトが適当に行われることが望ましい。

基準シグネチャが識別（命令）されて検索され、そのシグネチャはメモリ３日内 の適当なロケーション内ヘロードされる。　（ステップ３１８）その他にメモリ ３８内に格納するために追加的な基準シグネチャを作成する選択や、操作を停止 する選択もプロンプトシーケンス３０８内に含めることができる。このように余 分の選択を行うことによって一連のシグネチャのストアを容易にし、合成部分に よって続く解析を容易にすることができる。

また、メモリ３８から予めストアされた基準シグネチャを活用することもできる 。もしプリストアト基準モードが指定されると（ＲＥＦＯＰ、＝ＦＩＬＥ）　（ ステップ３２２）、オペレータは特定の基準シグネチャを識別する。（基準ファ イルの開始アドレス（Ａ　Ｄ　Ｄ　Ｒ）は従来技法により決定される。）もしＦ ＩＬＥオプションが指示されると（ステップ３２２）、大容量メモリ３８内のＦ 　Ｉ　ＬＥ’（ＡＤＤＲ）が開始する基準シグネチャがアクセスされ、メモリ１ 】４内のＣＵＲＶＥアレイ内ヘロードされる。（ステップ３２４）ＣＵＲＶＥア レイ内に基準シグネチャが確立されると、ＨｌとＬＯのリミットアレイが構成さ れる。〈ステップ３２０〉即ち、オペレータが入力した許容差限界ＬＩＭＨＩが Ｃ，Ｕ　ＲＶ　Ｅアレイ内の基準シグネチャの各エレメントに加算され、その結 果は）（Ｉ基準アレイの対応するエレメント内ヘロードされる。そして、低い方 の許容偏差限界ＬＴＭＬＯがＣＵＲＶアレイ内のシグネチャの各エレメントがら 減算され、ＬＯアレイの対応するエレメント内ヘロードされる。その後、メイン プログラムへの復帰が行われる。

第１−３図の実施例では単一のセンサが使用される。然しなから、それぞれが各 サポート部材２６と関連するセンサ群を使用して適当な検出を補助することが望 ましい場合がある。かかるセンサ群から代数学的に組合わされて（例えば加算さ れて）Ａ／Ｄ変換器１０８へ加えられるか、時分割多重式でＡ／Ｄ変換器１０８ へ加えることができる。

同様にして若干の場合には、エンコーダ３４により生成された累進パルスとは独 立にカシグ矛チャをサンプリングすることが望ましいかもしれない、かかる場合 には、ラムサイクルの瞬間的な位相により線形的に変化するアナログ信号を発生 するエンコーダ３４（例えば無限分解能の無摩擦形ポテンショメータ）を活用す ることができる。アナログ位相信号はセンサ信号によってＡ／Ｄ変換器１０Ｂへ 多重化して、その結果得られるデジタル位相表示を力サンプルを有する系列にス トアすることができる。このことは、事実上、対応する位相についてサンプルを タグ付けすることに等しい。即ち、ＢＵＦアレイ中の複数のロケーションは、ラ ムサイクルの位相のデジタル表示であるそれぞれのサンプリング点に対応するこ とになり、その後に各センサの各々からのデータバイトが続くことになろう、基 準シグネチャも同様に構成され、サンプルがとられる位相における偏差が何れも 比較シーケンス２２４によって検出される。かくして、エンコーダ増分とは独立 の分解能が確立できる。即ち、サンプリングは独立のクロック信号によって行わ れることになろう。然しながら、ＴＤＣとＴＮＣパルスを使用しつづけて指定ラ ムサイクル部分を確立することが望ましいかもしれない、アナログとデジタル位 相信号間の同期はポテンショメータをマウントして増分エンコ一ダとの共通シャ フト上にアナログ位相信号を生成してＴＤＣとＩＮＣパルスを生成するよ　・う にして維持することができる。

さて第４図について、本発明によるパルス制御システム１００Ａのもう一つの実 施例を解説する。システム１００ＡはＴＤＣとＩＮＣパルスに作用するようにし である。複数の力信号（Ｆｌ、Ｆ２）が、例えば、プレス（第１図）の各支持部 材上に配置される。システム１００Ａは、更に、例えば部品の放出とか、フィー ダ運転とか、シート金属厚とかいったプレス１２の他の種々の運転局面をモニタ し、適当な監視コンピュータ４２６と共働する。

システム１０１Ａは、従来形の高速アナログ入力装置４１０と、適当なタイミン グ／ゲートロジック−１０１Ａと、適当なマイクロプロセッサ１１．１と、シー ケンステーブルの高速実行のための適当なマイクロプログラミングされたビット スライスブロセフサ（シーケンサ）４２２と、適当な入出力インターフェース装 置１１６より構成することが望ましい。以下により詳しく説明するように、アナ ログ入力装置４１０は、タイミングロジック１０１Ａにより提供されるトリガ（ タイミング）信号により、プレス１２から（ラム位置・位相の関数として）力の データを収集する。カシグネチャがアナログ入力装置４１０により収集された後 、同シグネチャはマイクロプロセッサ１１１に伝えられ、基準シグネチャと比較 される。同比較は、概して（データ転送（ステップ２２０）と比較シーケンス２ ２４を共に、後に説明するように、割込みルーチンの一部として）第２図につい て説明した方法で実行することが望ましい。シーケンサ４２２は（インターフェ ース装置１１６）に対する各種デジタルステータス入力と、タイミングロジック １０１Ａ内に維持される瞬間位相（ラム位置）カウントにより表現されるような 打抜き作業の状況をモニタする。マイクロプロセッサ１１１によるカシグネチャ の解析（“バンドヒント”）や、デジタル入力の相対的ステータスから許容差外 の条件が判断された場合には、プレス１２と種々の外部装置に対して適当な出力 信号がＩ　／　Ｏ’Ａ１ｌ１６を経て生成される。

以上述べたように、タイミング・ゲートロジック１０１Ａは、マイクロプロセッ サ４０６に対してトリガ信号（および／又はタイミング信号）を提供し、ラムサ イクルの瞬間位相の表示を維持する。タイミング・ゲートロジックは、格納レジ スタ、カウンタおよびコンパレータ（図示せず）より成る横用ＰＵＩアップ／ダ ウンカウンタカードにより適当に製作されるｌ０ＩＡである。上記カウンタは累 進的前進により増分され、エンコーダ３４からのＴＤＣパルスによってリセ７） されて、ラム１４の瞬間位置を表わすカウントを維持する。（“位相カウント又 は“位置カウント”とか称されることがある。）以下に説明するように、格納レ ジスタは、マイクロプロセッサＩｌｌ又は監視コンピュータ４２６により（シー ケンサ４２２を経由することが適切である）ラムサイクルの関連部分の開始を表 わすカウントをロードされる。コンパレータは、カウンタの内容がレジスタ内に ロードされた値に達する時にアナログ入力装置４１０ヘトリガ信号を生成する。

（その代わりに、先に述べた如く、コンピュータ信号を使用してＩＮＣ信号を装 置４１０ヘゲート伝送することもできる。カウンタの内容は、瞬間サイクル位相 の表示としてシーケンサ４２２へ提供される。

高速アナログ入力装置４１０は、シダネチャデータ収集を実行する。アナログ入 力装置４１０は、Ａ／Ｄ変換器１０８とメモリ１１０を組込んだ横用ＨＡＤＩ高 速アナログ入力カードを備え、更に、マクチプレクサ（ＭＵＸ＞４．０２と、プ ログラマブル利得増幅器４０４と、マイクロプロセッサ４０６と、光アイソレー タ回路４０８を備えることが適切である。アナログラム位置信号φと、それぞれ の力信号Ｆ１、Ｆ２とは、ＭＵＸ　４０２のそれぞれの入力端子に印加される。

ＭＵＸ４０２の出力は、プログラマブル利得増幅器４０４を経てＡ／Ｄ変換器１ ０８へ加えられ、同変換器１０８は、今度は、マイクロプロセッサ４０６により 提供されるデータを提供する。指定サイクル部分の開始を表示するトリガ信号は 光アイソレータ４０８を経てマイクロプロセッサ４０６に対する剖込みとして加 えられる。トリガに呼応して、マイクロプロセッサ４０６は、タイミング信号と 制御信号とを発生してＭＵＸ　４０２に対して位相信号φと力信号Ｆ１とＦ２を 順次Ａ／Ｄ変換器１０８へ印加させ、Ａ／Ｄ変換器１０８をして各々から順次１ データバイトを発生させ、メモリ１１０をして生成データバイトをＢＵＦアレイ 中の継起するロケーション内にストアさせる。

かくして、それぞれのサンプリング点（例えば０、ｌ、−・ｎ）について、ラム サイクル位相中の瞬間値と各力信号（Ｆｌ、Ｆ２）の表示がメモリ１１０内の連 続するロケーション内にインストールされる。入力装？１ｆ４１０がＨＡＤ　Ｉ カードより成る場合には、ＭＵＸ　４０２は１６本の入力チャネルを提供する。

マイクロプロセッサ４０６は、例えば監視コンピュータ４２６又はマイクロプロ セッサ１１１からプログラミングされ、入力チャネルリードステップ間と入力チ ャネルの継起的走査との間の期間と共に、繰返し走査でグループ化される入力チ ャネル（ステップ）数（上記例では３本）、個々のチャネルがアクセスされる順 序（例えば、φ、Ｆｌ、Ｆ２）、トリガ信号に呼応して行われる走査（サンプル ）数を判断する。上記操作モード（トリガモード）の他に、マイクロプロセッサ ４０６は、タイミングロジックｌ０ＩＡからのゲートＩＮＣ信号に応答するよう にプログラミングして、それぞれのＩＮＣ信号に呼応して各入力チャネルを一回 走査したり、各ＩＮＯ信号に呼応して一回のチャネルリード（ステップ）を実行 したりするようにすることも可能である。これらの場合には、アナログ位相信号 （φ）は省略することができる。

所定数の読取りが行われると、マイクロプロセ、す４０６によりマイクロプロセ ッサ１１１へ適当な信号（例えば、ＳＣ割込み）が発生し、シグネチャ収集プロ セスの終了が表示される。マイクロプロセッサ１１１は、従来形のマイクロプロ セッサ、例えば、横河ＮＰ２２”Ａ又はＮＰ２１′″Ｂプロセッサ（ＭＣ６８０ ００中央処理装置を使用）と、１６ＫＢリードオンリーメモリ、および５１２Ｋ Ｂランダムアクセスメモリによって製作するのが好適である。ＳＣ割込みに応じ て、マイクロプロセッサ１１１は、シグネチャをカーブアレイ内ヘロードし、全 体として先に述べた方法で比較シーケンスを実行する。もし許容差外の条件が検 出された場合、シーケンサ４２２に対して信号が発生してＩ１０装置４１６に伝 達される。

システム１００ＡはＩ１０装置１１６を経て外部装置と境界を形成する。Ｉ１０ 装置１１６は、ブレス装置の運転状況をモニタするためにデジタル入力インター フェースを備えることが望ましい。即ち、ＤＣ電圧オン／オフ入力信号、例えば 横河ＤＣＩマルチポイントＤＣ入力カードをモニタするに好適な光遮断ＤＣイン ターフェース４１２と、交流電圧オン／オフ入力信号をモニタするに好適な光遮 断デジタル入力インターフェース４１４、例えば、横河ＡｃｔマルチポイントＡ ／Ｃカード。

デジタル入力インターフェース（ＤＩ）４１２は各検出器４２８から信号を受取 ることが望ましい。検出器４２８は、圧電センサ、近接検出器、リミットスイッ チ等をプレス１２とダイ２０上に配置して、打抜き作業の進行をモニタすること ができる。同様にして、デジタル入力インターフェース（ＤＩ）４１４は、ＡＣ 信号の存在又は欠如によって表わされるような、ドライブ１８やコンソール３８ 、フィーダ２８の如き外部装置の状況をモニタする。

また、Ｉ１０装置１１６は適当なデジタルインターフェース（ＤＣ）４１６を備 えることによって、ドライブ１８、フィーダ２８、コンソール３６と関係するク ラッチソレノイドの如き外部装置に対してオン／オフ制御信号を提供する。デジ タル出力インターフェース回路４１６は横河ＲＬＯマルチポイントリレー出力カ ードを備えることが望ましい。Ｉ１０装置１１６は、適当なＲ３２３２インター フエース４１８とＭＬバスインターフェース４２０を備えることによって、シス テム１００Ａと外部装置間に対話的通信を提供することかできる。Ｒ３２３２イ ンターフエース４１８は、横河Ｒ３２マルチポイントＲ３２３２−Ｃインターフ ェースカードが適当であって、コンソール３６とフィーダ２８との交信を実行す る。ＭＬバスインターフェース４２０は横河ＮＣ２１”　ＢＭＬバス通信カード を備え、システム１００Ａを従来形のＭＬババス２５へ、またそこから外部メモ リ３８、中央監視コンピュータ４２６、およびその他のプレス制御システム１０ ０Ａへ接続する。

システム１０１Ａ内の相互交信は、従来形のバス、Ｎｌバス１１．８Ａ、ＳＱバ バス２４を使用して行われる。Ｎｌバス１１８Ａは、高速アナログ入力カード４ １０内のマイクロプロセッサ４０６とメモリ１１０、シーケンサ４２２、マイク ロプロセッサ１１１と通信インターフェースカード４１８と４２０間の選択的交 信を可能にする。ＳＱババス２４は、シーケンサ４２２をタイミングゲートロジ ック１０１Ａ、デジタ／Ｌ／Ｉ１０装置４１２．４１４．４１６へ接続する。実 際には、バス１１８Ａと４２４は、システム１００Ａのバンクブレーンを使用し て使用され、特にＳＱババス２４の場合には、デバイス接続部からシーケンス４ ２２内の種々のレジスタやメモリロケーションへ向かわせることができる。

シーケンサ４２２を使用して打抜き作業の状況をモニタし、偏差状態を検出する と、アラームを発したりプレス１２を活動停止させる。シーケンサ４２２は、シ ーケンス制御プログラムを維持するビットスライスマイクロプロセッサと、１６ ビソトＸ３２にワードのランダムアクセスメモリより成る横河ＳＱ２シーケンサ カードにより製作することが望ましい、シーケンサ４２２は、ＤＩゼインーフェ ース４１２と４１４の各々に対応するそれぞれのアドレス指定可能な実効メモリ ロケーション（例えば、レジスタ又は入出カスロフト）と、タイミングロジック １０１Ａ内の瞬間ラム位置カウンタと、Ｄ、Ｏ，インターフェース４１６を備え ることが望ましい。実効メモリロケーションはＳＱババス２４を介して対応する エレメントに直接接続することができる。事実上、シーケンサ４２２は瞬間ラム 位置（位相）に対する各々の検出器と装置の状態（オン／オフ）を反映する種々 のデジタル入力信号の状態をモニタし、一系列の組合せ論理演算をサイクリック に実行して、シーケンサランダムアクセスメモリ内に予めプログラミングされた シーケンステーブル内に表わされるようなラムサイクルのそれぞれの位相におい て予期される状態に実際の（瞬間）状態を比較する。シーケンステーブル、は、 シーケンサ４２２と関連する従来の構築／保守機能を使用して監視コンピュータ ４２６内に構成し、シーケンサ４２２内のメモリ内へダウンロードするのが適当 である。もし現実の条件が所望条件とかい離する場合には、同様にシーケンステ ーブル内に規定された適当な出力信号が（Ｃ８Ｄ、インターフェース４１６を介 して）発生し、例えばプレス１２を活動不能とする。

中央コンピュータ４２６を設けて、複数の制御システム１００Ａ（かくして複数 のプレス１２）を監視することができる。ラインコンピュータ４２６と個々のプ レスコントローラ間の通信はＭＬババス２５を経由して実行することがふされし い。

中央監視コンピュータ４２６は、ＭＣ６８００中央処理装置と、１６ＫＢリード オンリーメモリと、ＭＢシランムアクセスメモリと、適当な通信機構、プリンタ 、ディスプレイインターフェース回路と、２０ＭＢ固定ディスクならびにＩＭＢ フロッピーディスク２次メモリ３８を備えることが望ましい。中央監視コンピュ ータ４２６は、横河Ｍ３２３０Ａ　ＹＥＷＭＡＣ３００ラインコンピュータの如 き従来のミニコンピユータにより製作することができる。

さて第５図について述べると、マイクロプロセ、す１１１はスタートアップを共 にシーケンス２０２と同様な初期化シーケンス５０２を実行する。初期化中、オ ペレータの入力か、監視コンピュータ４２６からのダウンロードによるかして種 々のパラメータが確立され、システムの操作モード（モニタ又は制御）が確立さ れる。ダウンロードを容易にするために、マイクロプロセッサ１１１と関連する ランダムアクセスメモリの種々の部分（共通に定義される）が直接監視コンピュ ータ４２６にアクセス可能とされる。初期化シーケンス中、ラムサイクルの関連 部分の開始を表わすカウントはシーケンサ４２２に伝達され、タイミングゲート ロジック１０１Ａ内の格納レジスフ内を調査できるようにしである。同様にして 、ラム位置に対する所望工程条件を反映するシーケンステーブルもシーケンサ４ ２２内ヘロードされる。

ステップ２０４と同様な基準生成ステップ５０４がその後、実行される。高低ア レイは、シーケンス２０４に関して説明したようにライン上に発生するか、監視 コンピュータ４２６からダウンロードすることができる。

その後、アナログ入力装置４１０におけるマイクロプロセッサ４０６は構成パラ メータ（例えばチャネル数、走査あたりステップ数、トリガあたり走査数、タイ ミング情報）を提供され、イネーブルとなる。（ステップ５０６） その後、マイクロプロセッサ１１１は、割込み駆動操作モードに入る。即ち、全 体を５０８で示す待機ループが入力され、種々の予め定義済みの割込みに対して 応答がなされた。殊に、以下の如き種々の劃込みが定義される。即ち、監視コン ピュータ４０６や操作卓３６の何れかからか提供されるＲＥＳＥＴとＱｔＪＩＴ の割込みとか、内部タイマにより周期的に発生されるそれぞれのタイマ割込みと かである。監視コンピュータ４０６か操作卓３６からの何れかから提供されるＲ ＥＳＥＴおよびＱＵＩＴの割込み、インターバルタイマにより周期的に生成され るそれぞれのタイマ割込みＴ１とＴ２である。

５ＣｉｌＪ込みに応じて、マイクロプロセッサ１１１は優先的にシグネチャ解析 シーケンス５１０を実行し、アラームを生成し、許容差を外れる条件の場合にプ レス１２を選択的に停止させる。殊に、ＳＣ割込みに応じて、以下に説明するよ うにプレス速度をモニタするために使用されるカウントストロークが増分される 。

（ステップ５１２）その後、アナログ入力装置４１０のメモリ内のカシグネチャ は、ステップ２２０におけるように、マイクロプロセッサ１１１内のＣＵＲＶＥ アレイへ転送される。（ステップ５１４）その後、シーケンス２２４と同様な比 較シーケンス５１６が実行される。もしそのシグネチャが許容差外にあれば、待 機ループへの復帰が行われる。しかしながら、もし、許容差外の条件が検出され た場合には、同条件は監視コンピュータ４２６へ伝達され（ステップ５１Ｂ）、 もし制御モードがセレクトされると（ステップ５２０）、信号がシーケンサ４２ ２へ出力される。

（ブレス１２のドライブ１８に対する制御信号に対応するシーケンサ４２２内の 実効メモリロケーション（第１図）がアドレス指定され、ブレス１２が停止する 。（ステップ５２２））監視コンピュータ４２６が信号を受取った後、待機ルー プに対する復帰が行われる。監視コンピュータ４２６に対する信号によってＣＵ ＲＶＥアレイとＣＨＥＫアレイは、大容量メモリ３８内の指定バンドヒントファ イルへ転送される。更に、必要とあらば、シグネチャの最大最小値を比較シーケ ンス５１６内で計算し、監視コンピュータ４２６へ伝達することができる。監視 コンピュータ４２６は、マタ、コンソール３６でアラームを発生したり、適当な メツセージを発することも行う。

７１割込みに応じて、−シーケンス５３０が実行され、ブレス１２の速度が計算 される。

先に述べた如く、ＳＣ割込みの数、即ち、ラム１４によるストロークの数を表わ すカウントストロークが維持される。（ステップ５１２）（第１図）７１割込み に応じて、ストロークレジスタの内容は分あたりストロークレジスタ（ＳＰＭ） 内へ転送され（ステ、ブ５３２）、そのストロークカウントはゼロにセットされ て次の速度測定の１！備を整える。（ステップ５３４）待機ループに対する復帰 がその後実行される。Ｔ２割込みに応じて、ディスプレイリフレッシュシーケン ス５４０が実行される。Ｔ２割込みは周期的に内部タイマにより発生する。Ｔ２ 割込みに応じて、ＣＵＲＶＥアレイ中の現在のシグネチャと高低アレイ内の偏差 基準シグネチャがＲ５２３２インターフエース４１８を介してコンソール３６へ 伝達される。シグネチャと許容差偏差は操作卓３６上に表示することが望ましい 。更に、ブレス速度（ＳＰＭ）と力の最大最小値（もし計算される場合）も同様 に、種々のパラメータ値と共に、選択的に操作卓へ伝送され表示される。

リセント割込みは、システムパラメータか操作モードを変更することが望ましい 場合、操作卓３６か監視コンピュータ４２６から発生する。リセット割込みに応 して、再初期化シーケンス５５０が実行される。殊に、初期化シーケンス５０２ と、基準生成システム５０４とアナログ入力装置初期化シーケンス５０６は再実 行された後、待機ループへの復帰が実行される。

プログラムは、監視コンピュータ４２６又は操作卓３６からのＱＵＩＴ割込み（ ステップ５６０）の発生により終了する。

マイクロコンピュータ１１１が待機ループを実行し、種々の割込みに応答する一 方、シーケンサ４２２は種々のデジタル入力とタイミングロジック１０１入内の 位相カウントをモニタし、シーケンステーブル内を連続的にサイクルしてかたよ った作業状況を検出する。図面には一木のラインとして種々の導線（結線）を描 いであるが、それらは限定する意味で示した訳ではなく、当業者には明らかなよ うに複数の導線（結線）を備えることも可能なことを理解されたい。更に、上記 説明は本発明の望ましい実施例を示したものであるが、本発明は図面の特殊例に 限定されるものでもない。請求範囲に表現するように本発明の範囲内で諸要素の 設計と構成に変更を施すことが可能である。

ｒ−一−−一−−一一一一−−コ 平成　年　月　日

Claims (2)

【特許請求の範囲】
1. １．−工具と協働して１サイクル全体を制御可能に移動して上記工具に対して諸 刃を発生させるようになったラムを備える打抜きプレスの運転制御方法において 、 上記サイクル中における上記ラムの累進的前進を表示するタイミング信号を発生 し、 上記ラムと関連する一つの力を表わすアナログ信号を発生し、上記サイクル中の ラムの累進的前進に従った割合で上記アナログ信号を周期的にサンプリングして 上記力の瞬間値を表わす継起的なデータバイトを生成し、 第１のラムサイクルにおける累進的前進に対応する一組のデータバイトを基準シ グナチャとしてストアし、続くラムサイクルにおける累進的前進に対応する一組 のデータバイトを現在のシグネチャとしてストアし、上記現在シグネチャを上記 基準シグネチャと比較し、上記比較に従って制御信号を上記プレスに発生する、 段階よりなる前記方法。
2. ２．−工具と協働して−サイクル全体を制御可能に移動して上記工具に対して諸 刃を発生させるようになったラムを備える打抜きプレスの運転制御方法において 、 上記サイクル中におけるラムの累進的前進を表わすタイミング信号を発生し、 上記ラムと関連する一つの力を表わすアナログ信号を発生し、上記サイクル内の ラムの累進的前進に従った割合で上記アナログ信号を周期的にサンプリングして 上記力の瞬間値を表わす継起的なデータバイトを生成し、 一つのラムサイクルにおけるそれぞれの周期的なサンプリング点における所望力 値に対応する一組のデータバイトより成る一個の基準シグネチャの表示をストア し、継起するラムサイクル中の上記サンプリング点に対応する一組のデータバイ トを現在のシグネチャとしてストアし、上記現在シグネチャの各々のバイトを上 記基準シグネチャの対応するバイトと比較し、 上記比較に従って制御信号を上記プレスに発生する、段階より成る前記方法。