JPH0348442A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［産業上の利用分野］ この発明は、半導体装置に関するものであり、とくにチ
ャネルストッパの構造に関するものである。 ［従来の技術］ ＭＯＳトランジスタどうしを電気的に分離するために、
フィールド酸化膜の下に、チャネルストッパが形成され
る。従来のチャネルストッパの形成方法を、第６図と第
７図とを用いて説明する。 第６図に示すように、ｐ型シリコン基板１の主表面に、
シリコン酸化膜２、シリコン窒化Ｍ３、フォトレジスト
４を順に積層する。フォトレジスト４に所定のパターン
ニングを施す。パターンニングされたフォトレジスト４
をマスクにして、シリコン窒化！１！３を選択的にエッ
チング除去し、フィールド酸化膜形戊部に位置するシリ
コン酸化膜２を露出させる。 次に、フォトレジスト４とシリコン窒化膜３をマスクに
して、チャネルストツパの形成に用いるｐ型不純物を、
露出しているシリコン酸化膜２を通して、Ｐ型シリコン
基板１の主表面中にイオン注入する。イオン注入後フォ
トレジスト４を除去し、シリコン窒化Ｈ３をマスクとし
て、シリコン基板１の主表面上に、第７図に示すような
フィールド酸化［６を形威する。 次に第７図に示すように、シリコン基板１の主表面上か
ら、シリコン酸化膜２およびシリコン窒化膜３を除去す
る。次に、熱拡散またはイオン注入によって、フィール
ド酸化膜６をマスクとしてＰ型シリコン基板１の主表面
中に、ｎ型不純物を注入する。次に、シリコン基板１に
熱処理を施すことにより、シリコン基阪１の主表面中に
　ｎ＋型不純物領域５ａ，５ｂとｐ＋型不純物領域７と
を形成する。ｎ＋型不純物領域５ａが、一方のＭＯＳ｝
ランジスタのソース領域またはドレイン領域となる。ｎ
１型不純物鎮域５ｂが、他方のＭＯＳトランジスタのソ
ース領域またはドレイン領域となる。ｐ＋型不純物領域
７は、チャネルストツパの役目を果たす。 チャネルストッパを形成する理由を、第７図を用いて説
明する。フィールド酸化膜６の下に反転層が形成される
と、一方のＭＯＳトランジスタのソース領域またはドレ
イン領域であるｎ十型不純物領域５ａと、他方のＭＯＳ
トランジスタのソース領域またはドレイン領域であるｎ
◆型不純物領域５とが導通してしまい、半導体装置の特
性上好ましくないことが起る。そこで、シリコン基板１
の主表面中に、ｐ型不純物領域７を形成することによっ
て、反転層の形成を防止するのである。 ［発明が解決しようとする課８］ 近年、シリコン基板主表面に形成されるＭＯＳトランジ
スタの個数が飛鑵的に増大している。このため、第７図
のＤで示すフィールド酸化膜６の幅が狭くなってきてい
る。フィールド酸化膜６の幅が狭くなると、ｐ十型不純
物領域７の素子分離耐圧が低下し、低電圧でも反転層が
形成されるということになる。 低電圧で反転層が形威されるということを防ぐため、ｐ
型不純物の濃度を高くすることも考えられるが、そうす
ると、ｐ＋型不純物領域７とｎ＋型不純物領域５ａ，５
ｂの接合耐圧が低下し、低い逆電圧でも、ｐ＋型不純物
領域７とｎ十型不純物領域５ａ，５ｂとが導通してしま
うことになる。 この発明は、このような従来の問題を解決するためにな
されたものである。この発明の目的は、チャネルストツ
バと不純物領域との接合耐圧を低下させることなく、か
つチャネルストッパの素子分離耐圧の向上を図ることが
できる半導体装置を提供することである。 ［課題を解決するための手段］ 半導体装置は、半導体基板の主表面に、第１導電型の不
純物領域と第１導電型の不純物領域に接し、チャネルス
トッパの役目を果たす第２導電型の不純物領域とを備え
ている。 この発明に従った半導体装置に備えられるチャネルスト
ッパの役目を果たす第２導電型の不純物領域には、相対
的に高濃度の不純物部分と相対的に低濃度の不純物部分
とがある。そして、低濃度の不純物部分は、第１導電型
の不純物領域に接して位置している。 ［作用１ この発明に従った半導体装置に備えられるチャネルスト
ツパとなる第２導電型の不純物領域には、相対的に高濃
度の不純物部分と相対的に低濃度の不純物部分とがある
。相対的に低濃度の不純物部分は、第１導電型の不純物
領域に接して位置しているので、チャネルストツパと第
１導電型の不純物領域との接合耐圧の低下を防ぐことが
できる。 また、チャネルストッパとなる第２導電型の不純物領域
は、第１導電型の不純物領域に接している部分以外は、
相対的に高濃度となっているので、素子分離耐圧の向上
を図ることができる。

【実施例】

この発明の一実施例について説明する。相対的に高濃度
の不純物部分と相対的に低濃度の不純物部分とを備えた
、チャネルストツバの役目を果たすｐ型不純物領域の形
威方法の一例として、斜め回転イオン注入法がある。こ
の発明の一実施例においては、斜め回転イオン注入法を
用いてチャネルストツパの役目を果たすｐ型不純物領域
を形威した。 第２図は、斜め回転イオン注入法を実施するための装置
の概略図である。これは、た・とえば電気情報通信学会
技術研究報告，−’　Ｖｏ　ｌ．　８７．　Ｎｏ．２４
３，ｐｌ０１〜１０６．ｒ斜め回転イオン注人によるＬ
ＤＤＴｒ．の特性改善」に示されている。 筆２図に示すように、イオン源１１とｐ型シリコン基板
２１との間には、質量分析磁石１２、加速管１３、Ｙス
キャン電極１４、ｘスキャン電極１５がある。Ｙスキャ
ン電極１４には電源１６、Ｘスキャン電極１５には電源
１７が、それぞれ電気的に接続されている。ｐ型シリコ
ン基板２１は、ウエハステージ２０に載置されており、
ウエ／１ステージ２０は回転機器１つによって回転駆動
される。ｐ型シリコン基板２１の主表面の垂直方向に対
して傾いた方向から、ｐ型シリコン基板２１の主表面中
にイオン１８が注入される位置に、ｐ型シリコン基板２
１がある。 この発明に従った半導体装置の一実施例を以下のように
して作製した。まず、第２図に示すｐ型シリコン基板２
１の主表面上にシリコン酸化膜、シリコン窒化膜、フォ
トレジストを順に積層した。 そして、フォトレジストに所定のパターンニングを施し
、フォトレジストをマスクにしてシリコン窒化膜を選択
的にエッチング除去し、フィールド酸化膜形成部に位置
するシリコン酸化膜を露出させた。ここまでの工程は従
来と同じである。このような状態のｐ型シリコン基板２
１を、第２図に示すウェハステージ２０の上に載置した
。そして、回転機器１９によってウェハステージ２０を
回転駆動することにより、ｐ型シリコン基板２１を回転
させた。ｐ型シリコン基板２１を回転させながら、チャ
ネルストッパの形成に用いるイオン１８をｐ型シリコン
基板２１の主表面中に注入した。 ｐ型シリコン基板２１の主表面の垂直方向に対して斜め
の角度から、イオン１８がｐ型シリコン基板２１の主表
面中に注入されている状態を第３図で示す。第３図では
、第２図に示すｐ型シリコン基板２１主表面上の一つの
素子分離領域に注目している。ウェハステージ２０は、
回転軸２４を中心に回転している。 第３図に示す矢印Ａ方向からｐ型シリコン基板２１を見
た状態の拡大図が、第４Ａ図である。第４Ａ図に示すよ
うに、素子分離領域２つの中央部から左端部にかけて、
イオン１８が注入されている。素子分離領域２９の右端
部は、シリコン窒化膜２２とフォトレジスト２３がマス
クとなり、イオン１８が注入されていない。なお、２４
はシリコン酸化膜である。 第３図に示す矢印Ｂ方向からｐ型シリコン基板２１を見
た状態の拡大図が、第４Ｂ図である。第４Ｂ図に示すよ
うに、この方向からは素子分離領域２つの全面にイオン
１８が注入されている。 第３図に示す矢印Ｃ方向からｐ型シリコン基板２１を見
た状態の拡大図が、第４Ｃ図である。第４Ｃ図に示すよ
うに素子分離領域２９の中央部から右端部にかけてイオ
ン１８が注入されている。 素子分離領域２９の左端部は、シリコン窒化膜２２とフ
ォトレジスト２３がマスクとなり、イオン１８が注入さ
れていない。 以上から分るように、素子分離領域２９，の中央部には
、絶えずイオン１８が注入されており、素子分離領域２
つの両端部は、ｐ型シリコン基板２１の位置によってイ
オン１８が注入されたり、されなかったりしている。 したがって第１図の（ａ）（ｂ）に示すように、素子分
離領域２９の中央部ではイオン注入量が相対的に多くな
っており、素子分離領域２つの両端部ではイオン注入量
が相対的に少なくなっている。 そして、素子分離領域２９の端部でも、素子分離領域２
９の中央部から遠くなるにつれ、徐々にイオン注入量が
減っていっている。 斜めイオン注入終了後、第１図（ａ）に示すフォトレジ
スト２３を除去し、シリコン窒化膜２２をマスクとして
、第１図（Ｃ）に示すフィールド酸化膜２８を素子分離
領域２つに形成した。そして、シリコン酸化膜２４とシ
リコン窒化膜２２とを、ｐ型シリコン基板２１の主表面
上から除去した。 次に第１図（Ｃ）に示すように、フィールド酸化膜２８
をマスクとして、ｐ型シリコン基板２１の主表面中にｎ
＋型不純物を注入した。ｎ十型不純物の注入は、イオン
注入または熱拡散によって行なうことができる。そして
、ｐ型シリコン基板２１に熱処理を施すことにより、ｎ
＋型不純物領域２５ａ，２５ｂとｐ型不純物領域３０と
を形成した。ｐ型不純物領域３０は、高濃度ｐ１型不純
物部分２６と低濃度ｐ一型不純物部分２７とからなる。 ｐ型不純物領域３０がチャネルストッパの役目を果たす
。 ｐ型不純物領域３０の端部、つまりｎ＋型不純物領域２
５ａ，２５ｂとの接合部が低濃度ｐ一型不純物部分２７
となっているのは、前述したように、その部分ではイオ
ン注入量が相対的に少なかったからである。ｐ型不純物
領域３０の中央部が、高濃度ｐ＋型不純物部分２６とな
っているのは、その部分はイオン注入量が相対的に多か
ったからである。したがって、ｐ型不純物領域３０のう
ち、ｎ＋型不純物領域２５ａ，２５ｂとの接合部は、低
濃度ｐ′″型不純物部分２７となっているので、接合耐
圧の低下を防ぐことができる。また、ｐ型不純物領域３
０のうち、中央部は高濃度ｐ＋型不純物部分２６となっ
ているので、素子分離耐圧の向上を図ることができる。 この発明の第１実施例においては、斜め回転イオン注入
法を用いて第１図（Ｃ）に示すチャネルストッパの役目
を果たすｐ型不純物領域３０を形成した。したがって、
ｐ型不純物領域３０の低濃度ｐ一型不純物部分２７のう
ち、ｎ１型不純物領域２５ａ，２５ｂと接する部分を、
最も低濃度にすることができる。 なお、この発明の第１実施例においては、第１図（ｃ）
に示すように、ｐ型不純物領域３０の両端部に低濃度ｐ
一型不純物部分２７を形成したが、この発明においては
これに限定されるわけではなく、ｐｎ接合部ができる側
にだけ低濃度ｐ一型不純物部分を形成してもよい。こρ
ようなことは、半導体基板の端部で起り得る。 この発明の一実施例においては、ｐ型シリコン基板を用
いた。しかしながらこの発明においてはこれに限定され
るわけではなく、真性半導体であってもよい。 また、第１図（Ｃ）に示すように、この発明の−実施例
においてはフィールド酸化膜２８の下にｐ型不純物領域
３０を形威した。しかしながら、この発明においてはこ
れに限定されるわけではなく、ｐ型不純物領域３０の上
にフィールド酸化膜がなくてもよい。 また、この発明の一実施例においては、ｎチャネルＭＯ
Ｓ型トランジスタについて説明したが、この発明におい
てはこれに限定されるわけではなくｐチャネルＭＯＳ型
トランジスタであってもかまわない。 この発明の他の実施例を以下説明する。この発明の一実
施例においては、フィールド酸化膜をＬＯＧＯＳ　（Ｌ
ｏｃａｌ　　Ｏｘｉｄａｔｉｏｎ　　ｏｆ　　Ｓｉｌｉ
ｃｏｎ）を用いて形成したのに対し、この発明の他の実
施例においては、フィールド酸化膜をＳＥＰＯＸ（Ｓｅ
ｌｅｃｔｉｖｅ　　Ｐｏｌｙｓｉｌｉｃｏｎ　　Ｏｘｉ
ｄａｔｉｏｎ）を用いて形威した。 第５Ａ図に示すように、ｐ型シリコン基板３１を用意し
た。 第５Ｂ図に示すように、ｐＩＪ１シリコン基板３１の主
表面上に、シリコン酸化膜３３、ポリシリコンＩＩＩ３
５、シリコン窒化膜３７およびレジスト３９を、順に積
層した。 第５Ｃ図に示すように、レジスト３９を露光することに
より、レジスト３つに所定のパターンニングを施した。 パターンニングされたレジスト３９をマスクとして、シ
リコン窒化膜３７に異方性エッチングをすることにより
、素子分離領域４１を露出させた。 このような状態のＰ型シリコン基板３１を第２図で示す
ウェハステージ２０上に載置した。以後はＰ型シリコン
基板２１をＰ型シリコン基板３１とする。第５Ｃ図に示
すｐ型シリコン基板３１の素子分離領域４１に、この発
明の一実施例と同じ方法を用いて、イオン注入をした。 ｆｆｉｓＤ図に示すように、イオン４３は、素子分離領
域４１の中央部から左端部にかけて注入されている。素
子分離領域４１の右端部は、レジスト３９、シリコン窒
化１１３７の影になっているので、イオン４３は注入さ
れていない。第５Ｄ図は、第３図の矢印Ａ方向からｐ型
シリコン基板３１を見た状態の拡大図である。 第５Ｅ図は、第３図のＢで示す方向から、ｐ型シリコン
基板３１を見た状態の拡大図である。この方向において
は、素子分離領域４１の全面にイオン４３が注入されて
いる。 第５Ｆ図は、第３図の矢印Ｃで示す方向からｐ型シリコ
ン基板３１を見た状態の拡大図である。 この位置においては、素子分離領域４１の中央部から右
端部にかけて、イオン４３が注入されている。素子形成
領域４１の左端部は、レジスト３９、シリコン窒化膜３
７の影になっているので、イオン４３が注入されていな
い。 斜め回転イオン注入終了後、第５Ｇ図に示すように、レ
ジスト３つを除去した。そして、シリコン窒化膜３７を
マスクとして、ポリシリコンｌＩ！３５を選択酸化し、
素子分離領域４１にフィールド酸化ｌｌ＋４４を形成し
た。 第５Ｈ図に示すように、ｐ型シリコン基板３１の主表面
から、シリコン酸化膜３３、ボリシリコン膜３５および
シリコン窒化膜３７を除去した。 そしてフィールド酸化膜４４をマスクとして、ｐ型シリ
コン基板３１中に、ｎ型イオン４５を注入した。なお、
熱拡散によって、ｐ型シリコン基板３１中にｎ型イオン
を拡散してもよい。 第５夏図に示すように、ｐ型シリコン基板３１に熱処理
を施すことにより、ｎ＋型不純物領域４７ｇ，４７ｂと
ｐ型不純物領域５３とを形威した。 ｐＩＪ１不純物領域５３は、高濃度ｐ＋型不純物部分４
９と低濃度ｐ一型不純物部分５１とからなる。 以上により、この発明の他の実施例の製造工程が完了し
た。 ＳＰＥＯＸは、ＬＯＣＯＳに比べて次のような利点があ
る。ｍｓＧ図を参照して、シリコン窒化膜３７の熱膨張
係数とポリシリコン膜３５の熱膨張係数とは異なるので
、選択酸化の際にポリシリコン１１３５には大きなスト
レスがかかり、結晶欠陥が発生する。しかし、第５Ｉ図
に示すように、ポリシリコン１１３５は最終的には除去
されるので、ポリシリコン膜３５に結晶欠陥が生じても
問題は何ら生じない。これに対し、第１図（ａ）を参照
して、ＬＯＧＯＳによれば、シリコン窒化膜２２の熱膨
脹係数とｐ型シリコン基板２１の熱膨張係数との違いが
原因で、選択酸化の際に、ｐ型シリコン基板２１に大き
なストレスがかかり、ｐ型シリコン基板２１の主表面近
傍に結晶欠陥が発生する。この結晶欠陥はそのまま残る
ので、半導体装置の性能劣化の原因となる。 ［効果］ この発明に従った半導体装置に備えられるチャネルスト
ッパとなる第２導電型の不純物領域には、相対的に高濃
度の不純物部分と相対的に低濃度の不純物部分とがある
。相対的に低濃度の不純物部分は、第１導電型の不純物
領域に接して位置しているので、チャネルストツパと第
１導電型の不純物領域との接合耐圧の低下を防ぐことが
できる。 また、チャネルストッパとなる第２導電型の不純物領域
は、第１導電型の不純物領域に接している部分以外は、
相対的に高濃度となっているので、素子分離耐圧の向上
を図ることができる。 したがって、この発明に従った半導体装置によれば、半
導体装置の高集積化により素子分離領域ノＩｉ％カ狭＜
なっても、不純物領域とチャネルストッパの接合耐圧を
低下させることなく、素子分離耐圧の低下を防ぐことが
できる。

【図面の簡単な説明】

第１図は、この発明の一実施例を説明するための図であ
る。 第２図は、斜めイオン注入機の概略図である。 第３図、第４Ａ図、第４Ｂ図および第４ｃ図は、シリコ
ン基板に斜めイオン注入法を用いて、イオン注入をして
いる状態を示す図である。 第５Ａ図から第５１図は、この発明の他の実施例の製造
工程を順に示す工程図である。 第６図および第７図は、従来のチャネルストッパの形成
方法を説明するための図である。 図において、２１はｐ型シリコン基板、２５ａ，２５ｂ
はｎ＋型不純物領域、２６は高濃度ｐ＋型不純物部分、
２７は低濃度ｐ一型不純物部分、３０はｐ型不純物領域
、３１はｐ型シリコン基板、４７ａ，４７ｂはｎ＋型不
純物領域、４９は高濃度ｐ＋型不純物部分、５１は低濃
度ｐ一型不純物部分、５３はｐ型不純物領域を示す。 第２図 第４Ａ図 第４Ｂ図 第４Ｃ図 第 ５Ｈ図 ３１：Ｐ型シリ］？基４及 ４７ａ　，４７ｂ　：　ｎ”　ｆｌ　７１”　托’ｊ’
ｌＢ　旬ｘｉ４９：高一寛席Ｐ＋型Ｔ此物卸分 ５１：ヂム濃席Ｐ−ダ子糺物ま陳 ５３　”　Ｐ　ｆｖ丁糺物錦域 第６図 第７図 ０

Claims (1)

1. 【特許請求の範囲】 半導体基板の主表面に、第１導電型の不純物領域と、前
   記第１導電型の不純物領域に接しチャネルストッパの役
   目を果たす第２導電型の不純物領域と、を備えた半導体
   装置において、 前記第２導電型の不純物領域は、相対的に高濃度の不純
   物部分と相対的に低濃度の不純物部分とを含み、 前記低濃度の不純物部分は、前記第１導電型の不純物領
   域に接して位置していることを特徴とする、半導体装置
   。