CN111933696B - 半导体器件的制备方法 - Google Patents
半导体器件的制备方法 Download PDFInfo
- Publication number
- CN111933696B CN111933696B CN202011093528.XA CN202011093528A CN111933696B CN 111933696 B CN111933696 B CN 111933696B CN 202011093528 A CN202011093528 A CN 202011093528A CN 111933696 B CN111933696 B CN 111933696B
- Authority
- CN
- China
- Prior art keywords
- region
- semiconductor device
- nmos
- semiconductor substrate
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000000463 material Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 150000002500 ions Chemical class 0.000 claims abstract description 27
- 238000000137 annealing Methods 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- -1 phosphorus ions Chemical class 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 239000013078 crystal Substances 0.000 abstract description 4
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- 238000002360 preparation method Methods 0.000 abstract description 4
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910001451 bismuth ion Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本发明提供一种半导体器件的制备方法，包括提供半导体衬底，所述半导体衬底包括NMOS区域，所述NMOS区域内定义有有源区，且所述半导体衬底上形成有栅极材料层，通过在NMOS区域中的有源区之外的区域对所述栅极材料层进行N型离子注入，然后对所述半导体衬底进行退火处理，使注入栅极材料层的N型离子从所述NMOS区域中的有源区之外的区域向所述NMOS区域中的有源区扩散，以实现N型预掺杂。本发明通过高温退火使NMOS区域中的有源区之外的N型离子扩散至有源区，避免N型离子直接注入对栅极结构的损伤，进而避免出现栅极多晶硅晶粒增多的现象，有效抑制栅漏电，提高了半导体器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的制备方法。
背景技术
随着电子设备的广泛应用，半导体的制造工艺得到了飞速的发展，半导体器件的特征尺寸也越来越小，半导体器件中的栅极特性也变得越来越重要。为了减小半导体器件中的栅极电阻，降低阈值电压，高浓度掺杂工艺被使用在源漏极的掺杂及栅极的预掺杂过程中。由于随着半导体器件的特征尺寸(CD) 减小，半导体器件的栅极高度也在减小，在栅极的预掺杂过程中采用的高浓度掺杂工艺，预掺杂离子破坏栅极结构，导致栅极多晶硅晶粒增多（Poly grain），且由于沟道效应导致栅漏电，严重影响最终得到半导体器件性能，特别是对N型互补金属氧化物半导体(NMOS)。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，在实现栅极N型预掺杂的同时避免出现多晶硅晶粒增多的现象，减少栅漏电，提高半导体器件的性能。
本发明提供一种半导体器件的制备方法，包括：
提供半导体衬底，所述半导体衬底包括NMOS区域，所述NMOS区域内定义有有源区，且在所述NMOS区域上形成有栅极材料层；
在所述栅极材料层上形成光刻胶层，所述光刻胶层至少覆盖所述NMOS区域中的有源区；
以所述光刻胶层为掩模，对所述栅极材料层进行N型离子注入；以及
对所述半导体衬底进行退火处理，使注入所述栅极材料层的N型离子从所述NMOS区域中的有源区之外的区域向所述NMOS区域中的有源区扩散，以实现N型预掺杂。
可选的，所述N型离子为磷离子。
可选的，所述N型离子注入的浓度为2.0E15/cm2～5.0E15/cm2，所述N型离子注入的能量为5 kev～15 kev。
可选的，所述N型离子注入的区域围绕所述NMOS区域中的有源区。
可选的，所述N型离子注入的方式为垂直注入。
可选的，对所述半导体衬底进行退火处理的退火温度为900℃-1000℃。
可选的，实现N型预掺杂后还包括：刻蚀所述栅极材料层以形成栅极。
可选的，形成所述栅极之后还包括：在所述栅极上形成侧墙；
对所述半导体衬底离子注入，在所述栅极两侧形成源极和漏极。
可选的，所述半导体衬底还包括PMOS区域，所述NMOS区域和所述PMOS区域之间通过浅沟槽隔离结构隔离。
可选的，所述半导体衬底和所述栅极材料层之间还形成有栅氧化层。
综上，本发明提供一种半导体器件的制备方法，包括提供半导体衬底，所述半导体衬底包括NMOS区域，所述NMOS区域内定义有有源区，且所述半导体衬底上形成有栅极材料层，通过在NMOS区域中的有源区之外的区域对所述栅极材料层进行N型离子注入，然后对所述半导体衬底进行退火处理，使注入栅极材料层的N型离子从所述NMOS区域中的有源区之外的区域向所述NMOS区域中的有源区扩散，以实现N型预掺杂。本发明通过高温退火使NMOS区域中的有源区之外的N型离子扩散至有源区，避免N型离子直接注入对栅极结构的损伤，避免出现栅极多晶硅晶粒增多的现象，有效抑制栅漏电，提高了半导体器件的性能。
附图说明
图1A至图1C为一种半导体器件制备方法中各步骤对应的结构示意图，其中，图1A至图1C为俯视图；
图2为本发明一实施例提供的半导体器件的制备方法的流程图；
图3A-图6B为本发明一实施例提供的半导体器件制备方法中各步骤对应的结构示意图，其中，图3A、图4A、图5A及图6A为俯视图，图3B、图4B、图5B及图6B分别为图3A、图4A、图5A及图6A沿AA´方向的剖面示意图；
其中，附图标记为：
100、200-半导体衬底；110、210-NMOS区域；120、220-PMOS区域；110a、210a -NMOS区域内有源区；120a、220a -PMOS区域内有源区；102、202-栅极材料层；103、203-光刻胶层；104、204-栅极；1041、2041-NMOS的栅极；1042、2042-PMOS的栅极；201-栅氧化层；230-浅沟槽隔离结构。
具体实施方式
图1A至图1C为一种半导体器件的制备方法中各步骤对应的结构示意图，图1A至图1C为俯视图。如图1A至图1C所示，所述半导体器件的制备方法包括：
如图1A所示，提供半导体衬底100，所述半导体衬底100包括NMOS区域110和PMOS区域120，所述NMOS区域110和所述PMOS区域120内分别定义有有源区，如NMOS区域110内有源区（NMOS AA）110a，PMOS区域120内有源区（PMOS AA）120a，且在所述NMOS区域和所述PMOS区域上依次形成有栅氧化层（图中未示出）和栅极材料层102。
如图1B所示，在所述栅极材料层102上形成光刻胶层103，所述光刻胶层103覆盖所述PMOS区域120，然后，以所述光刻胶层103为掩模，对所述NMOS区域110上的栅极材料层102进行N型离子注入，实现N型预掺杂。
如图1C所示，刻蚀所述栅极材料层102以形成栅极104，如在所述NMOS区域110上形成NMOS的栅极1041，在所述PMOS区域120上形成PMOS的栅极1042。
上述半导体制备方法中，对所述NMOS区域110上的栅极材料层直接通过N型离子注入的方式实现栅极的N型预掺杂，随着半导体器件的特征尺寸(CD) 减小，半导体器件的栅极高度也在减小，在栅极的预掺杂过程中采用的高浓度掺杂工艺，预掺杂离子破坏栅极结构，导致栅极多晶硅晶粒增多（Poly grain），且由于沟道效应导致栅漏电，严重影响最终得到半导体器件性能。
为解决上述问题，本发明提供一种半导体器件的制备方法，通过对NMOS区域中的有源区之外栅极材料层进行N型离子注入，然后对所述半导体衬底进行退火处理，使注入的N型离子从所述NMOS区域中的有源区之外的区域向所述NMOS区域中的有源区扩散，以实现N型预掺杂。本发明通过高温退火使NMOS区域中的有源区之外的N型离子扩散至有源区，避免N型离子直接注入对栅极结构的损伤，进而避免出现栅极多晶硅晶粒增多（Poly grain）的现象，有效抑制栅漏电，提高了半导体器件的性能。
以下结合附图和具体实施例对本发明的半导体器件的制备方法作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
图2为本实施例提供的一种半导体器件的制备方法的流程图，如图2所示，本实施例提供的半导体器件的制备方法包括：
S01：提供半导体衬底，所述半导体衬底包括NMOS区域，所述NMOS区域内定义有有源区，且在所述NMOS区域上形成有栅极材料层；
S02：在所述栅极材料层上形成光刻胶层，所述光刻胶层至少覆盖所述NMOS区域中的有源区；
S03：以所述光刻胶层为掩模，对所述栅极材料层进行N型离子注入；以及
S04：对所述半导体衬底进行退火处理，使注入所述栅极材料层的N型离子从所述NMOS区域中的有源区之外的区域向所述NMOS区域中的有源区扩散，以实现N型预掺杂。
图3A-图6B为本实施例提供的半导体器件制备方法中各步骤对应的结构示意图，其中，图3A、图4A、图5A及图6A为俯视图，图3B、图4B、图5B及图6B分别为图3A、图4A、图5A及图6A沿AA´方向的剖面示意图。下面结合图2及图3A-图6B详细介绍本实施例提供的半导体器件制备方法。
如图3A和图3B所示，执行步骤S01，提供半导体衬底200，所述半导体衬底200包括NMOS区域210和PMOS区域220，所述NMOS区域210和所述PMOS区域220内分别定义有有源区，如NMOS区域210内有源区（NMOS AA）210a，PMOS区域220内有源区（PMOS AA）220a，且在所述NMOS区域和所述PMOS区域上形成有栅极材料层202。
所述NMOS区域210和所述PMOS区域220之间通过浅沟槽隔离结构（STI）230隔离。所述半导体衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。所述栅极材料层202可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种。本实施例中所述栅极材料层202为多晶硅层，用于经后续的刻蚀工艺来形成栅极。所述栅极材料层202可以是通过化学气相沉积、磁控溅射、物理气相沉积或原子层沉积等方法形成的。此外，在所述半导体衬底200与所述栅极材料层202之间还可以形成有栅氧化层201，所述栅氧化层例如可以为氧化硅层，可以是通过热氧化工艺形成。
接着，参考图4A和图4B所示，执行步骤S02，在所述栅极材料层202上形成光刻胶层203，所述光刻胶层203至少覆盖所述PMOS区域220及所述NMOS区域210中的有源区210a。具体的，首先，在所述栅极材料层202上形成光刻胶层，然后通过显影曝光进行图案化，使光刻胶层覆盖所述PMOS区域210及所述NMOS区域中的有源区210a。本实施例中，后续N型离子注入的区域包括NMOS区域210中的有源区210a之外所有区域，故光刻胶层覆盖所述PMOS区域210及所述NMOS区域中的有源区210a，在本发明其他是实施例中，后续N型离子注入的区域可以是NMOS区域210中的有源区210a之外的部分区域，相应的，光刻胶层的覆盖区域也可以随着后续N型离子的注入区域作相应调整。
接着，继续参考图4A和图4B所示，执行步骤S03，以所述光刻胶203为掩模，对所述栅极材料层202进行N型离子注入。所述N型离子为磷离子、砷离子、锑离子或铋离子中的一种或组合。在本实施例中，所述N型离子为磷离子。其中，所述N型离子注入的能量为5kev～15kev，所述N型离子注入的浓度为2.0E15/cm2～5.0E15/cm2。本实施例中，所述N型离子注入的方式为垂直注入，且所述N型离子注入的区域围绕所述NMOS区域210中的有源区210a。
接着，参考图5A和图5B所示，执行步骤S04，对所述半导体衬底200进行退火处理，使注入的N型离子从所述NMOS区域210中的有源区210a之外的区域向所述NMOS区域210中的有源区210a扩散，以实现N型预掺杂。其中，所述半导体衬底200进行退火处理的退火温度为900℃-1000℃，例如为900℃、940℃或980℃等。由于N型离子注入的区域围绕所述NMOS区域210中的有源区210a，退火处理使N型离子从所述NMOS区域210中的有源区210a的四周向有源区210a扩散，实现N型预掺杂。本实施例是通过扩散实现栅极的N型预掺杂，而不是直接的N型离子注入，避免对后续形成的栅极结构造成的损伤，避免出现栅极多晶硅晶粒增多（Poly grain）的现象，有效抑制栅漏电，提高了最终得到半导体器件的性能。
需要说明的是，本实施例提供的半导体器件的制备方法中针对的是NMOS栅极的N型预掺杂，当然，半导体器件的制备方法还可以包括对半导体衬底上PMOS区域进行相应预掺杂工艺，具体可以通过现有技术中的各种工艺来实现，此处不再赘述。
接着，参考图6A和图6B型所示，本实施例提供的半导体器件还包括：刻蚀所述栅极材料层以形成栅极204及在所述栅极上形成侧墙。
具体的，进行N型预掺杂后，首先，在所述栅极材料层上依次形成硬掩模和光刻胶层，所述硬掩膜层包括依次形成在所述栅极材料层上的氧化硅层和氮化硅层；然后，对光刻胶层进行曝光显影，以在光刻胶层上形成栅极图案；接着，以具有栅极图形的光刻胶层为掩模刻蚀硬掩膜层，将栅极图案转移至硬掩膜层；接着，以具有栅极图形的刻硬掩膜层为掩模依次刻蚀栅极材料层和栅氧化层，形成栅极204，具体的，分别在所述NMOS区域210和所述PMOS区域220形成NMOS栅极2041和PMOS栅极2042。形成栅极204之后可根据后续工艺需要保留或去除硬掩模层。
接着，在所述栅极204上形成侧墙(Spacer)，所述侧墙可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。在栅极204两侧形成侧墙后，在半导体衬底200上定义出源极区域、漏极区域，以离子注入的方法对栅极和栅极两侧的半导体衬底进行掺杂，形成漏极和源极。
综上所述，本实施例提供了一种半导体器件的制备方法，包括提供半导体衬底，所述半导体衬底包括NMOS区域，所述NMOS区域内定义有有源区，且所述半导体衬底上形成有栅极材料层，通过在NMOS区域中的有源区之外的区域对所述栅极材料层进行N型离子注入，然后对所述半导体衬底进行退火处理，使注入的N型离子从所述NMOS区域中的有源区之外的区域向所述NMOS区域中的有源区扩散，以实现N型预掺杂。本发明通过高温退火使NMOS区域中的有源区之外的N型离子扩散至有源区，避免N型离子直接注入对栅极结构的损伤，进而避免出现栅极多晶硅晶粒增多的现象，有效抑制栅漏电，提高了半导体器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件的制备方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括NMOS区域，所述NMOS区域内定义有有源区，且在所述NMOS区域上形成有栅极材料层；
在所述栅极材料层上形成光刻胶层，所述光刻胶层至少覆盖所述NMOS区域中的有源区；
以所述光刻胶层为掩模，对所述栅极材料层进行N型离子注入；以及
对所述半导体衬底进行退火处理，使注入所述栅极材料层的N型离子从所述NMOS区域中的有源区之外的区域向所述NMOS区域中的有源区扩散，以实现N型预掺杂。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述N型离子为磷离子。
3.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述N型离子注入的浓度为2.0E15/cm2～5.0E15/cm2，所述N型离子注入的能量为5 kev～15 kev。
4.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述N型离子注入的区域围绕所述NMOS区域中的有源区。
5.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述N型离子注入的方式为垂直注入。
6.根据权利要求1所述的半导体器件的制备方法，其特征在于，对所述半导体衬底进行退火处理的退火温度为900℃-1000℃。
7.根据权利要求1所述的半导体器件的制备方法，其特征在于，实现N型预掺杂后还包括：刻蚀所述栅极材料层以形成栅极。
8.根据权利要求7所述的半导体器件的制备方法，其特征在于，形成所述栅极之后还包括：
在所述栅极上形成侧墙；
对所述半导体衬底离子注入，在所述栅极两侧形成源极和漏极。
9.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体衬底还包括PMOS区域，所述NMOS区域和所述PMOS区域之间通过浅沟槽隔离结构隔离。
10.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体衬底和所述栅极材料层之间还形成有栅氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011093528.XA CN111933696B (zh) | 2020-10-14 | 2020-10-14 | 半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011093528.XA CN111933696B (zh) | 2020-10-14 | 2020-10-14 | 半导体器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111933696A CN111933696A (zh) | 2020-11-13 |
| CN111933696B true CN111933696B (zh) | 2020-12-25 |
Family
ID=73334536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011093528.XA Active CN111933696B (zh) | 2020-10-14 | 2020-10-14 | 半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111933696B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112071751B (zh) * | 2020-11-11 | 2021-02-19 | 晶芯成(北京)科技有限公司 | 一种半导体器件的制造方法 |
| CN113838925B (zh) * | 2021-09-23 | 2024-04-09 | 长江存储科技有限责任公司 | 一种半导体器件及其制备方法 |
| CN116419562B (zh) * | 2023-06-09 | 2023-09-08 | 合肥晶合集成电路股份有限公司 | 半导体装置及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050067730A (ko) * | 2003-12-29 | 2005-07-05 | 동부아남반도체 주식회사 | 듀얼 게이트 전극의 제조 방법 |
| US7078302B2 (en) * | 2004-02-23 | 2006-07-18 | Applied Materials, Inc. | Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal |
| CN102800595B (zh) * | 2011-05-26 | 2015-03-11 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管形成方法及对应cmos结构形成方法 |
| CN105762067A (zh) * | 2014-12-16 | 2016-07-13 | 中芯国际集成电路制造(上海)有限公司 | 栅极的制作方法及半导体器件 |
-
2020
- 2020-10-14 CN CN202011093528.XA patent/CN111933696B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111933696A (zh) | 2020-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7727842B2 (en) | Method of simultaneously siliciding a polysilicon gate and source/drain of a semiconductor device, and related device | |
| US6855641B2 (en) | CMOS transistor having different PMOS and NMOS gate electrode structures and method of fabrication thereof | |
| CN111933696B (zh) | 半导体器件的制备方法 | |
| US5674760A (en) | Method of forming isolation regions in a MOS transistor device | |
| US7265011B2 (en) | Method of manufacturing a transistor | |
| US6709939B2 (en) | Method for fabricating semiconductor device | |
| CN115295494B (zh) | 一种半导体结构的制作方法 | |
| KR20160012459A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN110265359B (zh) | 半导体器件及其制造方法 | |
| US20090050980A1 (en) | Method of forming a semiconductor device with source/drain nitrogen implant, and related device | |
| JP2003078137A (ja) | 高められたソース／ドレインをポリスペーサーを用いて形成する方法 | |
| US20090096023A1 (en) | Method for manufacturing semiconductor device | |
| US20050142785A1 (en) | Method of fabricating semiconductor device | |
| KR100588658B1 (ko) | 반도체 장치의 모스 트랜지스터 제조 방법 | |
| US20020013016A1 (en) | Method for fabricating semiconductor device | |
| KR0170515B1 (ko) | Gold구조를 갖는 반도체장치 및 그의 제조방법 | |
| KR20100057185A (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH0575045A (ja) | 半導体装置の製造方法 | |
| CN108807533B (zh) | 半导体装置及其形成方法 | |
| KR100304975B1 (ko) | 반도체소자제조방법 | |
| KR0186019B1 (ko) | 트랜치 캐패시터 셀 공정방법 | |
| KR100439102B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100967485B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| KR100529447B1 (ko) | 반도체 장치의 모스 트랜지스터 제조 방법 | |
| JPH0438834A (ja) | Ｍｏｓトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240401 Address after: 230012 No.88, xifeihe Road, Hefei comprehensive free trade zone, Xinzhan District, Hefei City, Anhui Province Patentee after: Hefei crystal integrated circuit Co.,Ltd. Country or region after: China Address before: No.18-h1105, Yinchun Road, science and technology R & D base, Maigaoqiao entrepreneurship Park, Qixia District, Nanjing, Jiangsu Province, 210046 Patentee before: Nanjing crystal drive integrated circuit Co.,Ltd. Country or region before: China |