JPH0341770A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0341770A JPH0341770A JP1177440A JP17744089A JPH0341770A JP H0341770 A JPH0341770 A JP H0341770A JP 1177440 A JP1177440 A JP 1177440A JP 17744089 A JP17744089 A JP 17744089A JP H0341770 A JPH0341770 A JP H0341770A
- Authority
- JP
- Japan
- Prior art keywords
- diffused layer
- contact
- diffusion layer
- pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 10
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 6
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置に関し、特にパッドに静電気等に
よる外部サージが加えられた際に破壊を免れるようにな
された半導体装置に関する。
よる外部サージが加えられた際に破壊を免れるようにな
された半導体装置に関する。
［従来の技術］
半導体装置が、高密度化されるにつれて各種拡散層も浅
く狭いものとなされてきているが、このような拡散層が
パッドに接続されることなくパッドの近傍に（例えば、
３００μｍ以内の範囲に）存在しているときには、パッ
ドに外部サージが加わった場合に、この拡散層の接合が
破壊されてしまうことがある。
く狭いものとなされてきているが、このような拡散層が
パッドに接続されることなくパッドの近傍に（例えば、
３００μｍ以内の範囲に）存在しているときには、パッ
ドに外部サージが加わった場合に、この拡散層の接合が
破壊されてしまうことがある。
従来の半導体装置の入力バッド付近の平面図を第３図に
示す、第３図に図示したものは、入力保護装置を有する
パッドの例であって、同図において、１１Ａ〜１１Ｃは
アルミニウム配線、１３Ａ〜１３Ｄは、ｐ型半導体基板
の表面領域内に形成されたｎ型拡散層、１２Ａ〜１２Ｄ
は、ｎ型拡散層１３Ａ〜１３Ｄとアルミニウム配線１１
Ａ〜１１Ｃを接続するためのコンタクト、１４は、ポリ
シリコンで形成されたゲート電極である。アルミニウム
配線１１Ａの表面がらは、半導体装置全体を被覆するパ
ッシベーション！！！（図示なし）が、図中破線で示す
ように除去されてその部分がポンディングパッド１０と
なされている。また、アルミニウム配線１１Ｂは接地さ
れている。
示す、第３図に図示したものは、入力保護装置を有する
パッドの例であって、同図において、１１Ａ〜１１Ｃは
アルミニウム配線、１３Ａ〜１３Ｄは、ｐ型半導体基板
の表面領域内に形成されたｎ型拡散層、１２Ａ〜１２Ｄ
は、ｎ型拡散層１３Ａ〜１３Ｄとアルミニウム配線１１
Ａ〜１１Ｃを接続するためのコンタクト、１４は、ポリ
シリコンで形成されたゲート電極である。アルミニウム
配線１１Ａの表面がらは、半導体装置全体を被覆するパ
ッシベーション！！！（図示なし）が、図中破線で示す
ように除去されてその部分がポンディングパッド１０と
なされている。また、アルミニウム配線１１Ｂは接地さ
れている。
第３図に図示された部分の等価回路を第４図に示す、ポ
ンディングパッド１０は、拡散層１３Ａによって形成さ
れ抵抗Ｒ，，Ｒ，を介して保護さるべき内部回路のトラ
ンジスタＱ３に接続されている。トランジスタＱ１．Ｑ
２は保護用トランジスタであって、それぞれ、拡散層１
３Ａ、１３Ｂ；１３Ａ、１３Ｃをソース・ドレイン領域
とし、アルミニウム配置！ＩＩＡ；ゲート電極１４をゲ
ート電極として構成されている。また、トランジスタＱ
は、拡散層１３Ａ、１３Ｄ間で形成される寄生トランジ
スタである。ここでは、アルミニウム配線１１Ｃが接地
されているものとされている。
ンディングパッド１０は、拡散層１３Ａによって形成さ
れ抵抗Ｒ，，Ｒ，を介して保護さるべき内部回路のトラ
ンジスタＱ３に接続されている。トランジスタＱ１．Ｑ
２は保護用トランジスタであって、それぞれ、拡散層１
３Ａ、１３Ｂ；１３Ａ、１３Ｃをソース・ドレイン領域
とし、アルミニウム配置！ＩＩＡ；ゲート電極１４をゲ
ート電極として構成されている。また、トランジスタＱ
は、拡散層１３Ａ、１３Ｄ間で形成される寄生トランジ
スタである。ここでは、アルミニウム配線１１Ｃが接地
されているものとされている。
第５図（ａ）は第３図の部分拡大図であり、第５図（ｂ
）はそのＸ−Ｙ線断面図である。第５図（ｂ）に示され
るように、ｎ型拡散層１３Ａ、１３Ｄは、ｐ型半導体基
板１５の表面領域内にチャネルストッパ１６およびフィ
ールド酸化膜１７に分離されて形成されている。これら
の拡散層１３Ａ、１３Ｄは、コンタクト１２Ａ、１２Ｄ
を介して、眉間絶縁膜１８上に形成されたアルミニウム
配線１１Ａ、１１Ｃと接続されている。
）はそのＸ−Ｙ線断面図である。第５図（ｂ）に示され
るように、ｎ型拡散層１３Ａ、１３Ｄは、ｐ型半導体基
板１５の表面領域内にチャネルストッパ１６およびフィ
ールド酸化膜１７に分離されて形成されている。これら
の拡散層１３Ａ、１３Ｄは、コンタクト１２Ａ、１２Ｄ
を介して、眉間絶縁膜１８上に形成されたアルミニウム
配線１１Ａ、１１Ｃと接続されている。
［発明が解決しようとする課題］
上述した従来の半導体装置では、ポンディングパッド１
０に異常電圧が加わった場合には、保護用トランジスタ
Ｑ＋、Ｑａが導通して内部回路を保護するようになされ
ているが、パッド１０に立上りが急峻なパルスが印加さ
れた場合には、トランジスタＱｌ、Ｑａが導通する迄は
バッド１０は高電圧にさらされる。その場合、近くに拡
散層１３Ｄが存在する場合には、拡散層１３Ａ、１３Ｄ
間がパンチスルー状態となり、アルミニウム配線１１Ａ
、１１０間に過大な電流が流れる。その場合、コンタク
トＩｆｆｆの狭い方のコンタクトにおいて（第５図の場
合コンタクト１２Ｄにおいて〉、コンタクト抵抗により
その部分が瞬時に高温に達し、コンタクト上の配線金属
（Ａ１）がシリコン基板へ溶出し、シリコンと合金化す
る。そこで、コンタクト１２Ｄ下にはアルミニウムアロ
イスパイク１９が発生し、その際コンタクト１２Ｄと拡
散層１３Ｄの端部との距離（が短い場合には、このアル
ミニウムアロイスパイク１９がｐｎ接合を突き抜けこれ
を破壊する。
０に異常電圧が加わった場合には、保護用トランジスタ
Ｑ＋、Ｑａが導通して内部回路を保護するようになされ
ているが、パッド１０に立上りが急峻なパルスが印加さ
れた場合には、トランジスタＱｌ、Ｑａが導通する迄は
バッド１０は高電圧にさらされる。その場合、近くに拡
散層１３Ｄが存在する場合には、拡散層１３Ａ、１３Ｄ
間がパンチスルー状態となり、アルミニウム配線１１Ａ
、１１０間に過大な電流が流れる。その場合、コンタク
トＩｆｆｆの狭い方のコンタクトにおいて（第５図の場
合コンタクト１２Ｄにおいて〉、コンタクト抵抗により
その部分が瞬時に高温に達し、コンタクト上の配線金属
（Ａ１）がシリコン基板へ溶出し、シリコンと合金化す
る。そこで、コンタクト１２Ｄ下にはアルミニウムアロ
イスパイク１９が発生し、その際コンタクト１２Ｄと拡
散層１３Ｄの端部との距離（が短い場合には、このアル
ミニウムアロイスパイク１９がｐｎ接合を突き抜けこれ
を破壊する。
［課題を解決するための手段］
本発明による半導体装置は、ポンディングパッドに直接
接続された第１の拡散層と、この第１の拡散層の近傍（
＊ね３００μｍ以内）に形成された第２の拡散層とを備
えており、第２の拡散層を金属配線に接続するためのコ
ンタクトは、第２の拡散層の第１の拡散層寄りの端部か
ら１０μｍ以上の距離をおいて形成されている。
接続された第１の拡散層と、この第１の拡散層の近傍（
＊ね３００μｍ以内）に形成された第２の拡散層とを備
えており、第２の拡散層を金属配線に接続するためのコ
ンタクトは、第２の拡散層の第１の拡散層寄りの端部か
ら１０μｍ以上の距離をおいて形成されている。
［実施例］
次に、°本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）は、本発明の一実施例を示す平面図であり
、第１図（ｂ）はそのＸ−Ｙ１！１画面であっで、これ
らの図において、第５図に示した従来例の部分と共通す
る部分には同一の参照番号が付されているので重複する
説明は省略する。この実施例では、ｎ型拡散層１３Ｄを
アルミニウム配線１１Ｄと接続するためのコンタクト１
２Ｄが、ｎ型拡散層１３Ｄのｎ型拡散層１３Ａ寄りの端
部から距離１（２１０μｍ）を隔てて形成されている。
、第１図（ｂ）はそのＸ−Ｙ１！１画面であっで、これ
らの図において、第５図に示した従来例の部分と共通す
る部分には同一の参照番号が付されているので重複する
説明は省略する。この実施例では、ｎ型拡散層１３Ｄを
アルミニウム配線１１Ｄと接続するためのコンタクト１
２Ｄが、ｎ型拡散層１３Ｄのｎ型拡散層１３Ａ寄りの端
部から距離１（２１０μｍ）を隔てて形成されている。
このようにこの距離１を大きく設定すると、板金、コン
タクト１２Ｄに過大電流が流れてアルミニウムアロイス
パイク１９が発生しても、これが拡散層１３Ｄ内にとど
まりｐｎ接合を突き抜けることがない。
タクト１２Ｄに過大電流が流れてアルミニウムアロイス
パイク１９が発生しても、これが拡散層１３Ｄ内にとど
まりｐｎ接合を突き抜けることがない。
第２図は、コンタクト１２Ｄのサイズおよびコンタクト
１２Ｄと拡散層１３Ｄの端部との距離を変化させて作製
したＴ Ｅ Ｇ （Ｔｅ５ｔ Ｅｌｅｍｅｎｔ Ｇｒｏ
ｕｐ）に対して、Ｍ Ｉ Ｌ−３ＴＤ−８８３に従って
、Ｃ＝１００ｐＦ、Ｒ＝１．５ｋＱを介しＴ２ｋＶのパ
ルスをポンディングパッド１０に印加した場合に発生す
る不良率を示すグラフである。同図から明らかなように
、コンタクトサイズが大きくなるほど不良率は下り、ま
た、コンタクト−拡散層端部間距離が１０μｍ以上では
不良率が激減している。
１２Ｄと拡散層１３Ｄの端部との距離を変化させて作製
したＴ Ｅ Ｇ （Ｔｅ５ｔ Ｅｌｅｍｅｎｔ Ｇｒｏ
ｕｐ）に対して、Ｍ Ｉ Ｌ−３ＴＤ−８８３に従って
、Ｃ＝１００ｐＦ、Ｒ＝１．５ｋＱを介しＴ２ｋＶのパ
ルスをポンディングパッド１０に印加した場合に発生す
る不良率を示すグラフである。同図から明らかなように
、コンタクトサイズが大きくなるほど不良率は下り、ま
た、コンタクト−拡散層端部間距離が１０μｍ以上では
不良率が激減している。
なお、上記実施例では、入力バッドに関して、また、パ
ッドの近傍に存在する拡散層は接地電位に接続されるも
のとして説明したが、本発明は、上記実施例に限定され
るものではなく、他のパッドや他の電源、信号線に接続
された拡散層についても適用しうるものである。
ッドの近傍に存在する拡散層は接地電位に接続されるも
のとして説明したが、本発明は、上記実施例に限定され
るものではなく、他のパッドや他の電源、信号線に接続
された拡散層についても適用しうるものである。
［発明の効果］
以上説明したように、本発明は、パッドに直接接続され
た第１の拡散層の近傍に存在する第２の拡散層のコンタ
クトを、第２の拡散層の第１の拡散層寄りの端部から１
０μｍ以上隔てて形成したものであるので、本発明によ
れば、パッドに異常電圧が印加され、第２の拡散層のコ
ンタクトに大電流が流れてもアルミニウムアロイスパイ
クが拡散層の接合を突き抜けることはなくなり、不良の
発生を大幅に減少させることができる。
た第１の拡散層の近傍に存在する第２の拡散層のコンタ
クトを、第２の拡散層の第１の拡散層寄りの端部から１
０μｍ以上隔てて形成したものであるので、本発明によ
れば、パッドに異常電圧が印加され、第２の拡散層のコ
ンタクトに大電流が流れてもアルミニウムアロイスパイ
クが拡散層の接合を突き抜けることはなくなり、不良の
発生を大幅に減少させることができる。
第■図（ａ）は、本発明の一実施例を示す平面図、第１
図（ｂ）は、そのＸ−ＹｌｔＩｒ面図、第２図は、本発
明の詳細な説明するためのグラフ、第３図は、従来例を
示す平面図、第４図は、その等価回路図、第５図（ａ）
は、その部分拡大図、第５図（ｂ）は、第５図（ａ＞の
Ｘ−Ｙ線断面図である。 １０・・・ポンディングパッド、 １１．Ａ〜１１Ｄ
・・・アルミニウム配線、 １２Ａ〜１２Ｄ・・・コン
タクト、 １３Ａ〜１３Ｄ・・・ｎ型拡散層、 １４・
・・ゲート電極、 １５・・・ｐ型半導体基板、 １
６・・チャネルストッパ、 １７・・・フィールド酸
化膜、１８・・・層間絶縁膜、 １９・・・アルミニウ
ムアロイスパイク。
図（ｂ）は、そのＸ−ＹｌｔＩｒ面図、第２図は、本発
明の詳細な説明するためのグラフ、第３図は、従来例を
示す平面図、第４図は、その等価回路図、第５図（ａ）
は、その部分拡大図、第５図（ｂ）は、第５図（ａ＞の
Ｘ−Ｙ線断面図である。 １０・・・ポンディングパッド、 １１．Ａ〜１１Ｄ
・・・アルミニウム配線、 １２Ａ〜１２Ｄ・・・コン
タクト、 １３Ａ〜１３Ｄ・・・ｎ型拡散層、 １４・
・・ゲート電極、 １５・・・ｐ型半導体基板、 １
６・・チャネルストッパ、 １７・・・フィールド酸
化膜、１８・・・層間絶縁膜、 １９・・・アルミニウ
ムアロイスパイク。
Claims (1)
- 第１導電型の半導体基板の表面領域内に形成され、パッ
ドに第１のコンタクトを介して接続された第２導電型の
第１の拡散層と、該第１の拡散層の近傍の前記半導体基
板の表面領域内に形成された、第２のコンタクトを介し
て金属配線に接続された第２の拡散層とを具備する半導
体装置において、前記第２の拡散層の前記第１の拡散層
側の端部から前記第２のコンタクト迄は１０μｍ以上の
距離をもって隔てられていることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177440A JP2776569B2 (ja) | 1989-07-10 | 1989-07-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177440A JP2776569B2 (ja) | 1989-07-10 | 1989-07-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0341770A true JPH0341770A (ja) | 1991-02-22 |
| JP2776569B2 JP2776569B2 (ja) | 1998-07-16 |
Family
ID=16030985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1177440A Expired - Lifetime JP2776569B2 (ja) | 1989-07-10 | 1989-07-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776569B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400026B1 (en) * | 1999-06-24 | 2002-06-04 | Nec Corporation | Semiconductor device with the copper containing aluminum alloy bond pad on an active region |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6144471A (ja) * | 1984-06-06 | 1986-03-04 | テキサス インスツルメンツ インコーポレイテッド | 半導体ディバイス用保護装置 |
| JPS62165362A (ja) * | 1986-01-17 | 1987-07-21 | Nec Corp | 半導体集積回路装置 |
| JPS63102366A (ja) * | 1986-10-20 | 1988-05-07 | Toshiba Corp | 半導体装置 |
| JPS6428949A (en) * | 1987-07-24 | 1989-01-31 | Nec Corp | Semiconductor input protective device |
-
1989
- 1989-07-10 JP JP1177440A patent/JP2776569B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6144471A (ja) * | 1984-06-06 | 1986-03-04 | テキサス インスツルメンツ インコーポレイテッド | 半導体ディバイス用保護装置 |
| JPS62165362A (ja) * | 1986-01-17 | 1987-07-21 | Nec Corp | 半導体集積回路装置 |
| JPS63102366A (ja) * | 1986-10-20 | 1988-05-07 | Toshiba Corp | 半導体装置 |
| JPS6428949A (en) * | 1987-07-24 | 1989-01-31 | Nec Corp | Semiconductor input protective device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400026B1 (en) * | 1999-06-24 | 2002-06-04 | Nec Corporation | Semiconductor device with the copper containing aluminum alloy bond pad on an active region |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2776569B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509067A (en) | Semiconductor integrated circuit devices with protective means against overvoltages | |
| US5440162A (en) | ESD protection for submicron CMOS circuits | |
| KR910009355B1 (ko) | Mos형 반도체장치의 입력보호회로 | |
| JP2626229B2 (ja) | 半導体入力保護装置 | |
| EP0218685A1 (en) | INPUT CIRCUIT PROTECTED FROM ELECTROSTATIC DISCHARGE. | |
| CN1922739A (zh) | 在接合焊盘下的低电容静电放电保护结构 | |
| EP0253105A1 (en) | Integrated circuit with improved protective device | |
| JP2822915B2 (ja) | 半導体装置 | |
| US7898035B2 (en) | Semiconductor device | |
| JPH0341770A (ja) | 半導体装置 | |
| JP3314760B2 (ja) | 静電保護素子、静電保護回路及び半導体装置 | |
| JP2611639B2 (ja) | 半導体装置 | |
| JPH0821630B2 (ja) | 半導体装置 | |
| JPH0518466B2 (ja) | ||
| JP3033251B2 (ja) | 半導体装置 | |
| JPS61263276A (ja) | 半導体装置 | |
| JPH065748B2 (ja) | 半導体装置の静電破壊防止装置 | |
| JPS6336554A (ja) | 半導体装置 | |
| JPH025478A (ja) | 半導体装置 | |
| JPH06140588A (ja) | 半導体集積回路 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JPH0329361A (ja) | 半導体装置 | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPS63291470A (ja) | 半導体集積回路装置の保護回路 | |
| JP2949769B2 (ja) | 半導体入力保護装置 |