CN1922739A - 在接合焊盘下的低电容静电放电保护结构 - Google Patents

在接合焊盘下的低电容静电放电保护结构 Download PDF

Info

Publication number
CN1922739A
CN1922739A CNA2005800052132A CN200580005213A CN1922739A CN 1922739 A CN1922739 A CN 1922739A CN A2005800052132 A CNA2005800052132 A CN A2005800052132A CN 200580005213 A CN200580005213 A CN 200580005213A CN 1922739 A CN1922739 A CN 1922739A
Authority
CN
China
Prior art keywords
diffusion
trap
esd
protection structure
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800052132A
Other languages
English (en)
Other versions
CN100514678C (zh
Inventor
兰迪·L·亚克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34886769&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1922739(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN1922739A publication Critical patent/CN1922739A/zh
Application granted granted Critical
Publication of CN100514678C publication Critical patent/CN100514678C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/917—Plural dopants of same conductivity type in same region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示一种大体上位于一集成电路接合焊盘下的静电放电保护结构。通过将一正向二极管插入所述接合焊盘与所述静电放电箝位电路之间，来将此静电放电保护结构形成为一低电容结构。将所述静电放电保护结构放置在所述接合焊盘下可消除寄生衬底电容，且利用由所述插入的正向偏压二极管所形成的一寄生PNP晶体管。所述静电放电保护结构包含大体上位于一要受静电放电保护的接合焊盘下的相邻交替的P+和N+扩散。使用金属通孔将所述P+扩散连接到所述接合焊盘金属，所述金属通孔穿过一位于所述接合焊盘与所述P+和N+扩散之间的绝缘层。所述N+扩散邻近所述P+扩散。一N+扩散围绕所述N+和P+扩散，并将所述N+扩散连接在一起，以便形成一完全围绕所述P+扩散中每一者的连续的N+扩散。一N－阱大体上位于所述N+和P+扩散下。所述围绕的N+扩散部分地与其下的所述N－阱的边缘重叠。所述N+扩散的外侧部分(即与所述N－阱重叠的部分)位于一P－阱内。所述P－阱可为所述集成电路的衬底。另一N+扩散将围绕所述P+扩散的N+扩散包围起来。所述另一N+扩散位于所述P－阱中，且一场氧化物可位于所述N+扩散与所述另一N+扩散之间。形成一NPN场效晶体管，其中以所述N+扩散为晶体管集极，以所述P－阱为晶体管基极，且以所述另一N+扩散为射极。可通过一例如金属或低电阻半导体材料的导电连接件将所述另一N+扩散(射极)接地。

Description

在接合焊盘下的低电容静电放电保护结构
技术领域
本发明一般来说涉及半导体集成电路，更明确地说，涉及保护半导体集成电路免受静电放电(ESD)。
背景技术
现代电子设备使用数字半导体集成电路来进行其操作。数字半导体集成电路从例如按钮、传感器等的各种来源接收输入，且具有用于基于到其的各种输入来控制设备操作的输出。除了所要的输入或输出信号电平之外，半导体集成电路的输入和输出还可能会经受不合需要的高电压静电放电(ESD)。以快速的瞬变高电压放电为特征的ESD可能来自因设备的用户、设备操作、电源电压瞬变(power supply voltage transient)及其类似物而产生的静电。
半导体集成电路的功能变得更强大，且以更快的速度操作。此增强的功能能力由每个集成电路中的较高晶体管计数所导致，因此允许更复杂的软件和/或固件的操作产生许多可用在设备中的特征。较快的操作速度进一步增强设备的操作。为了将集成电路晶粒的大小保持在合理的费用内，必须将其中的电子电路更密集地集中在尽可能小的区域中，因而必须使组成集成电路内的电子电路的许多晶体管尽可能小。随着这些晶体管变得越来越小，每个晶体管的各部分(例如源极、栅极、漏极)的间隔也变得更小，且这些部分之间的绝缘体的电介质厚度也随之变小。极薄的电介质非常容易因ESD事件中出现的过大电压而受到损坏。同样，随着操作速度增加，对低电容结构的需要也变得更为重要。
已使用各种电压保护电路来限制集成电路的输入和/或输出处的峰值电压。已尝试将ESD保护并入集成电路内，但不是非常有效，和/或需要占用集成电路晶粒内的大量区域，且可能会向受保护的电路节点添加不可接受的额外电容。
因此，需要一种集成在集成电路晶粒内的ESD保护电路，其能有效地保护敏感的输入和/或输出电路，且具有低电容。
发明内容
本发明通过提供一种大体上位于集成电路接合焊盘下、具有低电容且能够吸收高电流ESD事件的ESD保护结构，来克服现有技术的上述问题以及其它缺点与不足。ESD保护结构大体上位于集成电路接合焊盘下，其中通过将正向二极管插入所述接合焊盘与ESD箝位电路之间而形成低电容结构。将所述ESD保护结构放置在接合焊盘下可消除寄生衬底电容，且由所插入的正向偏压二极管形成寄生PNP晶体管。
本发明包含大体上位于要受ESD保护的接合焊盘下的相邻交替P+和N+扩散的半导体结构。P+扩散的形状可为正方形、矩形、带形及类似形状(本文中还涵盖其它形状)，且可使用导电通孔连接到接合焊盘，所述导电通孔穿过位于所述接合焊盘与所述P+和N+扩散之间的绝缘层。所述N+扩散邻近并围绕所述P+扩散而配置。所述绝缘层使N+扩散与接合焊盘绝缘。N-阱位于集成电路的P-阱中，且大体上位于所述N+和P+扩散下。所述N+扩散部分地与N-阱的边缘重叠并进入P-阱中。N+扩散的外侧部分，即与N-阱重叠的部分，位于P-阱内。
另一N+扩散将围绕P+扩散的N+扩散包围起来。所述另一N+扩散位于P-阱中，且场氧化物位于所述N+扩散与所述另一N+扩散之间。因此形成一场效晶体管(NPN)，其中以所述N+扩散为晶体管集极，以所述P-阱为晶体管基极，且以所述另一N+扩散为射极。可通过例如金属或低电阻半导体材料的导电连接件将所述另一N+扩散(射极)接地。所述P-阱可为一集成电路的P-衬底，或所述P-阱可以是一位于集成电路的N-衬底中的P-阱。
上述ESD保护结构的电容极小，因为接合焊盘所经历的唯一电容为P+扩散到N-阱和N+与P+扩散/N+二极管的结电容。通过大多位于接合焊盘下的ESD保护结构来实质上减小接合焊盘金属到P-阱的电容。
本发明的ESD保护结构通过NPN场效晶体管结合寄生PNP晶体管来箝制电压瞬变。NPN和PNP晶体管合作，以通过倍增这两个晶体管的增益来增加ESD保护回应。接合焊盘到接地的电压增加，直到N+扩散到P-阱二极管击穿(导通)为止。因此，接合焊盘电压将为此击穿电压上的二极管电压降。接着，NPN场效晶体管快速弹回。通过由P+扩散、N-阱和P-阱所形成的垂直PNP寄生结构来进一步增强ESD保护箝制操作。当瞬变电流流过NPN场效晶体管时，由于前述垂直PNP寄生结构的存在，电流中的一部分直接流向P-阱。
本发明的技术优势在于，接合焊盘的额外电容非常小。另一技术优势在于对ESD瞬变的高电流箝制。另一技术优势在于，通过垂直PNP寄生结构来增强ESD箝制。另一技术优势在于，缩小了ESD结构的大小。另一技术优势在于使接合焊盘与衬底电容隔离。
通过以下出于揭示目的并结合附图而给出的对实施例的描述，本发明的特征和优势将变得显而易见。
附图说明
可通过结合附图参考以下描述内容，来获得对本揭示内容和其优势的更全面的了解，其中：
图1a说明根据本发明示范性实施例的ESD保护结构的截面正视图的示意图；
图1b说明图1a所示的ESD保护结构的平面视图的示意图；
图1c说明另一ESD保护结构的平面视图的示意图；和
图2说明图1的ESD保护结构的示意性电路图。
虽然本发明容许各种修改和替代形式，但其特定的示范性实施例已在图式中举例显示，并在本文中加以详细描述。然而，应了解，本文对特定实施例的描述内容无意将本发明限于所揭示的特定形式，相反，本发明意在涵盖由所附权利要求书所界定的本发明的精神和范围内的所有修改、等同物和替代物。
具体实施方式
现在参看图式，其示意性地说明本发明的示范性实施例的细节。图式中相同的元件将由相同的数字来表示，且相似的元件将由具有不同小写字母后缀的类似数字来表示。P-指代较轻掺杂的p-硅，P+指代较重掺杂的p-硅，N-指代较轻掺杂的n-硅，且N+指代较重掺杂的n-硅，其中p-硅具有复数个正的稳定硅离子，且n-硅具有复数个负的稳定硅离子。
参看图1，其描绘根据本发明示范性实施例的ESD保护结构的示意图。图1a说明截面正视图，图1b说明ESD保护结构的平面视图，且图1c说明另一ESD保护结构的平面视图。半导体集成电路包含许多晶体管、输入和输出。图1中所示的ESD保护结构可有利地用于集成电路的输入和输出两者，以保护与其连接的精密晶体管。
图1的ESD保护结构(一般用数字100表示)大体上位于集成电路接合焊盘114下。ESD保护结构100包含大体上位于集成电路接合焊盘114下的交替的P+扩散126与N+扩散128。P+扩散126可配置为带形(见图1b)或配置为交替的正方形(见图1c)，且使用导电通孔116连接到接合焊盘114，所述导电通孔116穿过位于接合焊盘114与P+扩散126及N+扩散128之间的绝缘层124。所述N+扩散128邻近并围绕所述P+扩散126。可使用其它形状的P+扩散126，且其涵盖于本文中。N+扩散128a围绕N+扩散128和P+扩散126，且将所述N+扩散128连接在一起，以便形成完全环绕所述P+扩散126中每一者的连续的N+扩散128。N+扩散128可在集成电路的制造期间形成为一个N+扩散128。所述绝缘层124使N+扩散128与接合焊盘金属绝缘。通过导电通孔116将P+扩散126连接到接合焊盘114。N-阱130大体上位于N+扩散128和P+扩散126下。围绕的N+扩散128a与下面的N-阱130的边缘部分重叠。集成电路衬底132包含起P-阱作用的P-半导体材料。本发明的ESD结构还可形成在位于集成电路的N-衬底中的P-阱内。N+扩散128a的外侧部分(即与N-阱130重叠的部分)位于P-阱132内。另一N+扩散128b包围将N+扩散128连接在一起的N+扩散128a。另一N+扩散128b位于所述P-阱132中，且场氧化物122可位于N+扩散128a与所述另一N+扩散128b之间。另外，可通过导电通孔来将所述N+扩散128连接在一起，所述导电通孔通过导电路径(未图示)连接在一起。
形成NPN场效晶体管104，其中以所述N+扩散128a为晶体管集极，以所述P-阱132为晶体管基极，且以所述另一N+扩散128b为晶体管射极。可通过例如金属或低电阻半导体材料(例如通孔118和导体120，各一个或一个以上)的导电连接件，来将所述另一N+扩散128b(射极)接地。形成PNP晶体管102，其中以所述P+扩散126为晶体管射极，以所述N-阱130为晶体管基极，且以P-阱132为晶体管集极。二极管108形成于N-阱130与P-阱132之间。一般来说，P-阱132耦合到接地(和/或电源的负轨道)，且充当通往接地的电阻，一般以电阻器110表示。
上述ESD保护结构100的电容极小，因为所述接合焊盘114所经历的唯一电容为P+扩散126到N-阱130的电容，其形成二极管结电容。因为ESD保护结构100通常位于所述接合焊盘114下，所以接合焊盘114到P-阱132的电容实质上减小。
参看图2，其描绘图1的ESD保护结构的示意性电路图。本发明ESD保护结构100箝制接合焊盘114上的电压瞬变，这大体上与NPN场效晶体管或其它半导体结构的通常情况相同。接合焊盘到接地的电压增加，直到N+扩散到P-阱二极管108击穿(导通)为止。因此，接合焊盘电压将为此击穿电压上的二极管电压降。接着，NPN场效晶体管104快速弹回。通过由P+扩散、N-阱和P-阱所形成的垂直PNP寄生结构(晶体管102)来增强ESD箝制操作。当瞬变电流流过NPN场效晶体管104时，由于前述垂直PNP寄生结构(晶体管102)的存在，电流中的一部分直接流向P-阱。
因此，本发明很适用于实施所述目的，并获得所提及的目标和优势以及本文中的其它固有方面。虽然已参考本发明的示范性实施例描述、说明并定义了本发明，但此类参考并不暗示对本发明的限制，且不可推断此类限制。如所属领域的一般技术人员和受益于本揭示内容者将想到，本发明在形式和功能方面能够有相当大的修改、变更和对等。所描绘并描述的本发明的实施例仅为示范性的，而非详尽说明本发明的范围。因此，希望本发明仅受所附权利要求书的精神和范围的限制，并在各方面给予均等物完全的认可。

Claims (28)

1.一种静电放电保护结构，其包含：
一集成电路，其具有一较轻掺杂的p-硅阱(P-阱)；
一位于所述P-阱中的较轻掺杂的n-硅阱(N-阱)；
复数个位于所述N-阱中的较重掺杂的p-硅扩散(P+扩散)；
一位于所述N-阱中的第一较重掺杂的n-硅扩散(N+扩散)，其中所述第一N+扩散围绕所述复数个P+扩散，且与所述N-阱重叠并进入所述P-阱中；
一位于所述P-阱中的第二较重掺杂的n-硅扩散(N+扩散)，其中所述第二N+扩散围绕所述第一N+扩散；
一接合焊盘，其连接到所述复数个P+扩散；和
一连接件，其连接到所述第二N+扩散。
2.根据权利要求1所述的静电放电保护结构，其中所述P-阱为所述集成电路衬底。
3.根据权利要求1所述的静电放电保护结构，其进一步包含一位于所述第一与第二N+扩散之间的场氧化物。
4.根据权利要求1所述的静电放电保护结构，其进一步包含所述集成电路的一较轻掺杂的n-硅衬底(N-衬底)，其中所述P-阱位于所述N-衬底中。
5.根据权利要求1所述的静电放电保护结构，其中所述复数个P+扩散的形状为带形。
6.根据权利要求1所述的静电放电保护结构，其中所述复数个P+扩散的形状为矩形。
7.根据权利要求1所述的静电放电保护结构，其中所述复数个P+扩散的形状为正方形。
8.根据权利要求1所述的静电放电保护结构，其中所述接合焊盘使用第一复数个导电通孔连接到所述复数个P+扩散。
9.根据权利要求1所述的静电放电保护结构，其中连接到所述第二N+扩散的所述连接件具有第二复数个导电通孔。
10.根据权利要求8所述的静电放电保护结构，其中所述第一复数个导电通孔为金属。
11.根据权利要求8所述的静电放电保护结构，其中所述第一复数个导电通孔包含导电半导体硅。
12.根据权利要求9所述的静电放电保护结构，其中所述第二复数个导电通孔为金属。
13.根据权利要求9所述的静电放电保护结构，其中所述第二复数个导电通孔包含导电硅。
14.根据权利要求1所述的静电放电保护结构，其进一步包含一连接到所述第一N+扩散的具有第三复数个导电通孔的第二连接件扩散。
15.根据权利要求1所述的静电放电保护结构，其中所述P-阱耦合到接地。
16.根据权利要求1所述的静电放电保护结构，其中所述P-阱耦合到一共用电源轨道。
17.根据权利要求1所述的静电放电保护结构，其中所述复数个P+扩散、所述第一N+扩散和所述N-阱大体上位于所述接合焊盘下。
18.一种静电放电保护结构，其包含：
一集成电路，其具有一较轻掺杂的p-硅阱(P-衬底)；
一位于所述P-衬底中的较轻掺杂的n-硅阱(N-阱)；
复数个位于所述N-阱中的较重掺杂的p-硅扩散(P+扩散)，其中所述复数个P+扩散的形状为矩形；
一位于所述N-阱中的第一较重掺杂的n-硅扩散(N+扩散)，其中所述第一N+扩散围绕所述复数个P+扩散，且与所述N-阱重叠并进入所述P-阱中；
一位于所述P-衬底中的第二较重掺杂的n-硅扩散(N+扩散)，其中所述第二N+扩散围绕所述第一N+扩散；
一场氧化物，其位于所述第一与第二N+扩散之间；
一接合焊盘，其连接到所述复数个P+扩散；和
一连接件，其连接到所述第二N+扩散。
19.根据权利要求18所述的静电放电保护结构，其中所述接合焊盘使用第一复数个导电通孔连接到所述复数个P+扩散。
20.根据权利要求18所述的静电放电保护结构，其中连接到所述第二N+扩散的所述连接件具有第二复数个导电通孔。
21.根据权利要求19所述的静电放电保护结构，其中所述第一复数个导电通孔为金属。
22.根据权利要求19所述的静电放电保护结构，其中所述第一复数个导电通孔包含导电半导体硅。
23.根据权利要求20所述的静电放电保护结构，其中所述第二复数个导电通孔为金属。
24.根据权利要求20所述的静电放电保护结构，其中所述第二复数个导电通孔包含导电半导体硅。
25.根据权利要求18所述的静电放电保护结构，其中所述P-阱耦合到接地。
26.根据权利要求18所述的静电放电保护结构，其中所述P-阱耦合到一共用电源轨道。
27.根据权利要求18所述的静电放电保护结构，其中所述复数个P+扩散、所述第一N+扩散和所述N-阱大体上位于所述接合焊盘下。
28.一种用于保护一集成电路免受静电放电损坏的系统，所述系统包含：
一静电放电保护结构，其用于一集成电路的复数个输入和输出连接件中的至少一者，其中所述静电放电保护结构包含：
一集成电路，其具有一较轻掺杂的p-硅阱(P-阱)；
一位于所述P-阱中的较轻掺杂的n-硅阱(N-阱)；
复数个位于所述N-阱中的较重掺杂的p-硅扩散(P+扩散)；
一位于所述N-阱中的第一较重掺杂的n-硅扩散(N+扩散)，其中所述第一N+扩散围绕所述复数个P+扩散，且与所述N-阱重叠并进入所述P-阱中；
一位于所述P-阱中的第二较重掺杂的n-硅扩散(N+扩散)，其中所述第二N+扩散围绕所述第一N+扩散；
一接合焊盘，其连接到所述复数个P+扩散；和
一连接件，其连接到所述第二N+扩散。
CNB2005800052132A 2004-02-26 2005-02-24 在接合焊盘下的低电容静电放电保护结构 Active CN100514678C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/787,387 2004-02-26
US10/787,387 US7002218B2 (en) 2004-02-26 2004-02-26 Low capacitance ESD-protection structure under a bond pad

Publications (2)

Publication Number Publication Date
CN1922739A true CN1922739A (zh) 2007-02-28
CN100514678C CN100514678C (zh) 2009-07-15

Family

ID=34886769

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800052132A Active CN100514678C (zh) 2004-02-26 2005-02-24 在接合焊盘下的低电容静电放电保护结构

Country Status (6)

Country Link
US (1) US7002218B2 (zh)
EP (1) EP1719187B1 (zh)
KR (1) KR101113941B1 (zh)
CN (1) CN100514678C (zh)
TW (1) TWI272711B (zh)
WO (1) WO2005083798A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101533813B (zh) * 2009-04-21 2012-03-21 上海宏力半导体制造有限公司 一种降低寄生电容的接触焊盘及其制备方法
CN101626002B (zh) * 2008-07-07 2012-11-14 联发科技股份有限公司 集成电路的接合焊盘结构
CN101599491B (zh) * 2008-06-05 2013-03-20 瑞萨电子株式会社 Esd保护电路和半导体器件
CN112614832A (zh) * 2019-10-03 2021-04-06 格芯美国公司 双向击穿硅控整流器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626243B2 (en) * 2006-08-04 2009-12-01 Advanced Analogic Technologies, Inc. ESD protection for bipolar-CMOS-DMOS integrated circuit devices
KR100870973B1 (ko) 2007-09-03 2008-12-01 한국과학기술원 패드가 구비된 반도체 패키지
CN101859795B (zh) * 2009-04-13 2011-11-16 世界先进积体电路股份有限公司 半导体装置
CN102280447B (zh) * 2011-08-04 2013-08-28 无锡中星微电子有限公司 静电保护电路
US10622347B2 (en) * 2017-07-06 2020-04-14 Himax Technologies Limited Electrostatic discharge (ESD) protection structure utilizing floor plan design to protect integrated circuit from ESD event, and related integrated circuit and ESD protection method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2148589B (en) * 1983-10-18 1987-04-23 Standard Telephones Cables Ltd Improvements in intergrated circuits
US5166089A (en) * 1986-09-30 1992-11-24 Texas Instruments Incorporated Method of making electrostatic discharge protection for semiconductor input devices
US5181091A (en) * 1988-04-29 1993-01-19 Dallas Semiconductor Corp. Integrated circuit with improved protection against negative transients
US5430595A (en) 1993-10-15 1995-07-04 Intel Corporation Electrostatic discharge protection circuit
US5652689A (en) 1994-08-29 1997-07-29 United Microelectronics Corporation ESD protection circuit located under protected bonding pad
FR2734114B1 (fr) * 1995-05-12 1997-07-25 Sgs Thomson Microelectronics Composant de protection sensible de circuit d'interface de lignes d'abonnes
US5719733A (en) * 1995-11-13 1998-02-17 Lsi Logic Corporation ESD protection for deep submicron CMOS devices with minimum tradeoff for latchup behavior
JP3161508B2 (ja) * 1996-07-25 2001-04-25 日本電気株式会社 半導体装置
US6060752A (en) * 1997-12-31 2000-05-09 Siliconix, Incorporated Electrostatic discharge protection circuit
JP3123984B2 (ja) * 1998-07-31 2001-01-15 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
US6271999B1 (en) * 1998-11-20 2001-08-07 Taiwan Semiconductor Manufacturing Company ESD protection circuit for different power supplies
KR100275962B1 (ko) * 1998-12-30 2001-02-01 김영환 반도체장치 및 그의 제조방법_
TW417273B (en) 1999-04-14 2001-01-01 Winbond Electronics Corp Semiconductor controlled rectifier structure capable of reducing layout area
TW419834B (en) * 1999-09-01 2001-01-21 Opto Tech Corp Photovoltaic generator
US6492208B1 (en) * 2000-09-28 2002-12-10 Taiwan Semiconductor Manufacturing Company Embedded SCR protection device for output and input pad
US6441439B1 (en) * 2001-05-30 2002-08-27 Winbond Electronic Corp. Low-voltage triggering pseudo bipolar ESD protection device for positive/negative signal input pads
US6787858B2 (en) * 2002-10-16 2004-09-07 Freescale Semiconductor, Inc. Carrier injection protection structure
US6919603B2 (en) * 2003-04-30 2005-07-19 Texas Instruments Incorporated Efficient protection structure for reverse pin-to-pin electrostatic discharge
US6963111B2 (en) * 2003-06-13 2005-11-08 Texas Instruments Incorporated Efficient pMOS ESD protection circuit
US20050045909A1 (en) * 2003-08-29 2005-03-03 Agency For Science, Technology And Research Electrostatic discharge protection for integrated circuit devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599491B (zh) * 2008-06-05 2013-03-20 瑞萨电子株式会社 Esd保护电路和半导体器件
CN101626002B (zh) * 2008-07-07 2012-11-14 联发科技股份有限公司 集成电路的接合焊盘结构
CN101533813B (zh) * 2009-04-21 2012-03-21 上海宏力半导体制造有限公司 一种降低寄生电容的接触焊盘及其制备方法
CN112614832A (zh) * 2019-10-03 2021-04-06 格芯美国公司 双向击穿硅控整流器

Also Published As

Publication number Publication date
US20050189593A1 (en) 2005-09-01
TW200605315A (en) 2006-02-01
EP1719187A1 (en) 2006-11-08
US7002218B2 (en) 2006-02-21
KR20060123563A (ko) 2006-12-01
EP1719187B1 (en) 2015-07-08
KR101113941B1 (ko) 2012-03-05
WO2005083798A1 (en) 2005-09-09
TWI272711B (en) 2007-02-01
CN100514678C (zh) 2009-07-15

Similar Documents

Publication Publication Date Title
US7186594B2 (en) High voltage ESD-protection structure
CN100514678C (zh) 在接合焊盘下的低电容静电放电保护结构
US6977425B2 (en) Semiconductor device having a lateral MOSFET and combined IC using the same
US8455315B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US9461031B1 (en) Latch-up free vertical TVS diode array structure using trench isolation
US6587320B1 (en) Apparatus for current ballasting ESD sensitive devices
US6353237B1 (en) ESD protection circuit triggered by diode
JP2822915B2 (ja) 半導体装置
JP2751650B2 (ja) 半導体回路
US9165919B2 (en) Semiconductor device
JP2003060059A (ja) 保護回路および保護素子
CN103839925A (zh) 半导体装置
JPS5916413B2 (ja) 半導体装置
CN1157789C (zh) 静电放电缓冲装置
JPS6123353A (ja) 過電圧保護素子
JPH10223843A (ja) 半導体装置の保護回路
KR100240684B1 (ko) 반도체장치의 이에스디 보호회로
JPS60103658A (ja) 半導体集積回路
EP0620598A1 (en) Input/output protective circuit
JPH0341770A (ja) 半導体装置
JPS60246662A (ja) 半導体装置
JPH07211872A (ja) 半導体装置
JPS629663A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant