JPH0340161A

JPH0340161A - バス制御方式

Info

Publication number: JPH0340161A
Application number: JP17400989A
Authority: JP
Inventors: Koichi Okazawa; 宏一岡澤; Masami Naohara; 直原　正巳; Hitoshi Kawaguchi; 仁川口; Ichiji Kobayashi; 一司小林
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-07-07
Filing date: 1989-07-07
Publication date: 1991-02-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は情報処理装置のデータ輸送用バスレこおいて、
データ幅の異なる接続デバイスを任意に混在させるため
のバス制御方式に関する。

〔従来の技術〕

情報処理装置用バスのデータ幅は、接続デバイスのデー
タ幅に従って、８ビツトから１６・３２ビツトへと広が
ってきた。この過程において、一つのバスについて複数
の異なるデータ幅を持つデバイスを混在して接続させる
必要が生じてきた。この問題に対して従来は、電波新聞
社刊ＣｏｍｐｕｔｅｒＤ　ｅｓｉｇｎ誌、１９８７年２
月号、第６９頁から第７６頁において論じられている、
インテル社のバスであるマルチバスＨの如く、複数の転
送データ幅をサポートすることで対応してきた。この場
合、データ転送元は、データ転送先のデータ幅を知って
いることが前提となっており、もしデータ転送先がサポ
ートしていないデータ幅で転送が行われた場合にはエラ
ーとし、データ幅を修正して再度転送するようになって
いた。

〔発明が解決しようとする課題〕

上記従来技術は、データ幅の異なる接続デバイスを任意
に混在させることについて配慮がされておらず、データ
転送を行う場合に、あらかじめ転送相手のデータ幅がわ
かっていることを前提としており、ソフトウェアあるい
はファームウェアの設計に際して、転送相手のデータ幅
を常に意識しなければならないという問題点があった。

本発明は、情報処理装置用バスにおいて、データ幅の異
なるデバイスを任意に混在させ、互いのデータ幅をあら
かじめ意識することなく、またデータ幅の違いによるエ
ラーを生じさせることなく供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明においては。

（バスにスリーステートあるいはオープンコレクタある
いはＥＣＬ線のような）バスに開放時のレベルが一定に
なるようなデータ幅指定信号線を設け、新たな転送デー
タ幅を持つデバイスを定義する場合には、新たなデータ
幅指定信号線を加えるようにし、各接続デバイスは各々
がサポートするデータは幅の指定信号線にのみ接続する
構成とする。

開放時のレベルが一定になるようなデータ幅指定信号線
としては、スリーステート、オープンコレクタあるいは
ＥＣＬ線などがあげられる。

また、本発明においては、データ幅指定信号線の開放中
に接続デバイスが開放時の本来のレベルと同一レベルの
信号を付加することにより、開放時には本来のレベルに
なることを保証する。

これは、データ幅指定信号線が開放時に本来のえられる
場合、有効である。

〔作用〕

上記構成において、データ幅指定信号線は、バス上の全
デバイスがサポートしなくてはならないデータ幅以外の
データ幅について設けられる。このようなデータ幅でデ
ータを転送しようとするデバイスは、該データ幅に対応
するデータ幅指定信号線に、開放時のレベルとは異なる
レベルの信号を出力することにより、データ幅の指定を
行う。

転送相手のデバイスは、指定されたデータ幅をサポート
している場合は、対応するデータ幅指定信号線に、開放
時のレベルとは異なるレベルの信号を出力することによ
り、該データ幅のサポートを応答する。該データ幅をサ
ポートしないデバイスの場合には、応答するデータ幅指
定信号線は接続されていないため、開放時のレベルにな
る。

データ幅を指定したデバイスは、開放時のレベルにより
転送相手が指定したデータ幅をサポートしていないこと
を知り、データ幅を変更すること鳴（きる。これにより
、互いのデータ幅をあらかじめ知ることなく、またデー
タ幅の違いによるエラーを生じることなくデータ転送を
行うことができる。また新たなデータ幅を定義する場合
には、該データ幅をサポートするデバイスのみを対応す
るデータ幅指定信号線に接続すればよいので、他のデバ
イスはそのまま使用でき、上位互換性が保たれる。

データ幅指定信号線の負荷が重い場合等には、開放時に
本来のレベルになるのに時間がかかり、レベルが不安定
になるという問題があるが、これについては接続デバイ
スが開放時に、本来のレベルの信号を一旦印加すること
で、レベルを安定させることができる。

〔実施例〕

以下、本発明の一実施例を、第１図・第２図・第３図に
より説明する。第１８図は、本発明を用いたバスを有す
るシステム構成の例である。第１図において、１００は
本発明を用いたバスを制御するバス制御部である。本実
施例ではデータ幅とじてサポートし、６４　ｂ　ｊ、ｔ
は一部の接続デバイスのみがサポートするものとしてい
る。第１図において、ＣＮＴＬはｍ本のバス制御信号線
、Ａ　Ｄ　Ｒｉｔ、　ｎビットのアドレス線、Ｄ　Ａ　
Ｔ　、Ａ　Ｌは３２ｂｉｔと６４ｂｉｔの両方の転送に
用いられる３２ｂｉｔのデータ線、ＤＡＴＡＨは６４ｂ
ｉｔの転送にのみ用いられる３２ｂｉｔのデータ線、Ｄ
Ｔ６４はＤＴ６４Ｒ及びＤＴ６４Ａの２本の６４ｂｉｔ
デ一タ幅指定信号線である。また１０１．１．０２゜１
０３、１０４は、各々接続デバイス１，２，３．４であ
り、接続デバイス１及び３は３２ｂｉｔデータ転送のみ
をサポートし、接続デバイス２及び４は３２ｂｉｔ及び
６４ｂｉｔデータ転送をサポートしている。ＤＡＴＡＨ
とＤＴ６４は６４ｂｉｔ転送にのみ用いられるので、接
続デバイス２及び４にのみ接続されている。

ＤＴ６４は、例えばスリーステートあるいはオープンコ
レクタあるいはＥＣＬ線等のような、プリアップ抵抗等
により、開放時のレベルが一定になるような信号線であ
る。以下、第２図と第３図のタイミングチャートにより
、本バスのデータ転送について説明する。第２図及び第
３図において、ＣＮＴＬｌ及びＣＮＴＬ２は第１図にお
けるｍ本のバス制御線のうちの２本でＣＮＴＬｌはデー
タ転送の実行、ＣＮＴＬ２は一連のデータ転送の終了を
示すものとする。また、ＤＴ６４ＲとＤＴ６４Ａは各々
、６４ｂｉｔ転送の要求と応答を示すものとする。第２
図では、バス権を持つデバイスがアドレス２０に対して
、６４ｂｉｔのライト転送を要求しており、ＤＡＴＡＬ
、ＤＡＴＡＨに各々３２ｂｉｔのデータとして２０１．
２０２を出力すると同時にＤＴ６４Ｒに１′０”を出力
している。第２図ではＤＴ６４ＲとＤＴ６４Ａの開放時
は２重線で示されており、開放時の本来のレベルはｒｒ
　１”である。アドレス２０で指定されたデバイスが６
４ｂｉｔ転送をサポートしている場合には第２図のよう
にＤＴ６４Ａにレベル１１０”で応答を返す。これによ
り６４ｂｉｔ転送が可能となり、ＣＮＴＬＩ、ＣＮＴＬ
２によりデータ２０１゜２０２が転送され、同時に転送
が終了している。

第３図では、第２図と同様に、バス権を持つデバイスは
アドレス３０に６４ｂｉｔのライト転送を要求している
が、アドレス３０で指定されたデバイスが、・　′１６４ｂｉｔ転送をサポートしていない場合である。この
場合、ＤＴ６４Ａは開放されたままになるので、本実施
例ではＩＩ　Ｉ　ＩＩのレベルが保たれ、結果として６
４ｂｉｔ転送はできなくなる。そこでバス権を持つデバ
イスは転送データ幅を３２ｂｉｔに変更して、データ３
０１とデータ３０２を２回に分けて、ＤＡＴＡＬのみを
用いて転送している。第３図の場合、アドレス３０で指
定されたデバイス側では、ＤＡＴＡＨ，ＤＴ６４Ｒ，Ｄ
Ｔ６４Ａは接続されていないので、通常の３２ｂｉｔ転
送と全く同じになる。

以上のように本実施例では、転送相手が６４ｂｉｔデバ
イスが３２ｂｉｔデバイスかをあらかじめ意識すること
なく、またデータ幅が異なることによるエラーを生じず
にデータ転送を行うことができ、従って３２ｂｉｔデバ
イスと６４ｂｉｔデバイスを任意に混在させることがで
きる。

また、第２図及び第３図では、ＤＴ６４ＲとＤＴ６４Ａ
には、／ｌ　Ｏ”が出力された後には常に、開放時の本
来のレベルである″工″が出力されて、レベルが安定す
るようにしており、これにより開放時にレベルが“１″
になるのに時間がかかりすぎることがないようにしてい
る。

本実施例ではデータ幅が３２ｂｉｔと６４ｂｉｔである
が、本発明が他のデータ幅についても実施できることは
明らかである。またデータ幅指定信号線を複数組設ける
ことにより、複数種類のデータ幅に拡張対応できること
も明らかである。さらにまた、本発明がアドレス線とデ
ータ線の多重・非多重、クロックの同期・非同期、アー
ビトレーション方式等の情報処理装置バスのデータ幅以
外の各種の様式に依らず適用できることも明らかである
。

〔発明の効果〕

本発明によれば、データ転送に際して、転送相手のデバ
イスのデータ幅をあらかじめ知ることなく、またデータ
幅が異なることによるエラーを生じることなくデータ転
送を行うことができるので、データ幅の異なるデバイス
をバス上に任意に混在させることができる。

また、新規にデータ幅を追加する場合でも、それまでの
接続デバイスを、そのまま任意に混在し４て接続することができ、上位互換性か保証されるという
効果がある。

【図面の簡単な説明】

第１図は、本発明を用いたバスを有するシステムの構成
ブロック図、第２図は第工図のシステムにおける６４ｂ
ｉｔデータ転送のタイミングチャー１−１第３図は第（
図のシステ１１における３２ｂｉｔデータ転送のタイミ
ングチャートである。１００・・・バス制御部、１．０１．１０２．１０３．１０４・・・バス接続デバ
イス、２０、３０・・ｍヒツトのアドレス、２０１、、２０２．３０１．、３０２・３２ピツ１〜の
データ。・１１

Claims

【特許請求の範囲】

（１）情報処理装置用バスにおいて、データバス幅の異
なる接続デバイスを、開放時のレベルが一定となるよう
なデータ幅指定信号線を用いることにより、任意に混在
させることを特徴とするバス制御方式。
（２）請求項１記載のバス制御方式において、前記デー
タ幅指定信号線としてスリーステート線を用いるバス制
御方式。
（３）請求項１記載のバス制御方式において、前記デー
タ幅指定信号線としてオープンコレクタ線を用いるバス
制御方式。
（４）請求項１記載のバス制御方式において、前記デー
タ幅指定信号線として、ＥＣＬ信号線を用いるバス制御
方式。
（５）請求項１、２、３、又は４記載のバス制御方式で
、前記接続デバイスが前記データ幅指定信号線の開放中
に、開放時の本来のレベルと同一レベルの信号を印加す
るようにしたバス制御方式。
（６）請求項１、２、３、４、又は５記載のバス制御方
式を用いるバスを単数または複数有する情報処理装置。