JPH0338896A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPH0338896A JPH0338896A JP17463389A JP17463389A JPH0338896A JP H0338896 A JPH0338896 A JP H0338896A JP 17463389 A JP17463389 A JP 17463389A JP 17463389 A JP17463389 A JP 17463389A JP H0338896 A JPH0338896 A JP H0338896A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- pad
- solder resist
- resist layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 229910000679 solder Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005476 soldering Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 8
- 238000004299 exfoliation Methods 0.000 abstract 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 235000000396 iron Nutrition 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プリント基板に関し、特に多ピン表面実装フ
ラットパッケージＩＣ搭載用のパッド構造の改良に関す
る。
ラットパッケージＩＣ搭載用のパッド構造の改良に関す
る。
実装密度の向上を目的として、１四路部品の表向実装対
応パッケージが多用されてきている。砦にＩＣの高機能
、小型化に対応して多ビンのフラットパッケー′）ＩＣ
が広く使われている。従来、このフラットパッケージＩ
Ｃを搭載するプリント基板は第４図に示すような構造を
有している。この第４図は４方向フラツトパツケ一ジＩ
Ｃ搭載部のパッドを示したものである。ＩＣの入出力ビ
ンに対応する入出力パッド４１からは配線４２が所定の
部位にまで延引されている。ところが、多ビンのＩＣに
なると、ＩＣのリードビンのうちＩＣチップとボンディ
ングワイヤーで接続されていない非接続リードを持つも
のが多くなる。この非接続リードに対応するプリント基
板のパッドすなわち非接続パッド４３は従来、図示する
ようにパッド部分のみの構造となっていた。この様子を
第５図で説明する。プリント基板ば１ず倒えばガラス繊
維織布あるいは紙等の基材に有機樹脂を含浸した絶縁基
板５１上に所定のパターンとなるように銅薄膜から成る
導体パターン５２を形成する。しかる後パッド部が開口
部となるようにソルダレジスト層が印刷法等で形成され
、本図では図示しないが、シルク印刷パターン形成等を
経て形成された構造を有する。同図中に、フラットパッ
ケージＩＣ５４が設置された様子も示すが、このＩＣの
ビンリードのうち入出力リード５５に対応するパッドは
もちろんソルダーレジストの下に延引されている配線５
６と接続されている。一方、非接続リード５７はパッド
のみが形成され、これとほとんど向−形状の開口部を有
するソルダレジスト層で囲まれている。
応パッケージが多用されてきている。砦にＩＣの高機能
、小型化に対応して多ビンのフラットパッケー′）ＩＣ
が広く使われている。従来、このフラットパッケージＩ
Ｃを搭載するプリント基板は第４図に示すような構造を
有している。この第４図は４方向フラツトパツケ一ジＩ
Ｃ搭載部のパッドを示したものである。ＩＣの入出力ビ
ンに対応する入出力パッド４１からは配線４２が所定の
部位にまで延引されている。ところが、多ビンのＩＣに
なると、ＩＣのリードビンのうちＩＣチップとボンディ
ングワイヤーで接続されていない非接続リードを持つも
のが多くなる。この非接続リードに対応するプリント基
板のパッドすなわち非接続パッド４３は従来、図示する
ようにパッド部分のみの構造となっていた。この様子を
第５図で説明する。プリント基板ば１ず倒えばガラス繊
維織布あるいは紙等の基材に有機樹脂を含浸した絶縁基
板５１上に所定のパターンとなるように銅薄膜から成る
導体パターン５２を形成する。しかる後パッド部が開口
部となるようにソルダレジスト層が印刷法等で形成され
、本図では図示しないが、シルク印刷パターン形成等を
経て形成された構造を有する。同図中に、フラットパッ
ケージＩＣ５４が設置された様子も示すが、このＩＣの
ビンリードのうち入出力リード５５に対応するパッドは
もちろんソルダーレジストの下に延引されている配線５
６と接続されている。一方、非接続リード５７はパッド
のみが形成され、これとほとんど向−形状の開口部を有
するソルダレジスト層で囲まれている。
以上の如き従来構造のプリント基板では、フラットパッ
ケージＩＣの半田付は時に次のような問題点があった。
ケージＩＣの半田付は時に次のような問題点があった。
半田付は工程は、通常手出ゴテによる半田付けあるいは
、クリーム状の半田ペーストをあらかじめパッド部に塗
布し部品搭載後、赤外線ランプ等で輻射加熱し半田を溶
融するりフロー法が用いられる。前者の半田ゴテによる
半田付は法を従来構造のプリント基板に適用すると、入
出力パッドには配線が接続され、しかもその配線は銅箔
製のため熱伝導放散が良く、温度が上りににくい。これ
に対し、非接続パッドは配線が接続されていないため、
温度上昇がより太きい。従って、同程度に半ｄ」ゴテを
接触させても、半田付は状態が両者で異なってし斗い、
均一な半田付は状態が得られない。この不具合点はりフ
ロー法でも生じ均一な状態とならない。さらに非接触パ
ッドの導体パターンは、絶縁基板との接触面積が小さく
、半田ゴテ法による半田付は作業あるいは修整作業時に
導体パター７が剥離してし丹うという不具合も生ずる。
、クリーム状の半田ペーストをあらかじめパッド部に塗
布し部品搭載後、赤外線ランプ等で輻射加熱し半田を溶
融するりフロー法が用いられる。前者の半田ゴテによる
半田付は法を従来構造のプリント基板に適用すると、入
出力パッドには配線が接続され、しかもその配線は銅箔
製のため熱伝導放散が良く、温度が上りににくい。これ
に対し、非接続パッドは配線が接続されていないため、
温度上昇がより太きい。従って、同程度に半ｄ」ゴテを
接触させても、半田付は状態が両者で異なってし斗い、
均一な半田付は状態が得られない。この不具合点はりフ
ロー法でも生じ均一な状態とならない。さらに非接触パ
ッドの導体パターンは、絶縁基板との接触面積が小さく
、半田ゴテ法による半田付は作業あるいは修整作業時に
導体パター７が剥離してし丹うという不具合も生ずる。
本発明のプリント基板は、フラツトＩＣの非接続リード
に対応するパッドの導体パターンをソルダレジスト下部
に片側もしくは両側に延引した構造を有している。
に対応するパッドの導体パターンをソルダレジスト下部
に片側もしくは両側に延引した構造を有している。
〔実施秒１４〕
次に本発明について図面を参照して説明する。
第１図は本発明のプリント基板を示す図であり、特にフ
ラットパッケージＩＣ搭載部の導体パターンを示すもの
である。入出力パッド１が配線２に接続されている構造
は従来技術のものと同一である。しかしながら、非接続
パッド３は右方向に延引さｈた導体バター／形状となっ
ている。この構造を断面図で示したものが第２図である
。同図に示すように絶縁基板２１上に導体パターン２９
が設置され、さらにソルダレジスト層２８に覆われてい
る鳩構造は従来技術の構造と同一である。又、フラット
パッケージＩＣ２２の入出力リード２３に対応する入出
力パッド２４は従来のものと同様に配線２５と接続され
ている。しかしながら、フラットパッケージＩＣ２２の
非接続リード２６に対応する非接続パッド２７は従来構
造と異なシ、図中右方向にソルダレジスト層２８の下部
へ延引された導体パターン２９から形成された構造とな
っている。
ラットパッケージＩＣ搭載部の導体パターンを示すもの
である。入出力パッド１が配線２に接続されている構造
は従来技術のものと同一である。しかしながら、非接続
パッド３は右方向に延引さｈた導体バター／形状となっ
ている。この構造を断面図で示したものが第２図である
。同図に示すように絶縁基板２１上に導体パターン２９
が設置され、さらにソルダレジスト層２８に覆われてい
る鳩構造は従来技術の構造と同一である。又、フラット
パッケージＩＣ２２の入出力リード２３に対応する入出
力パッド２４は従来のものと同様に配線２５と接続され
ている。しかしながら、フラットパッケージＩＣ２２の
非接続リード２６に対応する非接続パッド２７は従来構
造と異なシ、図中右方向にソルダレジスト層２８の下部
へ延引された導体パターン２９から形成された構造とな
っている。
第３図は本発明の第２の実施例を示す図である。
この実施例では、非接続パッド３１の外側に人出カバブ
ト３２から延引された配線３３が設置されているため、
図示のように非接続パッド３１から導体パターンが内側
に延引された構造となってい＝５ る。
ト３２から延引された配線３３が設置されているため、
図示のように非接続パッド３１から導体パターンが内側
に延引された構造となってい＝５ る。
以上の記述は、４方向フラツトパツケージＩＣについて
説明を行なってきたが、２方向、或いは３万回のフラッ
トパッケージＩＣを搭載するプリント基板に於ても全く
同様の効果を発揮することば言う！でもない。
説明を行なってきたが、２方向、或いは３万回のフラッ
トパッケージＩＣを搭載するプリント基板に於ても全く
同様の効果を発揮することば言う！でもない。
以上説明したように本発明は、フラットパッケージＩＣ
の非接続リードに対応したプリント基板の非接続パッド
をソルダレジスト層の下部に延引した構造とすることに
よυ、均一な半田付は状態が得られ、さらに導体パター
ン剥離の不具合が著しく低減される。
の非接続リードに対応したプリント基板の非接続パッド
をソルダレジスト層の下部に延引した構造とすることに
よυ、均一な半田付は状態が得られ、さらに導体パター
ン剥離の不具合が著しく低減される。
第１図は本発明の第１の実施例のプリント基板の導体パ
ターンを示す平面図、第２図は本発明のプリント基板釦
よびこれに搭載したフラットパッケージＩＣの断面色、
第３図は本発明の第２の実弛例のプリント基板の導体パ
ターンを示す平面図、６ 第４図は従来のプリント基板の導体パターンを示す平面
図、第５図は従来のプリント基板およびこｈに搭載した
フラットパッケージＩＣの断面図である。 １．２４．．３２．４１・・・・・・入出力パッド、２
，２５３３．４２．５６・・・・・・配穀、３，２７，
３１．４３・・・・・・非接続パッド、 ２２． ５
４ ・・・・・・フラットバブケージＩＣ，２３，５
５・・・・・・入出力リード、２６゜５７・・・・・・
非接続リード、 ２８． ５３ ・・・・・・ンルダ
レジスト層、２１，５］ ・・・・・・絶縁基板、２
９．５２・・・・・・導体パターン。
ターンを示す平面図、第２図は本発明のプリント基板釦
よびこれに搭載したフラットパッケージＩＣの断面色、
第３図は本発明の第２の実弛例のプリント基板の導体パ
ターンを示す平面図、６ 第４図は従来のプリント基板の導体パターンを示す平面
図、第５図は従来のプリント基板およびこｈに搭載した
フラットパッケージＩＣの断面図である。 １．２４．．３２．４１・・・・・・入出力パッド、２
，２５３３．４２．５６・・・・・・配穀、３，２７，
３１．４３・・・・・・非接続パッド、 ２２． ５
４ ・・・・・・フラットバブケージＩＣ，２３，５
５・・・・・・入出力リード、２６゜５７・・・・・・
非接続リード、 ２８． ５３ ・・・・・・ンルダ
レジスト層、２１，５］ ・・・・・・絶縁基板、２
９．５２・・・・・・導体パターン。
Claims (1)
- 絶縁基板上に導体パターン、ソルダレジスト層が順次
積層形成されている表面実装部品搭載用のプリント基板
において、搭載部品の非接続リードに対応するパッドが
ソルダレジスト層下部に延引されていることを特徴とす
るプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17463389A JPH0338896A (ja) | 1989-07-05 | 1989-07-05 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17463389A JPH0338896A (ja) | 1989-07-05 | 1989-07-05 | プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0338896A true JPH0338896A (ja) | 1991-02-19 |
Family
ID=15982007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17463389A Pending JPH0338896A (ja) | 1989-07-05 | 1989-07-05 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0338896A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62167634A (ja) * | 1986-01-18 | 1987-07-24 | Matsushita Electric Ind Co Ltd | 情報担体デイスク |
-
1989
- 1989-07-05 JP JP17463389A patent/JPH0338896A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62167634A (ja) * | 1986-01-18 | 1987-07-24 | Matsushita Electric Ind Co Ltd | 情報担体デイスク |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| US5400221A (en) | Printed circuit board mounted with electric elements thereon | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JPH08172143A (ja) | プリント配線板とこれを用いた電子装置 | |
| JPH05267511A (ja) | 電子装置パッケージおよびその作製方法 | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JP2925722B2 (ja) | ハーメチックシール型電気回路装置 | |
| JPH0697307A (ja) | 半導体集積回路装置 | |
| JPH0338896A (ja) | プリント基板 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH098222A (ja) | 半導体装置を搭載した電子部品装置 | |
| JP3393708B2 (ja) | 半導体パッケージの製造方法 | |
| JPH1092965A (ja) | 面実装型半導体パッケージ | |
| JPH05347473A (ja) | 配線基板 | |
| JP2599290Y2 (ja) | ハイブリッドｉｃ | |
| JPH05283587A (ja) | 多リード素子の半田付方法 | |
| JPH0590984U (ja) | 印刷回路基板 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JP2674394B2 (ja) | テープキャリアパッケージ実装装置 | |
| JPH04346291A (ja) | プリント配線基板 | |
| JPH08274425A (ja) | プリント配線板 | |
| JPH0297042A (ja) | 電子部品搭載用基板 | |
| JPH01258454A (ja) | パツドグリツドアレイパツケージ | |
| JPH05267538A (ja) | パッケージ実装構造 |