JPH04346291A - プリント配線基板 - Google Patents
プリント配線基板Info
- Publication number
- JPH04346291A JPH04346291A JP14965391A JP14965391A JPH04346291A JP H04346291 A JPH04346291 A JP H04346291A JP 14965391 A JP14965391 A JP 14965391A JP 14965391 A JP14965391 A JP 14965391A JP H04346291 A JPH04346291 A JP H04346291A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- solder
- package
- pads
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 abstract description 34
- 239000006071 cream Substances 0.000 abstract description 10
- 238000005476 soldering Methods 0.000 abstract description 8
- 238000003825 pressing Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、パッドに対するＩＣパ
ッケ−ジの搭載時において、そのリ−ドによるはんだの
はみ出し量を少なくして、ブリッジの発生を抑制したプ
リント配線基板に関するものである。
ッケ−ジの搭載時において、そのリ−ドによるはんだの
はみ出し量を少なくして、ブリッジの発生を抑制したプ
リント配線基板に関するものである。
【０００２】
【従来の技術】ＩＣ、ＬＳＩのパッケ−ジをプリント配
線基板に表面実装するには、この配線基板に形成された
配線導体の一部であるパッドにＩＣパッケ−ジを搭載し
、その後にリフロ−加熱によって前記パッドの上面に印
刷されているクリ−ムはんだを溶融して、ＩＣパッケ−
ジの各リ−ドとパッドとをはんだ付けしている。ＩＣパ
ッケ−ジの搭載時において、そのリ−ドがクリ−ムはん
だを押え込むために、リ−ドの下面のはんだは、パッド
の横方向に逃げてはみ出し、これが、隣のリ−ドとのブ
リッジ発生の原因となっていた。
線基板に表面実装するには、この配線基板に形成された
配線導体の一部であるパッドにＩＣパッケ−ジを搭載し
、その後にリフロ−加熱によって前記パッドの上面に印
刷されているクリ−ムはんだを溶融して、ＩＣパッケ−
ジの各リ−ドとパッドとをはんだ付けしている。ＩＣパ
ッケ−ジの搭載時において、そのリ−ドがクリ−ムはん
だを押え込むために、リ−ドの下面のはんだは、パッド
の横方向に逃げてはみ出し、これが、隣のリ−ドとのブ
リッジ発生の原因となっていた。
【０００３】近時の表面実装用の電子部品は、チップ部
品に関してはその大きさが（３．２×１．６ｍｍ）から
（１．０×０．５ｍｍ）のものが、また４方向にリ−ド
を有するＩＣパッケ−ジであるＱＦＰ（Ｑｕａｄ Ｆｌ
ａｔ Ｐａｃｋａｇｅ）に関してはそのピッチが０．３
ｍｍ のものまでが、それぞれ実用に供されている。こ
れらの電子部品を同一の配線基板に表面実装する場合に
は、部品自体、或いは部品のリ−ドピッチが小さくなる
と、これに応じて必要はんだ量を少なくしなければなら
ない。そして、電子部品の実装のために最適なはんだ量
は、これが搭載されるパッドの面積に比例して変化する
のではなく、小部品、又は狭ピッチの多リ−ドを有する
部品においては、パッドの面積が減少する割合を超えて
はんだ量を少なくしないと、はみ出したはんだによるブ
リッジが発生する。従って、種々の電子部品を同一の配
線基板に同時にはんだ付けにより実装するには、パッド
の上面に印刷するクリ−ムはんだの印刷厚みを部品毎に
変化させることが必要となる。
品に関してはその大きさが（３．２×１．６ｍｍ）から
（１．０×０．５ｍｍ）のものが、また４方向にリ−ド
を有するＩＣパッケ−ジであるＱＦＰ（Ｑｕａｄ Ｆｌ
ａｔ Ｐａｃｋａｇｅ）に関してはそのピッチが０．３
ｍｍ のものまでが、それぞれ実用に供されている。こ
れらの電子部品を同一の配線基板に表面実装する場合に
は、部品自体、或いは部品のリ−ドピッチが小さくなる
と、これに応じて必要はんだ量を少なくしなければなら
ない。そして、電子部品の実装のために最適なはんだ量
は、これが搭載されるパッドの面積に比例して変化する
のではなく、小部品、又は狭ピッチの多リ−ドを有する
部品においては、パッドの面積が減少する割合を超えて
はんだ量を少なくしないと、はみ出したはんだによるブ
リッジが発生する。従って、種々の電子部品を同一の配
線基板に同時にはんだ付けにより実装するには、パッド
の上面に印刷するクリ−ムはんだの印刷厚みを部品毎に
変化させることが必要となる。
【０００４】この問題に対する従来の対策の一つは、ク
リ−ムはんだを印刷するためのメタルマスクにハ−フエ
ッチングの手段を用いて、その厚みを局部的に薄くする
ことであった。しかしこの方法は、メタルマスクにハ−
フエッチングを施すために、その製作コストが嵩むと共
に、はんだの印刷時に使用するへらであるスキ−ジの磨
耗が早められる欠点があった。他の対策としては、狭ピ
ッチのリ−ドを有するＩＣパッケ−ジなどの同時にはん
だ付けするのが困難な部品のみを、別工程ではんだ付け
するか、或いはパタ−ン設計時において、同時にはんだ
付けできる部品のみを選定して設計していた。しかし、
前者の方法では部品実装のための工程数が増す欠点があ
り、後者の方法では実装部品が限定されて、自由なパタ
−ン設計ができない欠点があり、メタルマスク厚を部分
的に変える方法を含めて、いずれの方法も極小部品、或
いは狭ピッチのリ−ドを有するＩＣパッケ−ジの表面実
装に関する根本的な解決手段には成り得なかった。
リ−ムはんだを印刷するためのメタルマスクにハ−フエ
ッチングの手段を用いて、その厚みを局部的に薄くする
ことであった。しかしこの方法は、メタルマスクにハ−
フエッチングを施すために、その製作コストが嵩むと共
に、はんだの印刷時に使用するへらであるスキ−ジの磨
耗が早められる欠点があった。他の対策としては、狭ピ
ッチのリ−ドを有するＩＣパッケ−ジなどの同時にはん
だ付けするのが困難な部品のみを、別工程ではんだ付け
するか、或いはパタ−ン設計時において、同時にはんだ
付けできる部品のみを選定して設計していた。しかし、
前者の方法では部品実装のための工程数が増す欠点があ
り、後者の方法では実装部品が限定されて、自由なパタ
−ン設計ができない欠点があり、メタルマスク厚を部分
的に変える方法を含めて、いずれの方法も極小部品、或
いは狭ピッチのリ−ドを有するＩＣパッケ−ジの表面実
装に関する根本的な解決手段には成り得なかった。
【０００５】
【発明が解決しようとする課題】本発明は、上記した問
題に鑑み、プリント配線基板に形成されるパッドの部分
に工夫を加えて、主としてＩＣパッケ−ジの搭載時にお
いて、そのリ−ドによるはんだのはみ出し量を少なくし
てブリッジの発生を抑制し、これにより電子部品が実装
されたプリント回路板の良品率（歩留り）を高めること
を主たる課題としている。
題に鑑み、プリント配線基板に形成されるパッドの部分
に工夫を加えて、主としてＩＣパッケ−ジの搭載時にお
いて、そのリ−ドによるはんだのはみ出し量を少なくし
てブリッジの発生を抑制し、これにより電子部品が実装
されたプリント回路板の良品率（歩留り）を高めること
を主たる課題としている。
【０００６】
【課題を解決するための手段】この課題を解決するため
に本発明の採用した第１の手段は、絶縁基板の表面にパ
タ−ン設計に基づく配線導体が形成固着され、電子部品
搭載用の多数のパッドが前記配線導体の一部に形成され
ているプリント配線基板において、多数の前記パッドの
うち特定のパッドの表面に突出部を形成したことである
。また、第２の手段は、同様のプリント配線基板におい
て、多数のパッドのうち特定のパッドの厚さを他のもの
よりも厚くしたことである。
に本発明の採用した第１の手段は、絶縁基板の表面にパ
タ−ン設計に基づく配線導体が形成固着され、電子部品
搭載用の多数のパッドが前記配線導体の一部に形成され
ているプリント配線基板において、多数の前記パッドの
うち特定のパッドの表面に突出部を形成したことである
。また、第２の手段は、同様のプリント配線基板におい
て、多数のパッドのうち特定のパッドの厚さを他のもの
よりも厚くしたことである。
【０００７】
【発明の作用】パッドの表面に突出部を設けるか、或い
はパッドの厚さを厚くすると、パッドに対するＩＣパッ
ケ−ジの搭載時において、突出部の高さ分、又はパッド
厚が大きくなった分だけ、リ−ドによってはんだを押し
込む量が少なくなって、はんだのはみ出し量が少なくな
る。このため、隣のリ−ドとの間で発生するブリッジを
抑制できる。
はパッドの厚さを厚くすると、パッドに対するＩＣパッ
ケ−ジの搭載時において、突出部の高さ分、又はパッド
厚が大きくなった分だけ、リ−ドによってはんだを押し
込む量が少なくなって、はんだのはみ出し量が少なくな
る。このため、隣のリ−ドとの間で発生するブリッジを
抑制できる。
【０００８】
【実施例】図１は、本発明に係るプリント配線基板のパ
ッドＡ１ にＩＣパッケ−ジＰを搭載した状態のパッド
Ａ１ の部分の拡大斜視図であり、図２は、その部分拡
大断面図であり、図３は、従来のパッドＡ’にＩＣパッ
ケ−ジＰを搭載した状態のパッドＡ’の部分の拡大断面
図である。絶縁基板１の表面には、パタ−ン設計に基づ
いて配線導体（図示せず）が形成固着され、電子部品搭
載用のパッドは前記配線導体の一部に形成されている。 この配線導体は、絶縁基板１に銅箔を積層して、この銅
箔のうち不要部分をエッチングして、必要部分を残すこ
とにより形成される。このようにしてプリント配線基板
に形成された多数のパッドのうち、狭ピッチのリ−ドを
有するＩＣパッケ−ジＰなどを搭載するパッドＡ１ の
表面には、多数の小突起体２が形成されている。パッド
Ａ１ の表面に小突起体２を形成する手段は、種々考え
られる。 例えば、メッキ、溶接、圧接、接着、はんだ付、印刷の
手段により、既に形成されているパッドＡ１ の表面に
小突起体２を形成する方法、或いはエッチングの手段に
より、小突起体２を残して形成する方法がある。また、
パッドＡ１ 自体をプレス、又は加熱により変形させて
、小突起体２を形成する方法もある。
ッドＡ１ にＩＣパッケ−ジＰを搭載した状態のパッド
Ａ１ の部分の拡大斜視図であり、図２は、その部分拡
大断面図であり、図３は、従来のパッドＡ’にＩＣパッ
ケ−ジＰを搭載した状態のパッドＡ’の部分の拡大断面
図である。絶縁基板１の表面には、パタ−ン設計に基づ
いて配線導体（図示せず）が形成固着され、電子部品搭
載用のパッドは前記配線導体の一部に形成されている。 この配線導体は、絶縁基板１に銅箔を積層して、この銅
箔のうち不要部分をエッチングして、必要部分を残すこ
とにより形成される。このようにしてプリント配線基板
に形成された多数のパッドのうち、狭ピッチのリ−ドを
有するＩＣパッケ−ジＰなどを搭載するパッドＡ１ の
表面には、多数の小突起体２が形成されている。パッド
Ａ１ の表面に小突起体２を形成する手段は、種々考え
られる。 例えば、メッキ、溶接、圧接、接着、はんだ付、印刷の
手段により、既に形成されているパッドＡ１ の表面に
小突起体２を形成する方法、或いはエッチングの手段に
より、小突起体２を残して形成する方法がある。また、
パッドＡ１ 自体をプレス、又は加熱により変形させて
、小突起体２を形成する方法もある。
【０００９】配線導体が形成固着された絶縁基板１の表
面をメタルマスク（その厚さは、クリ−ムはんだの最大
印刷厚に対応させてある）で覆って、表面に小突起体２
が形成された上記パッドＡ１ を含めて全てのパッドの
表面にクリ−ムはんだ３を印刷する。このパッドＡ１
にＩＣパッケ−ジＰを搭載すると、そのリ−ド４のはん
だ付部４ａによってクリ−ムはんだ３が押え込まれて、
パッドＡ１ の部分からはみ出す。このリ−ド４のはん
だ付部４ａは、小突起体２に接触してはんだ付けされる
。図２と、図３の対比から明白なように、表面に小突起
体２が形成されたパッドＡ１ を使用すると、従来のパ
ッドＡ’に比較して、はんだ３に対するリ−ド４の押し
込み量が、小突起体２の高さ分だけ少なくなって、はん
だのはみ出し量が少なくなる。この結果、隣のリ−ドと
の間で発生するブリッジを抑制できる。
面をメタルマスク（その厚さは、クリ−ムはんだの最大
印刷厚に対応させてある）で覆って、表面に小突起体２
が形成された上記パッドＡ１ を含めて全てのパッドの
表面にクリ−ムはんだ３を印刷する。このパッドＡ１
にＩＣパッケ−ジＰを搭載すると、そのリ−ド４のはん
だ付部４ａによってクリ−ムはんだ３が押え込まれて、
パッドＡ１ の部分からはみ出す。このリ−ド４のはん
だ付部４ａは、小突起体２に接触してはんだ付けされる
。図２と、図３の対比から明白なように、表面に小突起
体２が形成されたパッドＡ１ を使用すると、従来のパ
ッドＡ’に比較して、はんだ３に対するリ−ド４の押し
込み量が、小突起体２の高さ分だけ少なくなって、はん
だのはみ出し量が少なくなる。この結果、隣のリ−ドと
の間で発生するブリッジを抑制できる。
【００１０】上記パッドＡ１ には、その表面に多数本
の小突起体２が形成されていて、パッドＡ１ に対する
ＩＣパッケ−ジＰの搭載時において、多少の位置ずれが
あっても、そのリ−ド４と小突起体２とが接触する利点
がある。しかし、パッドに対するＩＣパッケ−ジの搭載
精度が高い場合には、図４に示されるパッドＡ２ のよ
うに、リ−ド４のはんだ付部４ａに対応する部分に単に
１個の小突起体２を形成するのみでよい。また、図５に
示されるパッドＡ３ は、その表面に複数本の小突条体
５を形成したものであり、パッドの表面に形成する突出
部の形状は、ＩＣパッケ−ジの搭載時においてはんだに
対するリ−ドの押し込み量を制限できれば、いかなるも
のでもよい。
の小突起体２が形成されていて、パッドＡ１ に対する
ＩＣパッケ−ジＰの搭載時において、多少の位置ずれが
あっても、そのリ−ド４と小突起体２とが接触する利点
がある。しかし、パッドに対するＩＣパッケ−ジの搭載
精度が高い場合には、図４に示されるパッドＡ２ のよ
うに、リ−ド４のはんだ付部４ａに対応する部分に単に
１個の小突起体２を形成するのみでよい。また、図５に
示されるパッドＡ３ は、その表面に複数本の小突条体
５を形成したものであり、パッドの表面に形成する突出
部の形状は、ＩＣパッケ−ジの搭載時においてはんだに
対するリ−ドの押し込み量を制限できれば、いかなるも
のでもよい。
【００１１】図６に示されるプリント配線基板は、搭載
電子部品に応じてパッド全体の厚さが変化しているもの
である。狭ピッチのリ−ドを有していて、はんだのはみ
出しによりブリッジが発生し易いＩＣパッケ−ジＰを搭
載するパッドＡ４ は、チップ部品Ｂを搭載するパッド
Ａ”よりも厚く形成されている。このため、はんだの最
大印刷厚に対応する厚さのメタルマスクを使用して、全
てのパッドの表面にクリ−ムはんだを印刷すると、前記
パッドＡ４ に印刷されたはんだ厚は、前記パッドＡ”
に印刷されたはんだ厚よりも小さくなる。この結果、パ
ッドＡ４ にＩＣパッケ−ジＰを搭載する際に生ずるは
んだのはみ出し量を少なくできる。特定のパッドの厚さ
を他のパッドよりも大きくするには、絶縁基板１に配線
導体を形成した後に、特定のパッドに銅メッキするなど
の手段を用いる。
電子部品に応じてパッド全体の厚さが変化しているもの
である。狭ピッチのリ−ドを有していて、はんだのはみ
出しによりブリッジが発生し易いＩＣパッケ−ジＰを搭
載するパッドＡ４ は、チップ部品Ｂを搭載するパッド
Ａ”よりも厚く形成されている。このため、はんだの最
大印刷厚に対応する厚さのメタルマスクを使用して、全
てのパッドの表面にクリ−ムはんだを印刷すると、前記
パッドＡ４ に印刷されたはんだ厚は、前記パッドＡ”
に印刷されたはんだ厚よりも小さくなる。この結果、パ
ッドＡ４ にＩＣパッケ−ジＰを搭載する際に生ずるは
んだのはみ出し量を少なくできる。特定のパッドの厚さ
を他のパッドよりも大きくするには、絶縁基板１に配線
導体を形成した後に、特定のパッドに銅メッキするなど
の手段を用いる。
【００１２】
【発明の効果】本発明に係るプリント配線基板は、リ−
ドピッチの狭いＩＣパッケ−ジなどを搭載するパッドの
表面に突出部を形成するか、或いはそのパッドの厚みを
他のものよりも厚くして、部品搭載時におけるはんだの
はみ出し量を少なくしているので、プリント配線基板の
製作においてはんだブリッジの発生を抑制できて、その
良品率（歩留り）が高くなる。また、全ての電子部品の
はんだ付けを同時に行えて、プリント配線基板の製作工
数を少なくできると共に、パタ−ン設計時における使用
電子部品の制限を解消できて、自由度の高い設計が可能
となる。
ドピッチの狭いＩＣパッケ−ジなどを搭載するパッドの
表面に突出部を形成するか、或いはそのパッドの厚みを
他のものよりも厚くして、部品搭載時におけるはんだの
はみ出し量を少なくしているので、プリント配線基板の
製作においてはんだブリッジの発生を抑制できて、その
良品率（歩留り）が高くなる。また、全ての電子部品の
はんだ付けを同時に行えて、プリント配線基板の製作工
数を少なくできると共に、パタ−ン設計時における使用
電子部品の制限を解消できて、自由度の高い設計が可能
となる。
【図１】本発明に係るプリント配線基板のパッドＡ１
の部分の拡大斜視図である。
の部分の拡大斜視図である。
【図２】本発明に係るプリント配線基板のパッドＡ１
にＩＣパッケ−ジＰを搭載した状態の拡大断面図である
。
にＩＣパッケ−ジＰを搭載した状態の拡大断面図である
。
【図３】従来のパッドＡ’にＩＣパッケ−ジＰを搭載し
た状態の拡大断面図である。
た状態の拡大断面図である。
【図４】本発明に係るプリント配線基板のパッドＡ２
の部分の拡大斜視図である。
の部分の拡大斜視図である。
【図５】本発明に係るプリント配線基板のパッドＡ３
の部分の拡大斜視図である。
の部分の拡大斜視図である。
【図６】他のパッドよりも厚いパッドを有するプリント
配線基板の部分断面図である。
配線基板の部分断面図である。
Ａ１ 〜Ａ４ ：パッド
Ｐ：ＩＣパッケ−ジ
１：絶縁基板
２：小突起体（突出部）
３：クリ−ムはんだ
４：リ−ド
４ａ：リ−ドのはんだ付部
５：小突条体（突出部）
Claims (2)
- 【請求項１】 絶縁基板の表面にパタ−ン設計に基づ
く配線導体が形成固着され、電子部品搭載用の多数のパ
ッドが前記配線導体の一部に形成されているプリント配
線基板において、多数の前記パッドのうち特定のパッド
の表面に突出部が形成されていることを特徴とするプリ
ント配線基板。 - 【請求項２】 絶縁基板の表面にパタ−ン設計に基づ
く配線導体が形成固着され、電子部品搭載用の多数のパ
ッドが前記配線導体の一部に形成されているプリント配
線基板において、多数の前記パッドのうち特定のパッド
の厚さが他のものよりも厚くなっていることを特徴とす
るプリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14965391A JPH04346291A (ja) | 1991-05-23 | 1991-05-23 | プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14965391A JPH04346291A (ja) | 1991-05-23 | 1991-05-23 | プリント配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04346291A true JPH04346291A (ja) | 1992-12-02 |
Family
ID=15479928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14965391A Pending JPH04346291A (ja) | 1991-05-23 | 1991-05-23 | プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04346291A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009087964A (ja) * | 2007-09-27 | 2009-04-23 | Kyocera Corp | 電子部品 |
-
1991
- 1991-05-23 JP JP14965391A patent/JPH04346291A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009087964A (ja) * | 2007-09-27 | 2009-04-23 | Kyocera Corp | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| EP0594427B1 (en) | A printed circuit board mounted with electric elements thereon | |
| EP0536418A1 (en) | Semiconductor device and manufacturing method therefor | |
| JP3108856B2 (ja) | 樹脂パッケージ型半導体装置およびこれを実装した電子回路基板 | |
| US7728441B2 (en) | Method for mounting a semiconductor package onto PCB | |
| JPH04346291A (ja) | プリント配線基板 | |
| JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
| US6429049B1 (en) | Laser method for forming vias | |
| JPH02113596A (ja) | プリント回路基板 | |
| JPS60161693A (ja) | プリント基板 | |
| JPH07106745A (ja) | プリント配線板及びパッドへの半田皮膜形成方法 | |
| JPH04243187A (ja) | プリント基板 | |
| JPH05283587A (ja) | 多リード素子の半田付方法 | |
| JPH04263493A (ja) | プリント配線板の製造方法 | |
| JPH0414892A (ja) | プリント配線基板のハンダレジスト開口部の構造 | |
| JP2001085558A (ja) | 半導体装置およびその実装方法 | |
| JP2001251044A (ja) | 表面実装部品の実装構造及び実装方法 | |
| JPH04309288A (ja) | 印刷配線板 | |
| JP2902020B2 (ja) | 半導体装置およびその実装方法 | |
| JPH0443697A (ja) | ハンダ付け方法 | |
| JPH02303180A (ja) | プリント基板用半田印刷装置 | |
| JP2616571B2 (ja) | 半導体装置の製造方法 | |
| JPH0621604A (ja) | チップ電子部品表面実装回路基板装置 | |
| JPH08274425A (ja) | プリント配線板 |